本发明提出了一种适用于基带信道模拟装置的多径时延产生装置及方法，通过多相滤波器产生时延和群延时校准滤波器校准时延；本发明根据用户设置的多径时延参数，在计算机上产生多相滤波器的系数并传输到FPGA，在FPGA中通过对AD采集到的数字基带信号滤波产生多径时延信号；通过外部仪器测量多径时延信号得到时延误差，在计算机上根据时延误差，通过求解最小化滤波器频率响应加权均方误差，得到群延时校准滤波器的系数，将多相滤波器系数和群延时校准滤波器系数合并后传输到FPGA，在FPGA中通过对数字基带信号滤波得到校准后的多径时延信号。因此，本发明具有较高的多径时延分辨率和精度。
1.一种基于群时延校准的多径时延产生装置，其特征在于，包括：时延系数计算模块、校准系数计算模块和量化传输模块、AD采集模块、时延模块、DA输出模块和时延测量模块；
时延模块由FIR滤波器组实现，为每一个路径的信号添加一个FIR滤波器，通过该FIR滤波器实现信号的时延；
时延系数计算模块和校准系数计算模块根据相关参数计算得到FIR滤波器组的系数；
量化传输模块将所述系数定点化后通过数据接口传输到FPGA，FPGA的时延模块将每个系数加载到对应路径的FIR滤波器，传输完毕后对AD采集模块采集的数字基带信号进行滤波，得到多径时延信号；
多径时延信号经过信道模拟处理后通过DA输出模块输出；
时延测量模块测量DA输出模块输出的信号，得到每个路径相对参考路径的时延误差，将时延误差输入到时延系数计算模块；
时延系数计算模块根据时延误差计算每个路径的群时延校准滤波器系数，通过系数合并，得到最终的校准系数。
2.如权利要求1所述的基于群时延校准的多径时延产生装置，其特征在于，所述FIR滤波器工作时钟的周期与AD采样时钟相同。
3.一种基于权利要求1或2所述装置的多径时延产生方法，其特征在于，根据用户设置的多径时延参数，在计算机上产生多相滤波器的系数并传输到FPGA，在FPGA中通过对AD采集模块采集到的数字基带信号滤波产生多径时延信号；通过时延测量模块测量多径时延信号得到时延误差，在计算机上根据时延误差，通过求解最小化滤波器频率响应加权均方误差，得到群时延校准滤波器的系数，将多相滤波器系数和群时延校准滤波器系数合并后传输到FPGA，在FPGA中通过对数字基带信号滤波得到校准后的多径时延信号。
4.如权利要求3所述的多径时延产生方法，其特征在于，
时延系数计算模块和校准系数计算模块根据相关参数计算得到FIR滤波器组的系数，具体包括以下步骤：首先时延系数计算模块根据用户设置的多径时延分辨率Ts和每个路径相对于参考路径的时延值τm，计算多相滤波器的系数，其中，m＝1～M，M为路径数目，通过选择多相滤波器的分支滤波器系数，得到时延系数。
5.如权利要求4所述的多径时延产生方法，其特征在于，所述多相滤波器的多相滤波算法包括以下步骤：步骤(1)，多相滤波器原型低通滤波器采用升余弦滤波器，其单位冲激响应为：其中，Tb为滤波器符号周期，α为滚降系数，根据多径时延分辨率Ts对式(1)离散化，可得步骤(2)，设内插倍数I＝Tb/Ts，α＝1，式(2)化简为步骤(3)，将低通滤波器转换为多相滤波器，设升余弦滤波器阶数为N，则每个分支滤波器系数个数为n，其中n＝N/I，其单位冲激响应为sk＝{h(k)，h(k+2I)，...，h(k+(n-1)I)} k＝0～I-1 (4)步骤(4)，根据M个路径的τm选择对应时延的分支滤波器系数sk，其中k＝τm/Ts，得到时延系数，并将其发送到量化传输模块。
6.如权利要求5所述的多径时延产生方法，其特征在于，量化传输模块将所述sk定点化后通过数据接口传输到FPGA，FPGA的时延模块将每个sk加载到对应路径的FIR滤波器，传输完毕后对AD采集模块采集的数字基带信号进行滤波，得到多径时延信号。
7.如权利要求6所述的多径时延产生方法，其特征在于，时延系数计算模块根据时延误差σm计算每个路径的群时延校准滤波器系数，通过系数合并，得 到最终的校准系数，包括以下计算步骤：步骤(11)，判断σm是否全部达到指标，若是则时延系数为最终的校准系数，若否则执行步骤(12)；
步骤(12)，构造群时延校准滤波器的理想频率响应函数为：
其中，ω是数字角频率，f是归一化的数字频率，fu是受约束的频率上限；
其中，滤波器的系数为hr＝(hr(0)，hr(1)，...，hr(N-1))T；
步骤(14)，根据Hi(f)和H(f)通过式(7)求解最小化滤波器频率响应加权均方误差，得到hr；
其中，Wk是非负加权向量，用于控制各频点受约束程度；
步骤(15)，将sk和hr通过卷积运算合并，得到一个路径最终的校准系数；
重复上述步骤(12)～(15)，直到计算完成所有路径的校准系数，并将其发送到量化传输模块。
8.如权利要求7所述的多径时延产生方法，其特征在于，量化传输模块检测最终的校准系数是否更改，若未更改则不进行系数传输；
若更改则将其定点化后传输到FPGA，FPGA的延时模块将每个路径的hd加载到对应路径的FIR滤波器，对AD采集模块采集的数字基带信号进行滤波，得到多径时延信号。
一种基于群时延校准的多径时延产生装置及方法
技术领域
[0001] 本发明涉及无线信息传输技术领域，特别涉及一种基于群时延校准的多径时延产生装置，还涉及一种基于群时延校准的多径时延产生方法。
背景技术
[0002] 基带信道模拟器能够模拟实际通信场景对无线信号传播的影响，为评估无线信道性能提供有效手段，广泛应用于通信设备的研发与测试。
[0003] 随着科学技术的快速发展，人们对基带信道模拟器性能要求越来越高。无线信号传输过程中受周围传播环境的影响产生多径效应，信号经过几条路径到达接收端，而每条路径的时延都随时间而变。因此，基带信道模拟器需要具有精度较高的多径时延产生装置。
[0004] 多径时延产生装置通过AD采集得到数字基带信号，并采用FPGA对其进行多径时延。通常用户要求的多径时延分辨率远高于AD的采样率，所以无法直接通过延时AD采样时钟实现时延。
[0005] 现有方案采用软件无线电技术，首先通过对数字基带信号内插和低通滤波增大信号的数据率，提高信号的时域分辨率，然后对信号进行高分辨率时延，最后通过抽取恢复信号的数据率，得到时延后的基带信号。
[0006] 在实际应用中，由于基带信号在内插后具有很高的数据率，低通滤波器工作时钟频率要大于该数据率，硬件难以实现。因此，通过公式推导得到内插和低通滤波的多相滤波结构，该结构将一个低通滤波器分为多个分支滤波器，同时将内插移到低通滤波后，有效的提高运算效率，同时内插可与后面的信号延时和抽取化简，化简后的结构仅由多个分支滤波器构成。信号经过一个分支滤波器，就会得到相应分支的时延，该结构的工作时钟可以是AD采样时钟，易于硬件实现。
[0007] 现有的多径时延产生装置在算法实现时滤波器存在有限字长效应和运算舍入误差，在硬件实现时，FPGA程序的布局布线会产生时延，工作时钟也会存在抖动，上述问题都会使多径时延的分辨率和精度得不到保证。
发明内容
[0008] 针对现有技术中的以上缺点，本发明提出了一种基于群时延校准的多径时延产生装置及方法，结合多相滤波器时延方法，根据测量得到的时延误差采用群时延校准滤波器对多径时延进行校准，保证多径时延的高分辨率和精度。
[0009] 本发明的技术方案是这样实现的：
[0010] 一种基于群时延校准的多径时延产生装置，包括：时延系数计算模块、校准系数计算模块和量化传输模块，AD采集模块，时延模块，DA输出模块和时延测量模块；
[0011] 时延模块由FIR滤波器组实现，为每一个路径的信号添加一个FIR滤波器，通过该FIR滤波器实现信号的时延；
[0012] 时延系数计算模块和校准系数计算模块根据相关参数计算得到FIR滤波器组的系数；
[0013] 量化传输模块将所述系数定点化后通过数据接口传输到FPGA，FPGA的时延模块将每个系数加载到对应路径的FIR滤波器，传输完毕后对AD采集的数字基带信号进行滤波，得到多径时延信号；
[0014] 多径时延信号经过信道模拟处理后通过DA输出；
[0015] 时延测量模块测量DA输出的信号，得到每个路径相对参考路径的时延误差，将时延误差输入到时延系数计算模块；
[0016] 时延系数计算模块根据时延误差计算每个路径的群时延校准滤波器系数，通过系数合并，得到最终的校准系数。
[0017] 可选地，所述FIR滤波器工作时钟的周期与AD采样时钟相同。
[0018] 基于上述装置，本发明还提供了一种基于群时延校准的多径时延产生方法，根据用户设置的多径时延参数，在计算机上产生多相滤波器的系数并传输到FPGA，在FPGA中通过对AD采集到的数字基带信号滤波产生多径时延信号；通过时延测量模块测量多径时延信号得到时延误差，在计算机上根据时延误差，通过求解最小化滤波器频率响应加权均方误差，得到群时延校准滤波器的系数，将多相滤波器系数和群时延校准滤波器系数合并后传输到FPGA，在FPGA中通过对数字基带信号滤波得到校准后的多径时延信号。
[0019] 可选地，时延系数计算模块和校准系数计算模块根据相关参数计算得到FIR滤波器组的系数，具体包括以下步骤：
[0020] 首先时延系数计算模块根据用户设置的多径时延分辨率Ts和每个路径相对于参考路径的时延值τm，计算多相滤波器的系数，其中，m＝1～M，M为路径数目，通过选择多相滤波器的分支滤波器系数，得到时延系数。
[0021] 可选地，所述多相滤波器的多相滤波算法包括以下步骤：
[0022] 步骤(1)，多相滤波器原型低通滤波器采用升余弦滤波器，其单位冲激响应为：
[0023]
[0024] 其中，Tb为滤波器符号周期，α为滚降系数，根据多径时延分辨率Ts对式(1)离散化，可得
[0025]
[0026] 步骤(2)，设内插倍数I＝Tb/Ts，α＝1，式(2)化简为
[0027]
[0028] 步骤(3)，将低通滤波器转换为多相滤波器，设升余弦滤波器阶数为N，则每个分支滤波器系数个数为n，其中n＝N/I，其单位冲激响应为
[0029] sk＝{h(k)，h(k+2I)，...，h(k+(n-1)I)} k＝0～I-1 (4)
[0030] 步骤(4)，根据M个路径的τm选择对应时延的分支滤波器系数sk，其中k＝τm/Ts，得到时延系数，并将其发送到量化传输模块。
[0031] 可选地，量化传输模块将所述sk定点化后通过数据接口传输到FPGA，FPGA的时延模块将每个sk加载到对应路径的FIR滤波器，传输完毕后对AD采集的数字基带信号进行滤波，得到多径时延信号。
[0032] 可选地，时延系数计算模块根据时延误差σm计算每个路径的群时延校准滤波器系数，通过系数合并，得到最终的校准系数，包括以下计算步骤：
[0033] 步骤(11)，判断σm是否全部达到指标，若是则时延系数为最终的校准系数，若否则执行步骤(12)；
[0034] 步骤(12)，构造群时延校准滤波器的理想频率响应函数为：
[0035]
[0036] 其中，ω是数字角频率，f是归一化的数字频率，fu是受约束的频率上限；
[0037] 步骤(13)，构造FIR滤波器的频率响应函数为：
[0038]
[0039] 其中，滤波器的系数为hr＝(hr(0)，hr(1)，...，hr(N-1))T；
[0040] 步骤(14)，根据Hi(f)和H(f)通过式(7)求解最小化滤波器频率响应加权均方误差，得到hr；
[0041]
[0042] 其中，Wk是非负加权向量，用于控制各频点受约束程度；
[0043] 步骤(15)，将sk和hr通过卷积运算合并，得到一个路径最终的校准系数；
[0044]
[0045] 重复上述步骤(12)～(15)，直到计算完成所有路径的校准系数，并将其发送到量化传输模块。
[0046] 可选地，量化传输模块检测最终的校准系数是否更改，若未更改则不进行系数传输；
[0047] 若更改则将其定点化后传输到FPGA，FPGA的延时模块将每个路径的hd加载到对应路径的FIR滤波器，对AD采集的数字基带信号进行滤波，得到多径时延信号。
[0048] 本发明的有益效果是：
[0049] (1)结合多相滤波器延时方法，利用群时延校准滤波器对多径时延进行校准，确保多径时延的精度；
[0050] (2)根据测量的多径时延误差通过求解最小化滤波器频率响应加权均方误差得到校准滤波器系数，并与多相滤波器的时延系数合并，对信号产生高精度多径时延。
附图说明
[0051] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0052] 图1为本发明一种多径时延产生装置原理框图；
[0053] 图2为本发明的时延系数计算模块和校准系数计算模块根据相关参数计算得到FIR滤波器组的系数的工作流程图；
[0054] 图3为本发明的多相滤波算法实现框图；
[0055] 图4为本发明的一个路径的校准滤波器原理框图。
具体实施方式
[0056] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0057] 本发明提出了一种适用于基带信道模拟装置的多径时延产生装置及方法，通过多相滤波器产生时延和群时延校准滤波器校准时延；本发明根据用户设置的多径时延参数，在计算机上产生多相滤波器的系数并传输到FPGA，在FPGA中通过对AD采集到的数字基带信号滤波产生多径时延信号；通过外部仪器测量多径时延信号得到时延误差，在计算机上根据时延误差，通过求解最小化滤波器频率响应加权均方误差，得到群时延校准滤波器的系数，将多相滤波器系数和群时延校准滤波器系数合并后传输到FPGA，在FPGA中通过对数字基带信号滤波得到校准后的多径时延信号。因此，本发明具有较高的多径时延分辨率和精度。
[0058] 下面结合附图对本发明的基于群时延校准的多径时延产生装置及方法进行详细说明。
[0059] 如图1所示，本发明基于群时延校准的多径时延产生装置包括：计算机的时延系数计算模块、校准系数计算模块和量化传输模块，AD采集模块，FPGA的时延模块，DA输出模块和时延测量模块。
[0060] 时延模块由FIR滤波器组实现，为每一个路径的信号添加一个FIR滤波器，通过该滤波器实现信号的时延。
[0061] 时延系数计算模块和校准系数计算模块根据相关参数计算得到FIR滤波器组的系数，其工作流程图如图2所示，首先时延系数计算模块根据用户设置的多径时延分辨率Ts和每个路径相对于参考路径的时延值τm，采用软件无线电技术，计算多相滤波器的系数，其中，m＝1～M，M为路径数目。通过选择多相滤波器的分支滤波器系数，得到时延系数。
[0062] 如图3所示，多相滤波器的多相滤波算法包括以下步骤：
[0063] 步骤(1)，多相滤波器原型低通滤波器采用升余弦滤波器，其单位冲激响应为[0064]
[0065] 其中，Tb为滤波器符号周期，α为滚降系数。根据多径时延分辨率Ts对式(1)离散化，可得
[0066]
[0067] 步骤(2)，设内插倍数I＝Tb/Ts，α＝1，式(2)可以化简为
[0068]
[0069] 步骤(3)，将低通滤波器转换为多相滤波器，设升余弦滤波器阶数为N，则每个分支滤波器系数个数为n，其中n＝N/I，其单位冲激响应为
[0070] sk＝{h(k)，h(k+2I)，...，h(k+(n-1)I)} k＝0～I-1 (4)
[0071] 步骤(4)，根据M个路径的τm选择对应时延的分支滤波器系数sk，其中k＝τm/Ts，得到时延系数，并将其发送到量化传输模块。
[0072] 量化传输模块将上述路径的sk定点化后通过数据接口传输到FPGA，FPGA的时延模块将每个sk加载到对应路径的FIR滤波器，传输完毕后对AD采集的数字基带信号进行滤波，得到多径时延信号。
[0073] FIR滤波器工作时钟的周期与AD采样时钟相同，均为Tb。多径时延信号经过其它信道模拟处理后通过DA输出。
[0074] 采用时延测量仪器测量DA输出的信号，得到每个路径相对参考路径的时延误差σm，其中m＝1～M，将时延误差输入到计算机的时延系数计算模块。
[0075] 时延系数计算模块根据σm计算每个路径的群时延校准滤波器系数，通过系数合并，得到最终的校准系数，计算步骤具体如下：
[0076] 步骤(11)，判断σm是否全部达到指标，若是则时延系数为最终的校准系数，若否则执行步骤(12)。
[0077] 步骤(12)，构造群时延校准滤波器的理想频率响应函数为：
[0078]
[0079] 其中，ω是数字角频率，f是归一化的数字频率，fu是受约束的频率上限。
[0080] 从式(5)可以看出在0＜f＜fu频率范围内滤波器的幅频响应恒为1，群延迟恒定为D+σm，其中，D为滤波器自身引入的固有延时。D与滤波器阶数有关，所以每个路径的滤波器阶数相同。
[0081] 步骤(13)，构造FIR滤波器的频率响应函数为：
[0082]
[0083] 其中，滤波器的系数为hr＝(hr(0)，hr(1)，...，hr(N-1))T。
[0084] 步骤(14)，根据Hi(f)和H(f)通过式(7)求解最小化滤波器频率响应加权均方误差，得到hr。
[0085]
[0086] 其中，Wk是非负加权向量，用于控制各频点受约束程度。
[0087] 式(7)在具体实现时，可以借助Matlab的CVX工具箱，求得全局最优解。
[0088] 步骤(15)，将sk和hr通过卷积运算合并，得到一个路径最终的校准系数，图4所示为一个路径的校准滤波器原理框图；
[0089]
[0090] 其中，是卷积运算。
[0091] 重复上述步骤12～15，直到计算完成所有路径的校准系数，并将其发送到量化传输模块。
[0092] 量化传输模块检测最终的校准系数是否更改，若未更改则不进行系数传输。若更改则将其定点化后传输到FPGA，FPGA的延时模块将每个路径的hd加载到对应路径的FIR滤波器，对AD采集的数字基带信号进行滤波，得到多径时延信号。
[0093] 本发明基于群时延校准的多径时延产生装置及方法，结合多相滤波器时延方法，利用群时延校准滤波器对多径时延进行校准，确保多径时延的精度；根据测量的多径时延误差通过求解最小化滤波器频率响应加权均方误差得到校准滤波器系数，并与多相滤波器的时延系数合并，对信号产生高精度多径时延。
[0094] 以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
