谐振转换器的激活电路

摘要

谐振转换器的激活电路。本发明涉及用于激活谐振转换器的功率桥电路的激活电路，包括将借助于CMOS驱动器（1，2）生成的脉冲控制信号传送到功率桥电路的感应激活变压器（6）。箝位电路（11、12）在这里布置在每个CMOS驱动器（1、2）的输出（3、4）处，所述箝位电路在控制信号的两个脉冲之间的停滞时间期间相对于地电位（10'）将激活变压器（6）的初级绕组(5)箝位。因此在切换激活变压器电感时另外出现的过电压在停滞时间期间被箝位，且断路器（28、29）安全地断开。

权利要求

1.一种用于激活谐振转换器的功率桥电路的激活电路，包括将借助于CMOS驱动器（1、

2）生成的脉冲控制信号传送到功率桥电路的感应激活变压器（6），其特征在于，箝位电路（11、12）布置在每个CMOS驱动器（1、2）的输出（3、4）处，所述箝位电路在所述控制信号的两个脉冲之间的停滞时间期间相对于地电位（10'）将激活变压器（6）的初级绕组（5）箝位。

2.根据权利要求1所述的激活电路，其特征在于，每个箝位电路（11、12）包括阻塞元件（17、18），所述阻塞元件布置在指派的CMOS驱动器（1、2）的输出（3、4）和激活变压器（6）的初级绕组（5）的端子之间的连接线中，这个连接线经由切换元件（13、14）连接到地电位（10'），以及所述切换元件（13、14）借助于在传导状态中在阻塞元件（17、18）处下降的磁通电压被激活，使得切换元件（13、14）使用传导阻塞元件（17、18）被断开。

3.根据权利要求2中所述的激活电路，其特征在于，用于限制施加到切换元件（13、14）的负电压的限制元件（19、20）布置成平行于切换元件（13、14）。

4.根据权利要求3中所述的激活电路，其特征在于，限制元件（19、20）是肖特基二极管。

5.根据权利要求2到4的一项中所述的激活电路，其特征在于，平滑元件（15、16）布置在所述阻塞元件（17、18）和被指派的CMOS驱动器（1、2）的输出（3、4）之间。

6.根据权利要求5中所述的激活电路，其特征在于，平滑元件（15、16）是电阻器。

7.根据权利要求2到4和6的一项中所述的激活电路，其特征在于，阻塞元件（17、18）被具体实施为双二极管。

8.根据权利要求2到4和6的一项中所述的激活电路，其特征在于，切换元件（13、14）是PNP晶体管，所述PNP晶体管的基极端子和发射极端子通过所述阻塞元件（17、18）彼此连接，且所述PNP晶体管的集电极端子连接到地电位（10'）。

9.根据权利要求1到4和6的一项中所述的激活电路，其特征在于，功率桥电路被设计为借助于两个CMOS驱动器（1、2）而激活的半桥。

10.根据权利要求1到4和6的一项中所述的激活电路，其特征在于，每个CMOS驱动器（1，

2）被具体实施为两个MOSFET（7、8）的集成串联电路。

说明书

谐振转换器的激活电路

技术领域

[0001] 本发明涉及用于激活谐振转换器的功率桥电路的激活电路，包括将借助于CMOS驱动器生成的脉冲控制信号传送到功率桥电路的感应激活变压器。

背景技术

[0002] 谐振转换器在没有脉冲宽度调制控制（PWM）的情况下起作用。功率桥电路总是以全脉冲占空因数被激活，其中切换频率确定变压比以及由此的输出电压。

[0003] 为了激活在高电压范围内的功率桥电路，需要感应激活变压器，以便使控制电路与功率电路电流分离。这个激活变压器传送控制信号，以便切换布置在功率桥电路中的断路器。

[0004] 通常借助于所谓的CMOS驱动器来生成控制信号。控制信号在这种情况中是交替的正和负脉冲的序列，并且在每个实例中停滞时间（dead time）出现在其间。在控制信号的脉冲之间的停滞时间在零电压的情况下提供切换（零电压切换，ZVS），并保护断路器免受同时接通。否则，将产生短路。

[0005] CMOS驱动器涉及串联连接的两个MOSFET，其中第一MOSFET朝着供应电压拉CMOS驱动器输出，且第二MOSFET朝着地电位拉CMOS驱动器输出。

[0006] 为了通过激活变压器激活桥电路，需要两个CMOS驱动器。它们的输出在这样的情况下通过激活变压器的初级绕组来连接。激活变压器包括在次级侧上的镜面对称地缠绕的两个次级绕组。可在次级绕组上引出（tap）的脉冲因此同样是相反的，换句话说，门脉冲是正的，而存在于另一次级绕组上的门脉冲是负的，并且反之亦然。

[0007] 在切换循环的情况下，CMOS驱动器在第一脉冲期间切换，方式是这样的即使得电流流过初级绕组。例如，第一CMOS驱动器的第一MOSFET将它的输出切换到供应电压，且第二CMOS驱动器的第二MOSFET将它的输出切换到地电位。在这个第一脉冲结束时，所有MOSFET断开达预定的停滞时间。然后第一CMOS驱动器的第二MOSFET在第二脉冲期间将它的输出切换到第一地电位，且第二CMOS驱动器的第一MOSFET将它的输出切换到供应电压，使得电流在另一方向上流过初级绕组。

[0008] 集成CMOS驱动器在大多数实例中被优化用于在没有激活变压器的情况下直接激活。因此它们并不非常适合于驱动感应变压器。CMOS驱动器的尺寸过大（overdimensioning）在大多数实例中有帮助。然而，这样的措施然而通常不是经济的。

[0009] 特别是由于停滞时间而出现问题，在停滞时间期间，能量从功率桥电路经由激活变压器流回到CMOS驱动器。在CMOS驱动器的不足尺寸的情况下，可能出现断路器不正确地阻塞以及过高的门残留电压由于直立的能量流而存在。

[0010] 这个问题由于泄漏电流和不利的状态（例如诸如高温）而被提出，作为其结果，这可最终导致功率桥电路的同时接通，这常常以由于短路而引起的对电路的损坏告终。

[0011] 另一问题在于CMOS驱动器电路的高阻抗，因为两个CMOS驱动器串联连接。在切换期间振荡可在这里出现，这消极地影响电磁兼容性（EMC）。

发明内容

[0012] 本发明的根本目的是明确说明在介绍中提到的类型的激活电路的与现有技术比较的改进。

[0013] 根据本发明由权利要求1的特征实现这个目的。可从从属权利要求推断有利的发展。

[0014] 箝位电路在这里布置在每个CMOS驱动器的输出处，所述箝位电路在控制信号的两个脉冲之间的停滞时间期间相对于地电位将激活变压器的初级绕组箝位。否则在切换激活变压器电感线圈时出现的过电压因此在停滞时间期间被箝位，且断路器安全地被断开。CMOS驱动器也由于较小的损耗而放电。换句话说在半切换周期期间经由被指派的箝位电路朝着地电位拉CMOS驱动器的输出。而且，停滞时间脉冲对CMOS驱动器开关不具有影响，但是改为被箝位电路短路。

[0015] 发明的措施允许简单和节省成本地集成的CMOS驱动器的使用，作为其结果，谐振转换器可以更节约成本地被制造为设备且具有更小的安装尺寸。这样，与常规激活电路相比，在CMOS模块和激活变压器之间的距离较不重要，因为箝位电路被直接布置在激活变压器的输入处。

[0016] EMC问题也减轻了，因为高频振荡在断路器被接通和断开时减小。

[0017] 如果功率桥电路在高电压范围中操作，则这个解决方案是特别有效的，因为即将来临的短路将接着由于高电压而更加成问题。

[0018] 本发明的简单版本规定，每个箝位电路包括阻塞元件，其布置在被指派的CMOS驱动器的输出和激活变压器的初级绕组的端子之间的连接线中，这个连接线经由切换元件连接到地电位，以及切换元件借助于在传导状态中在阻塞元件上下降的磁通电压被激活，使得切换元件使用传导阻塞元件被断开。这样提供相应的箝位电路的简单激活，其直接从CMOS驱动器的开关状态导出。

[0019] 如果用于限制存在于切换元件上的负电压的限制元件与切换元件并行地布置，则其在这里是有利的。在停滞时间期间，激活变压器的初级绕组然后在正电压的情况下经由箝位电路的切换元件且在负电压的情况下经由限制元件连接到地电位。

[0020] 如果相应的限制元件是肖特基二极管，则其在这里是有利的。

[0021] 另一改进规定，平滑元件在每种情况中布置在阻塞元件和指派的CMOS驱动器的输出之间。干扰振荡以这种方式衰减。

[0022] 这样的平滑元件在简单的实施例中是电阻器。

[0023] 在相应的箝位电路中用于激活切换元件的阻塞元件有利地被具体实施为双二极管。下降的磁通电压于是在任何情况下足够高以断开切换元件。

[0024] 如果切换元件是PNP晶体管，则其是进一步有利的，PNP晶体管的基极端子和发射极端子通过阻塞元件彼此连接，且PNP晶体管的集电极端子连接到地电位。由此提供了简单的电路布置，其最佳地实现箝位功能。

[0025] 本发明的有利特征规定，功率桥电路被设计为半桥，其借助于两个CMOS驱动器被激活。谐振转换器的这个设计对于确定尺寸（dimension）是简单的并适合于在具有最小安装尺寸同时的高电压。

[0026] 结构被简化，因为每个CMOS驱动器被具体实施为两个MOSFET的集成串联电路。由于发明的解决方案，这样的集成CMOS驱动器可确定尺寸为相应地小，这再次对谐振转换器的安装尺寸和制造成本具有积极的影响。

附图说明

[0027] 下面参考附图而作为示例来解释本发明，其中：

[0028] 图1示出根据现有技术的激活电路的初级侧的示意性表示；

[0029] 图2示出具有箝位电路的激活电路的初级侧的示意性表示；

[0030] 图3示出具有功率半桥的激活电路的次级侧的示意性表示。

具体实施方式

[0031] 图1中所示的已知激活电路的初级侧包括两个CMOS驱动器1、2，其输出3、4通过激活变压器6的初级绕组5彼此连接。每个CMOS驱动器1、2包括两个MOSFET 7、8，其中第一MOSFET 7将相应的驱动器输出3、4切换到供应电压9，且第二MOSFET 8将相应的驱动器输出3、4切换到地电位10。

[0032] 为了避免在介绍中提到的这样的电路的问题，箝位电路11，12根据本发明布置在每个驱动器输出3、4和初级绕组5的相应端子之间。在图2中示出示例。

[0033] 每个箝位电路11、12包括切换元件13、14，例如PNP晶体管。基极端子存在于指派的CMOS驱动器1、2的输出处，其中电阻器可选地被作为平滑元件15、16互连。发射极端子也连接到在驱动器输出3、4和初级绕组5之间的连接。然而阻塞元件17、18布置在基极端子和发射极端子之间，以便控制切换元件13、14，其在发射极端子的方向上传导并在基极端子的方向上阻塞。如果在传导状态中电流流过阻塞元件17、18，则磁通电压下降，这使指派的切换元件13、14断开。

[0034] 相反，如果指派的阻塞元件17、18阻塞，换句话说，在功率回流的情况下，则相应的切换元件13、14于是总是被接通。这是在停滞时间期间的情况。接通的切换元件13、14在这里引起初级绕组5相对于存在于集电极端子处的地电位10'被箝位。这可以是CMOS驱动器1、2连接到的同一地电位10。然而也存在施加另一电位的可能性。

[0035] 为了提供足够高的开关电压，如果相应的阻塞元件7、18被具体实施为双二极管，则其是有利的。

[0036] 为了在停滞时间期间限制负电压，限制元件19、20布置在平行于切换元件13、14（例如肖特基二极管）的发射极和集电极端子的每个箝位电路中。

[0037] 图3中所示的激活变压器6的次级侧包括镜面对称地缠绕的两个次级绕组21、22。经由上次级绕组21来传送上功率半桥半部分（高侧）的门信号。使用下次级绕组22来传送下功率半桥半部分（低侧）的门信号。

[0038] 由于镜面对称绕组，断路器23、24以镜面对称方式被接通和断开。两个断路器23、24都在转接过程之前在停滞时间期间被断开。

[0039] 对于在停滞时间期间的次级侧去磁，适当的辅助电路25、26布置在次级绕组21、22和断路器23、24之间。

[0040] 功率电路还包括谐振电感27、谐振电容器28、29和谐振变压器30。与次级侧电位32有关的输入电压31借助于这个元件被传送到谐振变压器30的次级侧。

[0041] 具有箝位电路11、12的激活电路具有下面的操作模式。来自CMOS驱动器1、2的能量首先在激活变压器6的初级侧上的功率半桥的方向上流动。电流从上CMOS驱动器1（高侧驱动器）的输出经由上平滑元件15、箝位电路11的传导阻塞元件17、初级绕组5和下箝位电路12的切换元件14精确地流动到地电位10' 。上箝位电路11的切换元件13在这里借助于传导阻塞元件17的磁通电压被断开。

[0042] 正和负脉冲引起在激活变压器6的次级侧上的功率半桥的同时接通和阻塞。

[0043] 在每个脉冲的末端处提供停滞时间。在这里发生从激活变压器6的次级侧到初级侧的能量流动。两个CMOS驱动器输出3、4在这里都出现在地电位10上，且因此输出低信号。箝位电路11、12的切换元件13、14的两个基极端子因此都借助于CMOS驱动器1、2连接到地电位10。出现在相应的箝位电路11、12上的正电压然后放大相应的切换元件13、14的基极电流。集电极电流相对于地电位10'将初级绕组箝位。

[0044] 使用负电压，相应的限制元件19、20传导且以这种方式引起电压限制。

[0045] 在随后的脉冲期间在电流反转的情况下，电流从下CMOS驱动器2（下侧驱动器）的输出经由下平滑元件16、下箝位电路12的传导阻塞元件18、初级绕组5和上箝位电路11的切换元件13流到地电位10'。下箝位电路12的切换元件14在这里借助于传导阻塞元件18的磁通电压被断开。

[0046] 激活变压器6的初级绕组5的两个绕组端子因此在每个实例中都交替地由上和下箝位电路连接到地电位10'。