CMOS反相器的校正电路及校正方法

摘要

本公开提供一种CMOS反相器的校正电路及校正方法，其中校正电路包括一第一可调式CMOS反相器、一第二可调式CMOS反相器、一电阻、一开关以及一有限状态机。受控于一控制信号的第一可调式CMOS反相器从一第一电路节点接收一第一电压并且输出一第二电压至一第二电路节点。受控于控制信号的第二可调式CMOS反相器从第二电路节点接收第二电压并且输出第一电压至第一电路节点。电阻耦接第一电路节点至第二电路节点。受控于一重置信号的开关有条件地将第一电路节点短路至第二电路节点。有限状态机接收第一电压与第二电压并且输出重置信号与控制信号。其中，控制信号是基于第一电压与第二电压之间的差异而调整。

权利要求

1.一种CMOS反相器的校正电路，其特征在于，包括：

一第一可调式CMOS反相器，受控于两个控制信号，以从一第一电路节点接收一第一电压并且输出一第二电压至一第二电路节点；

一第二可调式CMOS反相器，受控于该两个控制信号，以从该第二电路节点接收该第二电压并且输出该第一电压至该第一电路节点；

一电阻，耦接该第一电路节点至该第二电路节点；

一开关，受控于一重置信号，以有条件地将该第一电路节点短路至该第二电路节点；以及一有限状态机，以接收该第一电压与该第二电压并且输出该重置信号与该两个控制信号，其中该两个控制信号是基于该第一电压与该第二电压之间的差异而调整。

2.如权利要求1所述的CMOS反相器的校正电路，其中该两个控制信号是用以控制该第一可调式CMOS反相器内的一MOS晶体管的跨导以及该第二可调式CMOS反相器内的一MOS晶体管的跨导。

3.如权利要求2所述的CMOS反相器的校正电路，其中该有限状态机以包括多个处理周期的一迭代程序逐步地调整该两个控制信号。

4.如权利要求3所述的CMOS反相器的校正电路，其中于该些处理周期中的每一处理周期的一第一步骤中，该有限状态机致能该重置信号以将该第一电路节点短路至该第二电路节点，使该第一电压与该第二电压相等于一转态点。

5.如权利要求4所述的CMOS反相器的校正电路，其中于该处理周期的一第二步骤中，该有限状态机禁能该重置信号以允许该第一电压与该第二电压产生该差异。

6.如权利要求5所述的CMOS反相器的校正电路，其中当该第一电压与该第二电压中的一者上升至逻辑高的位准且该第一电压与该第二电压中的另一者下降至逻辑低的位准时，该差异视为大，其中该两个控制信号是响应该第一电压与该第二电压之间的该差异被测定为大而调整。

7.如权利要求6所述的CMOS反相器的校正电路，其中于该处理周期的一第三步骤中，当该第一电压与该第二电压未产生大差异时，该有限状态机调整该两个控制信号以迫使一增量至该第一可调式CMOS反相器内的该MOS晶体管的该跨导与该第二可调式CMOS反相器内的该MOS晶体管的该跨导。

8.如权利要求7所述的CMOS反相器的校正电路，其中于该处理周期的该第三步骤中，当该第一电压与该第二电压产生大差异时，该有限状态机调整该两个控制信号以迫使一减量至该第一可调式CMOS反相器内的该MOS晶体管的该跨导与该第二可调式CMOS反相器内的该MOS晶体管的该跨导。

9.如权利要求3所述的CMOS反相器的校正电路，其中该两个控制信号测定该第一可调式CMOS反相器内的该MOS晶体管的一基极端的电压与该第二可调式CMOS反相器内的该MOS晶体管的一基极端的电压。

10.如权利要求9所述的CMOS反相器的校正电路，其中该两个控制信号是由受控于一控制码的一数字模拟转换器所产生。

11.如权利要求10所述的CMOS反相器的校正电路，其中该有限状态机通过配给增量或减量之一更新至该控制码来调整该两个控制信号。

12.一种校正方法，包括：

步骤A：由一第一可调式CMOS反相器从一第一电路节点接收一第一电压并输出一第二电压至一第二电路节点，其中该第一可调式CMOS反相器受控于两个控制信号，且该第一电路节点经由一电阻耦合至该第二电路节点；

步骤B：由一第二可调式CMOS反相器从该第二电路节点接收该第二电压并输出该第一电压至该第一电路节点，其中该第二可调式CMOS反相器受控于该两个控制信号；

步骤C：致能一重置信号以开启一开关以将该第一电路节点短路至该第二电路节点，致使该第一电压与该第二电压相等于一转态点；

步骤D：禁能该重置信号以关闭该开关以允许该第一电压与该第二电压产生一差异在该第一电压与该第二电压之间；

步骤E：依照该第一电压与该第二电压之间的该差异调整该两个控制信号；以及步骤F：循环回到该步骤C。

13.如权利要求12所述的校正方法，其中该两个控制信号控制该第一可调式CMOS反相器内的一MOS晶体管的跨导以及该第二可调式CMOS反相器内的一MOS晶体管的跨导。

14.如权利要求13所述的校正方法，其中当该第一电压与该第二电压中的一者上升至逻辑高的位准且该第一电压与该第二电压中的另一者下降至逻辑低的位准时，该差异视为大。

15.如权利要求14所述的校正方法，其中在该步骤E中，当该第一电压与该第二电压未产生大差异时，该两个控制信号被调整以迫使一增量至该第一可调式CMOS反相器内的该MOS晶体管的该跨导与该第二可调式CMOS反相器内的该MOS晶体管的该跨导。

16.如权利要求15所述的校正方法，其中在该步骤E中，当该第一电压与该第二电压产生大差异时，该两个控制信号被调整以迫使一减量至该第一可调式CMOS反相器内的该MOS晶体管的该跨导与该第二可调式CMOS反相器内的该MOS晶体管的该跨导。

17.如权利要求16所述的校正方法，其中该两个控制信号测定该第一可调式CMOS反相器内的该MOS晶体管的一基极端的电压与该第二可调式CMOS反相器内的该MOS晶体管的一基极端的电压。

18.如权利要求17所述的校正方法，其中该两个控制信号是由受控于一控制码的一数字模拟转换器所产生。

19.如权利要求18所述的校正方法，其中该两个控制信号通过配给增量或减量是一更新至该控制码来调整。

说明书

CMOS反相器的校正电路及校正方法

技术领域

[0001] 本发明涉及互补式金氧半(complementary metal oxide semiconductor；CMOS)反相器电路，特别涉及一种CMOS反相器的校正电路及校正方法。

背景技术

[0002] 本领域技术人员应了解于本说明书中所使用的术语与基本概念，例如：金氧半(p-channel metal-oxide semiconductor；PMOS)晶体管、P型金氧半(p-channel MOS；PMOS)晶体管、N型金氧半(n-channel MOS；NMOS)晶体管、CMOS、运算放大器、共模、差动模式、跨导(transconductance)、输出阻抗、栅极、源极、漏极、饱和区域、转态点(trip point)、基极(bulk)、共源共栅(cascode)、切换、电压、电流、电路、电路节点、供应电压、接地、轨(rail)、闩锁(latch)、负阻及反相器等。这些术语与基本概念可由教科书或其他现有技术文件得知，例如：模拟CMOS集成电路的设计(Design of Analog CMOS Integrated Circuits，Behzad Razavi著、McGraw-Hill出版，且ISBN 0-07-118839-8)。

[0003] CMOS反相器可用来实现运算放大器。参照图1，以反相器为基础(inverter-based)的运算放大器100包括一CMOS反相器111、一CMOS反相器112以及一闩锁电路130。CMOS反相器111接收电压VA并输出电压VC。CMOS反相器112接收电压VB并输出电压VD。闩锁电路130包括交叉耦合的CMOS反相器131、132。CMOS反相器131、132提供电压VA与电压VB之间的交叉耦合。闩锁电路130是用以提供电路节点101、102之间的负阻，以补偿在电路节点101、102之间的电阻性负载120。Zeller等学者已在下列文献中充分描述以反相器为基础的运算放大器的原理：「A 0.039mm2inverter-based 1.82mW 68.6dB-SNDR 10MHz-BW CT-ΣΔ-ADC in 65nm CMOS」(其公开在2014年7月的IEEE固态电路期刊第49卷第7号中)，因此于此不再赘述。

[0004] 为了使运算放大器100具有高效能，闩锁电路130所提供的负阻必须充分匹配电阻性负载120。因此，需进行校正来调整闩锁电路130内的CMOS反相器131、132。虽然Zeller等学者在前述文献中教导了校正CMOS反相器131、132的方法，但该方法是基于「共模」校正架构，其中共模信号输入至电路节点101、102(以使电压VA与电压VB二者以相同方向且相同量改变)并且电压VC与电压VD的均值被当作调整CMOS反相器131、132的基础。然而，在实际应用上，通常会使用「差动模式」信号，而此时电压VA与电压VB是以相反方向改变。

[0005] CMOS反相器包括一NMOS晶体管以及一PMOS晶体管。当作为放大器并操作在饱和区域中时，MOS晶体管(PMOS或NMOS)表现为具有有限输出阻抗的跨导装置；为了便于分析，输出阻抗常被忽略且假设为无限的，但若要执行精准校正，则必须考虑输出阻抗。在共模输入方案中，电压VA与电压VB二者是以相同方向且以相同量改变；此时，CMOS反相器131、132内的每个MOS装置的跨导与输出阻抗均会反应以抵抗此改变。在差动模式输入方案中，电压VA与电压VB则是以相反方向改变；此时，CMOS反相器131、132内的每个MOS装置的输出阻抗仍反应以抵抗此改变，而CMOS反相器131、132内的每个MOS装置的跨导则会反应以支持此改变。换句话说，输出阻抗有效地增加在共模输入方案中的跨导，但有效地削弱在差动模式输入方案中的跨导。由Zeller等学者所教导的校正架构忽略输出阻抗的影响，因此无法在差动模式运作下精准校正。

发明内容

[0006] 鉴于以上的问题，本发明的目的之一是用以校正一可调式CMOS反相器，以使设置在交叉耦合拓扑(topology)中的此种可调式CMOS反相器中的二者提供精准抵销电阻的阻值的负阻。

[0007] 本发明的目的之一在于利用差动模式发信架构校正一可调式CMOS反相器，以致使设置在交叉耦合拓扑中的此种可调式CMOS反相器中的二者提供一负阻，据以精准抵销在差动模式输入方案下的电阻的阻值。

[0008] 本发明的目的之一在于利用差动模式信号架构校正一可调式CMOS反相器，以使二可调式CMOS反相器提供一负阻，据以精准抵销在差动模式发信方案下的电阻的阻值。

[0009] 在一实施例中，一种校正方法包括下列步骤。步骤A：由一第一可调式CMOS反相器从第一电路节点接收一第一电压并输出一第二电压至第二电路节点，其中第一可调式CMOS反相器受控于一控制信号，且第一电路节点经由一电阻耦合至第二电路节点。步骤B：由一第二可调式CMOS反相器从第二电路节点接收第二电压并输出第一电压至第一电路节点，其中第二可调式CMOS反相器受控于控制信号。步骤C：致能一重置信号以开启开关以将第一电路节点短路至第二电路节点，致使第一电压与第二电压相等于一转态点。步骤D：禁能重置信号以关闭开关以允许第一电压与第二电压产生一差异。步骤E：依照第一电压与第二电压之间的差异的状态调整控制信号。步骤F：循环回到步骤C。

[0010] 在一实施例中，一种CMOS反相器的校正电路，包括：一第一可调式CMOS反相器、一第二可调式CMOS反相器、一电阻、一开关以及一有限状态机。第一可调式CMOS反相器与受控于一控制信号，以从一第一电路节点接收一第一电压并且输出一第二电压至一第二电路节点。第二可调式CMOS反相器亦受控于控制信号，以从第二电路节点接收第二电压并且输出第一电压至第一电路节点。电阻耦接第一电路节点至第二电路节点。开关受控于一重置信号，以有条件地将第一电路节点短路至第二电路节点。有限状态机接收第一电压与第二电压并且输出重置信号与控制信号。其中，控制信号是基于第一电压与第二电压之间的差异而调整。在一些实施例中，控制信号是用以控制第一可调式CMOS反相器内的金氧半(metal-oxide semiconductor；MOS)晶体管的跨导以及第二可调式CMOS反相器内的MOS晶体管的跨导。在一些实施例中，有限状态机以一迭代程序循环地致能重置信号、禁能重置信号以及依照第一电压与第二电压之间的差异辨识需要的调整，藉以逐步地调整控制信号。

附图说明

[0011] 图1为以反相器为基础的运算放大器的示意图。

[0012] 图2A及图2B(统称为图2)为根据本发明一实施例的CMOS反相器的校正电路的示意图。

[0013] 图3为适用在图2的校正电路的一可调式CMOS反相器的示意图。

[0014] 图4为根据本发明一实施例的校正方法的流程图。

[0015] 附图标记说明：

[0016] 100 运算放大器

[0017] 101 电路节点

[0018] 102 电路节点

[0019] 111 CMOS反相器

[0020] 112 CMOS反相器

[0021] 120 电阻性负载

[0022] 130 闩锁电路

[0023] 131 CMOS反相器

[0024] 132 CMOS反相器

[0025] VA 电压

[0026] VB 电压

[0027] VC 电压

[0028] VD 电压

[0029] 201 第一电路节点

[0030] 202 第二电路节点

[0031] 230 可调式闩锁电路

[0032] 231 第一可调式CMOS反相器

[0033] 232 第二可调式CMOS反相器

[0034] 240 开关

[0035] R 电阻

[0036] PCTL 第一控制信号

[0037] NCTL 第二控制信号

[0038] RST 重置信号

[0039] VP 第一电压

[0040] VN 第二电压

[0041] 200 校正电路

[0042] 210 有限状态机

[0043] TCTL 第三控制信号

[0044] 300 可调式CMOS反相器

[0045] 301 NMOS晶体管

[0046] 302 NMOS晶体管

[0047] 303 PMOS晶体管

[0048] 304 PMOS晶体管

[0049] VDD 供电节点

[0050] 400 校正方法

[0051] 410 由受控于一控制信号的第一可调式互补式金氧半反相器从第一电路节点接收一第一电压并输出一第二电压至第二电路节点

[0052] 420 由受控于控制信号的第二可调式互补式金氧半反相器从第二电路节点接收第二电压并输出第一电压至第一电路节点

[0053] 430 致能重置信号以开启开关以将第一电路节点短路至第二电路节点，致使第一电压与第二电压相等于一转态点

[0054] 440 禁能重置信号以关闭开关以允许第一电压与第二电压产生一差异

[0055] 450 依照第一电压与第二电压之间的差异的状态调整控制信号

具体实施方式

[0056] 本发明涉及CMOS反相器。以下的详细描述公开本发明各种可实行的实施例，但应了解的是本发明可以多种方法实现，并不限于下述的特定范例或实现此些范例的任意特征的特定方法。在其他实例中，并未显示或描述公众所知悉的细节，以避免混淆本发明的技术特征。

[0057] 于此，标号「VDD」表示一供电位准(供电电压)的供电节点。接地符号「▽」表示一接地位准(接地电压)的接地节点。CMOS反相器包括一PMOS晶体管以及一NMOS晶体管。其中，PMOS晶体管的源极端连接供电节点、PMOS晶体管的栅极端连接CMOS反相器的一输入端以及PMOS晶体管的漏极端耦接CMOS反相器的一输出端。NMOS晶体管的源极端连接接地节点、NMOS晶体管的栅极端连接CMOS反相器的输入端以及NMOS晶体管的漏极端耦接CMOS反相器的输出端。当一信号的电压位准充分高于「转态点(trip point)」时，此信号视为「高(high)」，以致使其能可靠地被辨识为逻辑高；当一信号的电压位准充分低于「转态点(trip point)」时，此信号视为「低(low)」，以致使其能可靠地被辨识为逻辑低。当CMOS反相器以一独立式自回授拓扑设置时「，转态点」为当CMOS反相器的输出端与输入端短路时，CMOS反相器的输出端的电压位准。举例来说(但不限于此)，供电位准为1V(伏特)；接地位准为0V；「转态点」约等于供电位准与接地位准之间的平均位准(例如，0.5V)；当信号的电压位准高于供电位准与转态点之间的平均位准(例如，0.75V)时，此信号视为「高」；当信号的电压位准低于转态点与接地位准之间的平均位准(例如，0.25V)时，此信号视为「低」；以及当信号不为「高」也不为「低」(例如，在0.25V与0.75V之间)时，此信号视为模糊的(ambiguous)。

[0058] 第2A及2B图(以下统称为图2)为根据本发明一实施例的CMOS反相器的校正电路的示意图。参照图2，CMOS反相器的校正电路200包括一电阻R、一可调式闩锁电路230、一开关240以及一有限状态机(finite state machine；FSM)210。电阻R插设在第一电路节点201与第二电路节点202之间。可调式闩锁电路230受控于一第一控制信号PCTL以及一第二控制信号NCTL。可调式闩锁电路230包括二可调式CMOS反相器(以下分别称之为第一可调式CMOS反相器231以及第二可调式CMOS反相器232)。第一可调式CMOS反相器231与第二可调式CMOS反相器232以交叉耦合拓扑设置，并且亦插设在第一电路节点201与第二电路节点202之间。开关240受控于一重置(reset)信号RST，并且亦插设在第一电路节点201与第二电路节点202之间。有限状态机210接收第一电路节点201的第一电压VP、第二电路节点202的第二电压VN以及非必须(optional)的第三控制信号TCTL，并且据以输出重置信号RST、第一控制信号PCTL以及第二控制信号NCTL。可调式闩锁电路230提供受控于第一控制信号PCTL与第二控制信号NCTL的一可调式负阻。有限状态机210以迭代(iterative)程序及封闭回路的方式递回地调整第一控制信号PCTL与第二控制信号NCTL，以致使可调式闩锁电路230所提供的负阻匹配电阻R的阻值。针对迭代程序中每一处理周期，先使重置信号RST生效(即，致能重置信号RST)以有效地将第一电路节点201短路至第二电路节点202，致使第一电压VP与第二电压VN相等于可调式CMOS反相器231、232的转态点；接着，使重置信号RST失效(即，禁能重置信号RST)，以允许第一电压VP与第二电压VN逐渐产生差异；取决于可调式闩锁电路230与电阻R之间的相对强度，第一电压VP与第二电压VN若非保持模糊(即，未充分高于转态点也未充分低于转态点)，即是以相反方向朝着供电位准和接地位准偏离。若第一电压VP与第二电压VN仍是模糊的且不能逐渐产生大差异，即表示可调式闩锁电路230所提供的负阻弱于电阻R的阻抗，因此不能克服电阻R的阻抗；于时，第一控制信号PCTL或第二控制信号NCTL将受到有限状态机210调整以增强由可调式闩锁电路230所提供的负阻。

[0059] 若第一电压VP与第二电压VN逐渐产生大差异并且以相反方向偏离成二者分别为高与低或者二者分别为低与高，即表示可调式闩锁电路230所提供的负阻强于电阻R的阻抗；此时，第一控制信号PCTL或第二控制信号NCTL将受到有限状态机210调整以减弱可调式闩锁电路230所提供的负阻。在此方式中，可调式闩锁电路230所提供的负阻由有限状态机210以封闭回路的方式递回地且迭代地调整，以匹配电阻R的阻值。

[0060] 应了解地是，若负阻的值为较小的(较多的)负，可调式闩锁电路所提供的负阻即为较强(较弱)。举例来说，-100Ohm(欧姆)的负阻即是强于-200Ohm的负阻。同样地，若闩锁电路所提供的负阻为较强(较弱)，闩锁电路即是较强(较弱)。再者，应了解地是，当闩锁电路所提供的负阻即是匹配电阻的阻值时，意味着闩锁电路所提供的负阻抵销电阻的阻值。举例来说，若闩锁电路所提供的负阻为-100Ohm，即是匹配100Ohm电阻的阻值。

[0061] 虽然第一电压VP与第二电压VN因重置信号RST生效而最初相等于可调式CMOS反相器231、232的转态点，但于重置信号RST失效后在CMOS反相器的校正电路200内的噪声(其在实际电路中为不可避免的)总是会引出第一电压VP与第二电压VN之间的差异。若可调式闩锁电路230所提供的负阻是强于电阻R的阻值，差异将会自我增强，其导致第一电压VP与第二电压VN偏离成二者分别为高与低或者二者分别为低与高。虽然噪声是普遍在电路中，但噪声的位准可以是随机的。为了确保第一电压VP与第二电压VN总是能迅速地产生差异并且快速地偏离(于此可调式闩锁电路230所提供的负阻是强于电阻R的阻值)，在进一步地实施例中(未显示在图2中，但其为本领域通常知识者所显而易见)，在重置信号RST失效后，将第一噪声短暂地注入至第一电路节点201，并且将相反极性的第二噪声短暂地注入至第二电路节点202；其将有助于启动(jump-start)第一电压VP与第二电压VN之间差异的自我增强。在一实施例中，在重置信号RST失效后，将10mV的噪声短暂地注入至第一电路节点201，并且将-10mV的噪声短暂地注入至第二电路节点202。

[0062] 相对于Zeller等学者在前述文献中所教导的校正方法，CMOS反相器的校正电路200是基于差动模式发信，于此可调式闩锁电路230的负阻将迫使第一电压VP与第二电压VN以相反方向改变，仅管负阻可能未强到使第一电压VP与第二电压VN充分偏离转态点。因此，根据本发明的CMOS反相器的校正方法及校正电路可以达到较Zeller等学者所教导的校正方法精准的校正。

[0063] 图3是适用于实现图2中的可调式闩锁电路230的可调式CMOS反相器231、232的可调式CMOS反相器的示意图。参照图3，可调式CMOS反相器300包括一PMOS晶体管304以及一NMOS晶体管301。PMOS晶体管304的基极端连接第一控制信号PCTL，并且NMOS晶体管301的基极端连接第二控制信号NCTL。可调式CMOS反相器300的输入端耦接PMOS晶体管304的栅极端与NMOS晶体管301的栅极端，而可调式CMOS反相器300的输出端耦接至PMOS晶体管304的漏极端与NMOS晶体管301的漏极端。可调式CMOS反相器300还可包括非必须的PMOS晶体管303以及非必须的NMOS晶体管302。PMOS晶体管303是作为PMOS晶体管304的共源共栅元件，而NMOS晶体管302是作为NMOS晶体管301的共源共栅元件；共源共栅元件的用途、设计考虑与偏压方法为本领域所熟知，故于此不再赘述。

[0064] 亦如同本领域所熟知，NMOS晶体管的基极电压的增加(减少)增加(减少)NMOS晶体管的跨导，而PMOS晶体管的基极电压的增加(减少)减少(增加)PMOS晶体管的跨导；当两前述的CMOS反相器构成交叉耦合拓扑以形成闩锁电路时，CMOS反相器的PMOS晶体管或NMOS晶体管的跨导越高则导致更强负阻。因此，当图2的可调式闩锁电路230所提供的负阻需要增强(减弱)时，则必须减少(增加)第一控制信号PCTL，或必须增加(减少)第二控制信号NCTL。

[0065] 换句话说，PMOS晶体管的基极电压的增加(减少)减少(升起)由PMOS晶体管构成的CMOS反相器的转态点，并且同样地NMOS晶体管的基极电压的增加(减少)减少(升起)由NMOS晶体管构成的CMOS反相器的转态点。如果在应用范围之下，转态点的变化不需要被考量，那么当图2的可调式闩锁电路230所提供的负阻需要增强(减弱)时，可以选择增加(减少)第二控制信号NCTL、或减少(增加)第一控制信号PCTL、或同时增加(减少)第二控制信号NCTL并减少(增加)第一控制信号PCTL。如果在应用范围之下，转态点的变化需要被考量，那么，在此情况下，必须确保转态点会朝着既定的正确方向改变的前提下，调整第一控制信号PCTL与第二控制信号NCTL。现参照回图2。

[0066] 有限状态机210所接收到的非必须的第三控制信号TCTL是用以调整第一控制信号PCTL或第二控制信号NCTL，致使可调式CMOS反相器231、232的转态点以既定方向改变。第三控制信号TCTL是由转态点侦测电路(未显示在图2中)产生；转态点侦测电路侦测(可调式CMOS反相器231、232的)转态点并相应产生第三控制信号TCTL。在一实施例中，第三控制信号TCTL为一逻辑信号，其表示转态点是否高于或低于一既定位准；若第三控制信号TCTL为1(0)，第三控制信号TCTL即表示转态点高于(低于)既定位准并且必须被减少(被升起)。在一实施例中，转态点侦测电路将可调式CMOS反相器231、232的转态点与既定位准相比，并因此测定转态点是否高于或低于既定位准。在另一实施例中，能使用Zeller等学者在前述文献中所教导的转态点是否高于或低于既定位准的测定方法。在一实施例中，为了依据第一电压VP、第二电压VN与第三控制信号TCTL调整第一控制信号PCTL或第二控制信号NCTL，有限状态机210使用下表一所示的逻辑表。

[0067] 表一

[0068]

[0069] 一旦第一控制信号PCTL与第二控制信号NCTL逐步地被调整并且被建立以使可调式闩锁电路230所提供的负阻匹配电阻R的阻值，第一控制信号PCTL与第二控制信号NCTL的设定可适用于由相同电路建置的所有可调式CMOS反相器。

[0070] 在一实施例中，第一控制信号PCTL是由受控于第一控制码的第一数字模拟转换器(digital-to-analog converter；DAC)产生，而第二控制信号NCTL是由受控于第二控制码的第二DAC产生，并且有限状态机210经由第一控制码的更新(其为增量或减量)调整第一控制信号PCTL且经由第二控制码的更新(其为增量或减量)调整第二控制信号NCTL。

[0071] 现参照图3。在另一实施例(其未显示于图中但能为本领域通常知识者通过文字描述所显而易见)中，NMOS晶体管301的基极端连接至接地节点(以取代第二控制信号NCTL)、PMOS晶体管304的基极端连接至供电节点VDD、并且第一控制信号PCTL与第二控制信号NCTL统合成控制供电节点VDD的电压位准的单一控制信号。如同本领域所熟知，CMOS反相器的供电位准的增加(减少)导致其中PMOS晶体管与NMOS晶体管二者的跨导的增加(减少)。此另一实施例是适用于其中CMOS反相器的转态点的改变并非争议的应用。

[0072] 图4为根据本发明一实施例的校正方法的流程图。在此实施例中，校正方法400包括：(1)由受控于一控制信号的第一可调式CMOS反相器从第一电路节点接收一第一电压并输出一第二电压至第二电路节点(步骤410)、(2)由受控于控制信号的第二可调式CMOS反相器从第二电路节点接收第二电压并输出第一电压至第一电路节点(步骤420)、(3)致能重置信号以开启开关以将第一电路节点短路至第二电路节点，致使第一电压与第二电压相等于一转态点(步骤430)、(4)禁能重置信号以关闭开关以允许第一电压与第二电压产生一差异(步骤440)、(5)依照第一电压与第二电压之间的差异的状态调整控制信号(步骤450)、以及(6)循环回到步骤430。

[0073] 虽然本发明以前述的实施例公开如上，然其并非用以限定本发明，任何熟习相像技术者，在不脱离本发明的精神和范围内，当可作些许的变动与润饰，因此本发明的专利保护范围须视本说明书所附的权利要求所界定者为准。