本发明公开了一种电子倍增CCD相机、多参数可控电子倍增CCD成像系统及方法，该电子倍增CCD相机包括电子倍增CCD传感器芯片、时钟驱动单元、FPGA控制单元、低通滤波单元、高速A/D转换单元、系统供电单元、上位机接口单元和CameraLink接口单元，由上述电子倍增CCD相机制成的多参数可控电子倍增CCD成像系统，由依次连接的镜头、电子倍增CCD相机和计算机构成。本发明可实现对微光图像的采集，同时通过计算机发送控制指令实现对相机多种参数以及多种工作模式的控制，获取所需图像数据，完成对电子倍增CCD传感器芯片的参数测试与处理，保证了多参数可控电子倍增CCD成像系统的供电稳定，噪声小，图像质量更好。
1.一种电子倍增CCD相机，其特征在于包括电子倍增CCD传感器芯片(21)、时钟驱动单元(22)、FPGA控制单元(23)、低通滤波单元(24)、高速A/D转换单元(25)、系统供电单元(26)、上位机接口单元(27)和CameraLink接口单元(28)，所述系统供电单元(26)分别与电子倍增CCD传感器芯片(21)、时钟驱动单元(22)、低通滤波单元(24)、FPGA控制单元(23)、高速A/D转换单元(25)、上位机接口单元(27)和CameraLink接口单元(28)连接，并提供稳定电压；FPGA控制单元(23)分别与时钟驱动单元(22)、高速A/D转换单元(25)、CameraLink接口单元(28)和上位机接口单元(27)连接；电子倍增CCD传感器芯片(21)分别与系统供电单元(26)、时钟驱动单元(22)、镜头(1)、低通滤波单元(24)连接；
FPGA控制单元(23)通过上位机接口单元(27)接收控制指令，包含像素速率、积分时间、倍增增益、输出通道选择、模数转换增益和暗电平参考值的控制指令与开始指令，FPGA控制单元(23)通过上位机接口单元(27)接收指令后解码并开始产生电子倍增CCD传感器芯片(21)工作所需控制信号，电子倍增CCD传感器芯片(21)接收驱动信号后产生光生电荷包图像数据，经电子倍增CCD传感器芯片(21)输出的双路模拟图像数据送入低通滤波单元(24)进行低通滤波与低噪声放大；经调理后的两路模拟图像数据信号经高速A/D转换单元(25)进行采样与模数转换后，送入FPGA控制单元(23)进行缓存，FPGA控制单元(23)将缓存数据依次读出并送至CameraLink接口单元(28)；所述时钟驱动单元(22)用于将FPGA控制单元(23)产生的驱动脉冲控制信号转换成电子倍增CCD传感器芯片(21)工作所需的驱动信号。
2.一种多参数可控电子倍增CCD成像系统，其特征在于：由依次连接的镜头(1)、电子倍增CCD相机(2)和计算机(3)构成，所述的电子倍增CCD相机(2)包括电子倍增CCD传感器芯片(21)、时钟驱动单元(22)、FPGA控制单元(23)、低通滤波单元(24)、高速A/D转换单元(25)、系统供电单元(26)、上位机接口单元(27)和CameraLink接口单元(28)，所述系统供电单元(26)分别与电子倍增CCD传感器芯片(21)、时钟驱动单元(22)、低通滤波单元(24)、FPGA控制单元(23)、高速A/D转换单元(25)、上位机接口单元(27)和CameraLink接口单元(28)连接，并提供稳定电压；FPGA控制单元(23)分别与时钟驱动单元(22)、高速A/D转换单元(25)、CameraLink接口单元(28)和上位机接口单元(27)连接；电子倍增CCD传感器芯片(21)分别与系统供电单元(26)、时钟驱动单元(22)、镜头(1)、低通滤波单元(24)连接；CameraLink接口单元(28)和上位机接口单元(27)均与计算机(3)连接；
所述镜头(1)接收外部光学图像并将图像聚焦于电子倍增CCD传感器芯片(21)成像区域，获取光学图像；
所述电子倍增CCD传感器芯片(21)在驱动信号作用下产生光生电荷包图像数据，经传感器芯片双路输出放大器与倍增寄存器放大后输出模拟图像数据送入低通滤波单元(24)进行低通滤波与低噪声放大；经调理后的两路模拟图像数据信号经高速A/D转换单元(25)进行采样与模数转换后，送入FPGA控制单元(23)进行缓存；
所述的FPGA控制单元(23)用于产生电子倍增CCD传感器芯片(21)的驱动脉冲信号、高速A/D转换单元(25)的时序信号与控制信号、缓存电子倍增CCD传感器芯片(21)的高速图像数据、读取上位机接口单元(27)数据并做相应控制、产生CameraLink接口单元(28)的控制信号并将FPGA控制单元(23)中的缓存的图像数据通过CameraLink接口传输至计算机(3)中进行图像显示；所述FPGA控制单元(23)通过上位机接口单元(27)接收控制指令，包含像素速率、积分时间、倍增增益、输出通道选择、模数转换增益和暗电平参考值的控制指令与开始指令，FPGA控制单元(23)通过上位机接口单元(27)接收指令后解码并开始产生电子倍增CCD传感器芯片(21)工作所需控制信号；
所述时钟驱动单元(22)用于将FPGA控制单元(23)产生的驱动脉冲控制信号转换成电子倍增CCD传感器芯片(21)工作所需的驱动信号；
所述的低通滤波单元(24)用于对电子倍增CCD传感器芯片(21)输出信号进行低通滤波与低噪声放大；
所述高速A/D转换单元(25)用于将低通滤波单元(24)输出的信号进行相关双采样与模数转换；
所述的CameraLink接口单元(28)用于电子倍增CCD相机(2)与计算机(3)相连接，往计算机(3)中输送图像数据；
所述的上位机接口单元(27)用于计算机(3)向FPGA控制单元(23)发送指令；
所述的计算机(3)为电子倍增CCD相机(2)提供CameraLink采集卡以及显示图像。
3.根据权利要求2所述的多参数可控电子倍增CCD成像系统，其特征在于：所述FPGA控制单元(23)通过VHDL语言编程，实现对像素速率、积分时间、倍增增益、输出通道选择、模数转换增益和暗电平参考值的独立控制，即在编程时，上位机接口单元(27)采用RS232协议进行数据传输，该指令信号传输时，每次传输8bits，每4byte组成一组指令代码，指令高八位作为指令标志位，确定指令对应操作项目，低24位作为指令内容位，确定指令的具体执行内容；对应程序接收指令后，通过修改主时钟频率以控制像素速率，通过修改一帧图像数据传输后的延迟时间控制积分时间，通过修改倍增时钟的供电电压控制倍增增益，通过修改高速A/D转换单元(25)的寄存器值控制输出通道，模数转换增益以及暗电平参考值，以实现对各项参数的控制。
4.根据权利要求2所述的多参数可控电子倍增CCD成像系统，其特征在于：时钟驱动单元(22)由EL7457转移时钟驱动电路和倍增时钟驱动电路构成，分别与FPGA控制单元(23)连接，该倍增时钟驱动电路由74HC245和ZVN2106组成，该倍增时钟驱动电路构造如下：FPGA控制单元(23)输出的数字控制信号输入倍增时钟驱动电路，输入信号与74HC245的2、3管脚相连，74HC245的1管脚与电源V2的正极1管脚相连，确定导通方向，电源V2的负极2管脚接地，
74HC245的17、18管脚与场效应管Q1的1管脚相连，场效应管Q1的3管脚接地，场效应管Q1的2管脚与变压器线圈T1的1管脚相连，变压器线圈T1初级2管脚与电源V1的1管脚相连，电源V1的2管脚接地，电容C3的2管脚与电源V1的1管脚相连，电容C3的1管脚接地；变压器线圈T1次级的4管脚与电阻R1的1管脚、电阻R2的1管脚相连，电阻R1的2管脚与电感L1的1管脚相连，电感L1的2管脚接地；电阻R2的2管脚与电容C1的1管脚相连，电容C1的2管脚接地；变压器线圈T1的3管脚与电容C2的1管脚相连，电容C2的2管脚与二极管D1的1管脚相连，二极管D2的2管脚与电源V3的正极1管脚相连，电源V3负极2管脚接地；电容C2的2管脚输出信号作为倍增时钟驱动信号输出到电子倍增CCD传感器芯片(21)，供芯片工作使用。
5.根据权利要求2所述的多参数可控电子倍增CCD成像系统，其特征在于：所述的系统供电单元(26)采用DC-DC和LDO相结合的方式供电，将15V与±5V电压通过电源接口将电源输入电子倍增CCD相机(2)，首先通过磁珠将+5V电压分为模拟+5V和数字+5V，+15V与-5V电压作为模拟电压为系统供电，数字+5V经DC-DC电源芯片LTC3546转换成+3V3D供FPGA控制单元(23)、CameraLink接口单元(28)、上位机接口单元(27)、高速A/D转换单元(25)使用；数字+5V经DC-DC电源芯片LTC3546转换成+1V5D供FPGA控制单元(23)使用；模拟+15V经LDO电源芯片LT1963转换为+12V与+10V供时钟驱动单元(22)使用，模拟±5V经磁珠隔离后直接供低通滤波单元(24)使用；模拟+5V经DC-DC电源芯片PTH08080W与数字电位器组合转换为+3V上下可调电压供时钟驱动单元(22)使用，控制倍增时钟信号幅度；模拟+5V经DC-DC电源芯片LTC3872转换为+28V经电阻分压后供电子倍增CCD传感器芯片(21)使用。
6.一种利用权利要求2至5任一一项所述的多参数可控电子倍增CCD成像系统实现的成像方法，其特征在于：镜头(1)获取低照度光学图像，计算机(3)通过上位机接口单元(27)向FPGA控制单元(23)发送控制指令，包含像素速率、积分时间、倍增增益、输出通道选择、模数转换增益和暗电平参考值的控制指令与开始指令，FPGA控制单元(23)接收指令后解码并开始产生电子倍增CCD传感器芯片(21)工作所需控制信号，所述时钟驱动单元(22)用于将FPGA控制单元(23)产生的驱动脉冲控制信号转换成电子倍增CCD传感器芯片(21)工作所需的驱动信号，该电子倍增CCD传感器芯片(21)接收驱动信号后产生光生电荷包图像数据，经电子倍增CCD传感器芯片(21)输出的双路模拟图像数据送入低通滤波单元(24)进行低通滤波与低噪声放大；经调理后的两路模拟图像数据信号经高速A/D转换单元(25)进行采样与模数转换后，送入FPGA控制单元(23)进行缓存，FPGA控制单元(23)将缓存数据依次读出并送至CameraLink接口单元(28)，最后计算机(3)接收图像数据并显示。
CCD相机、多参数可控电子倍增CCD成像系统及方法
技术领域
[0001] 本发明属于微光夜视成像技术领域，特别是一种应用于微光夜视环境的多参数可控电子倍增CCD成像系统。
背景技术
[0002] 微光指的是夜间在低照度条件下极为微弱的光或是能量低到无法引起视觉效应的光。由于自然选择的结果，人眼对这类微弱光信号的识别能力和作用距离受到限制。微光夜视成像正是通过对目标自身发出的微弱可见光或者目标经由月光或星光照射后反射的微弱光进行探测，并将探测器获得的信号进行信号转换，放大、传输、存储、图像处理等操作，最终将获得的图像以符合人眼观测习惯的形式进行显示的一项技术。该技术克服了人眼直接观测存在的低照度和可见光频谱范围的限制，将人眼难以直接观测的微光图像转变为容易识别的清晰图像，弥补了人眼视觉的局限性。微光夜视成像器件在诸如侦查探测，水下探测，天文观测，雷达跟踪等方面均有应用。
[0003] 目前，微光夜视成像领域使用的较为广泛的CCD传感器主要有三种：一是CCD与像增强器耦合得到的像增强CCD(ICCD)，二是电子轰击电耦合CCD(EBCCD)，三是通过电子倍增效应增强信号的电子倍增CCD(EMCCD)。
[0004] ICCD工作原理结合了像增强器与普通CCD。工作时，微弱的入射光照射像增强器的光阴极，产生光生电子，这些电子在电场作用下加速进入微通道板实现电子倍增，经倍增后的电子轰击荧光屏产生远高于入射光的光子图像，CCD通过光纤采集光子图像实现对入射光探测的增强。ICCD结构在灵敏度与分辨率上虽然有所提高，但其背影噪声大，量子效率低，图像失真等缺点仍制约其应用。
[0005] EBCCD则以CCD成像区取代了ICCD结构中的荧光屏。光电转换获得的电子在电场作用下直接加速轰击CCD成像区，实现入射光的增强。但光电阴极产生电子的同时也会产生一些离子，这些离子轰击CCD易产生辐射损伤，增大漏电流与暗电流，影响使用寿命。
[0006] EMCCD采用了一种全新的微光弱信号探测技术，它将可控的全固态电子倍增寄存器嵌入固体成像器件中，在信号连续读出过程中进行倍增，完成信号的“片上增益”，实现了高灵敏度成像探测。由于EMCCD仅在读出寄存器的输出端添加倍增级，因此其结构继承了CCD使用寿命长的优点，同时又因其读出噪声不会随读出频率的增加而增大，使得读出噪声可以降至最低，相比于ICCD和EBCCD，具有优越的信噪比和量子效率，EMCCD在微光领域将得到广泛应用。电子倍增CCD，可通过调整倍增增益，使用于10-4Lx～10-4Lx环境，因此能够适用于适用于全天候环境的观测。
[0007] 目前比较重要EMCCD相机的有美国普林斯顿仪器公司(Princeton Instruments)生产的ProEM+系列的EMCCD相机,英国安道尔公司(Andor)生产的iXon系列快速成像相机和Newton科学级光谱成像相机，日本滨松公司(Hamamatsu)生产的ImagEM系列EMCCD相机.但以e2v公司的L3C216型相机为例，这类相机仅能调节输出图像格式，积分时间等少量参数，同时为提升产品成像效果，输出图像已增加图像处理，也增加了自动增益调整与制冷控制等，无法获得原始图像数据，而只获得经过各种组合处理后的的最佳图像，已失去图像原始特征，不能自由选择图像处理算法，无法获得原始图像数据。在测试其动态范围、信噪比，暗电流噪声性相关参数时，无法获得所需实验数据，不利于对电子倍增CCD各项参数的处理。
发明内容
[0008] 本发明的目的在于提供一种多参数可控电子倍增CCD成像系统，可实现对微光图像的采集，同时通过计算机发送控制指令实现对相机多种参数以及多种工作模式的控制，获取所需图像数据，完成对电子倍增CCD传感器芯片的参数测试与处理。
[0009] 实现本发明目的的技术解决方案为：一种电子倍增CCD相机，包括电子倍增CCD传感器芯片、时钟驱动单元、FPGA控制单元、低通滤波单元、高速A/D转换单元、系统供电单元、上位机接口单元和CameraLink接口单元，所述系统供电单元分别与电子倍增CCD传感器芯片、时钟驱动单元、低通滤波单元、FPGA控制单元、高速A/D转换单元、上位机接口单元和CameraLink接口单元连接，并提供稳定电压；FPGA控制单元分别与时钟驱动单元、高速A/D转换单元、CameraLink接口单元和上位机接口单元连接；电子倍增CCD传感器芯片分别与系统供电单元、时钟驱动单元、镜头、低通滤波单元连接。
[0010] 一种由上述电子倍增CCD相机制成的多参数可控电子倍增CCD成像系统，由依次连接的镜头、电子倍增CCD相机和计算机构成。
[0011] 本发明与现有技术相比，其显著优点：(1)通过修改底层VHDL语言，可通过上位机接口单元接收由电脑向FPGA控制单元发送的诸如像素速率，积分时间，倍增增益，输出通道选择，模数转换增益、暗电平参考值等控制指令，实现各项参数的可控选择，方便针对电子倍增CCD传感器芯片各项指标的测试。(2)通过选择多种参数与工作模式可控的电路模块实现对系统的控制，同时配合控制程序完成相机多种参数的控制响应，实现系统功能。(3)采用DC-DC芯片和LDO芯片给系统供电，综合利用了DC-DC电源的高效率低功耗和LDO电源的输出纹波小、噪声小的特点，使整个系统功耗低，同时保证了多参数可控电子倍增CCD成像系统的供电稳定，噪声小，图像质量更好。(4)采用CameraLink接口的Base模式进行图像数据传输，可以实现与常用与相采集设备匹配工作，提高了通用性，同时使用差分信号传输提升传输速率，延长了传输距离。
[0012] 下面结合附图对本发明作进一步详细描述。
附图说明
[0013] 图1是本发明多参数可控电子倍增CCD成像系统的总体结构示意图。
[0014] 图2是本发明多参数可控电子倍增CCD成像系统的时钟驱动单元倍增时钟驱动电路连接示意图。
[0015] 图3是本发明多参数可控电子倍增CCD成像系统的低通滤波单元电路连接示意图。
具体实施方式
[0016] 结合图1，本发明的电子倍增CCD相机，可实现对微光或可见光图像的采集，并通过计算机3发送指令，直接控制电子倍增CCD相机2各项参数，获取所需图像数据并进行处理，包括电子倍增CCD传感器芯片21、时钟驱动单元22、FPGA控制单元23、低通滤波单元24、高速A/D转换单元25、系统供电单元26、上位机接口单元27和CameraLink接口单元28，所述系统供电单元26分别与电子倍增CCD传感器芯片21、时钟驱动单元22、低通滤波单元24、FPGA控制单元23、高速A/D转换单元25、上位机接口单元27和CameraLink接口单元28连接，并提供稳定电压；FPGA控制单元23分别与时钟驱动单元22、高速A/D转换单元25、CameraLink接口单元28和上位机接口单元27连接；电子倍增CCD传感器芯片21分别与系统供电单元26、时钟驱动单元22、镜头1、低通滤波单元24连接。
[0017] FPGA控制单元23通过上位机接口单元27接收控制指令，包含像素速率、积分时间、倍增增益、输出通道选择、模数转换增益和暗电平参考值的控制指令与开始指令，FPGA控制单元23通过上位机接口单元27接收指令后解码并开始产生电子倍增CCD传感器芯片21工作所需控制信号，电子倍增CCD传感器芯片21接收驱动信号后产生光生电荷包图像数据，经电子倍增CCD传感器芯片21输出的双路模拟图像数据送入低通滤波单元24进行低通滤波与低噪声放大；经调理后的两路模拟图像数据信号经高速A/D转换单元25进行采样与模数转换后，送入FPGA控制单元23进行缓存，FPGA控制单元23将缓存数据依次读出并送至CameraLink接口单元28；所述时钟驱动单元22用于将FPGA控制单元23产生的驱动脉冲控制信号转换成电子倍增CCD传感器芯片21工作所需的驱动信号。
[0018] 结合图1，本发明根据电子倍增CCD相机2做成成像系统，即多参数可控电子倍增CCD成像系统，由依次连接的镜头1、电子倍增CCD相机2和计算机3构成，通过外壳将镜头1固定在驱动板的探测器正前方。所述的电子倍增CCD相机2包括电子倍增CCD传感器芯片21、时钟驱动单元22、FPGA控制单元23、低通滤波单元24、高速A/D转换单元25、系统供电单元26、上位机接口单元27和CameraLink接口单元28，所述系统供电单元26分别与电子倍增CCD传感器芯片21、时钟驱动单元22、低通滤波单元24、FPGA控制单元23、高速A/D转换单元25、上位机接口单元27和CameraLink接口单元28连接，为上述单元电路提供稳定电压；FPGA控制单元23分别与时钟驱动单元22、高速A/D转换单元25、CameraLink接口单元28和上位机接口单元27连接；电子倍增CCD传感器芯片21分别与系统供电单元26、时钟驱动单元22、镜头1、低通滤波单元24连接；CameraLink接口单元28和上位机接口单元27均与计算机3连接。
[0019] 所述镜头1接收外部光学图像并将图像聚焦于电子倍增CCD传感器芯片21成像区域，获取光学图像；所述电子倍增CCD传感器芯片21负责完成光学图像的接收与光电转换，它能够捕获低照度环境下物体的图像，在驱动信号作用下产生光生电荷包图像数据，经传感器芯片双路输出放大器与倍增寄存器放大后输出模拟图像数据送入低通滤波单元24进行低通滤波与低噪声放大；电子倍增CCD传感器芯片21的驱动时序由FPGA控制单元23控制时钟驱动单元22产生，输出为2路模拟信号。经调理后的两路模拟图像数据信号经高速A/D转换单元25进行采样与模数转换后，送入FPGA控制单元23进行缓存；所述的FPGA控制单元23用于产生电子倍增CCD传感器芯片21的驱动脉冲信号、高速A/D转换单元25的时序信号与控制信号、缓存电子倍增CCD传感器芯片21的高速图像数据、读取上位机接口单元27数据并做相应控制、产生CameraLink接口单元28的控制信号并将FPGA控制单元23中的缓存的图像数据通过CameraLink接口传输至计算机3中进行图像显示；所述时钟驱动单元22用于将FPGA控制单元23产生的驱动脉冲控制信号转换成电子倍增CCD传感器芯片21工作所需的驱动信号；所述的低通滤波单元24用于对电子倍增CCD传感器芯片21输出信号进行低通滤波与低噪声放大；所述高速A/D转换单元25用于将低通滤波单元24输出的信号进行相关双采样与模数转换，高速A/D转换单元25将接收低通滤波单元24传输来的低噪声模拟信号，经过暗电平钳位，程控放大，相关双采样后，进行模数转换，最终将数字信号传输到FPGA控制单元23。所述的CameraLink接口单元28用于电子倍增CCD相机2与计算机3相连接，往计算机3中输送图像数据；所述的上位机接口单元27用于计算机3向FPGA控制单元23发送指令；所述的计算机3为电子倍增CCD相机2提供CameraLink采集卡以及显示图像，即把图像数据传输至计算机3，计算机3通过CameraLink接口采集并显示图像数据。
[0020] 本发明的FPGA控制单元23控制整个成像系统的工作，为各个芯片产生驱动信号，接收高速A/D转换单元25的模数转换芯片输出的高速图像信号缓存后按照CameraLink接口协议将缓存中的图像数据送至计算机3显示。FPGA控制单元23通过VHDL语言程，实现对像素速率、积分时间、倍增增益、输出通道选择、模数转换增益和暗电平参考值的独立控制，即在编程时，上位机接口单元27采用RS232协议进行数据传输，该指令信号传输时，每次传输8bits，每4byte组成一组指令代码，指令高八位作为指令标志位，确定指令对应操作项目，低24位作为指令内容位，确定指令的具体执行内容。FPGA控制单元23的控制程序接收指令后，通过修改主时钟频率以控制像素速率，通过修改一帧图像数据传输后的延迟时间控制积分时间，通过修改倍增时钟的供电电压控制倍增增益，通过修改高速A/D转换单元25的寄存器值控制输出通道，模数转换增益以及暗电平参考值，以实现对各项参数的控制。
[0021] 本发明的时钟驱动单元22由EL7457转移时钟驱动电路和倍增时钟驱动电路构成，分别与FPGA控制单元23连接。该倍增时钟驱动电路由74HC245和ZVN2106组成，该倍增时钟驱动电路构造如下：FPGA控制单元23输出的数字控制信号输入倍增时钟驱动电路，输入信号与74HC245的2、3管脚相连，74HC245的1管脚与电源V2的正极1管脚相连，确定导通方向，电源V2的负极2管脚接地，74HC245的17、18管脚与场效应管Q1的1管脚相连，场效应管Q1的3管脚接地，场效应管Q1的2管脚与变压器线圈T1的1管脚相连，变压器线圈T1初级2管脚与电源V1的1管脚相连，电源V1的2管脚接地，电容C3的2管脚与电源V1的1管脚相连，电容C3的1管脚接地；变压器线圈T1次级的4管脚与电阻R1的1管脚、电阻R2的1管脚相连，电阻R1的2管脚与电感L1的1管脚相连，电感L1的2管脚接地；电阻R2的2管脚与电容C1的1管脚相连，电容C1的2管脚接地；变压器线圈T1的3管脚与电容C2的1管脚相连，电容C2的2管脚与二极管D1的1管脚相连，二极管D2的2管脚与电源V3的正极1管脚相连，电源V3负极2管脚接地；电容C2的2管脚输出信号作为倍增时钟驱动信号输出到电子倍增CCD传感器芯片21，供芯片工作使用。
[0022] 所述的系统供电单元26为整个系统的各个芯片提供稳定的电压，是系统的基础，采用DC-DC和LDO相结合的方式供电。将15V与±5V电压通过电子倍增CCD相机2上的电源接口将电源输入电子倍增CCD相机，首先通过磁珠将+5V电压分为模拟+5V和数字+5V，+15V与-5V电压作为模拟电压为系统供电。数字+5V经DC-DC电源芯片LTC3546转换成+3V3D供FPGA控制单元23、CameraLink接口单元28、上位机接口单元27、高速A/D转换单元25使用；数字+5V经DC-DC电源芯片LTC3546转换成+1V5D供FPGA控制单元23使用；模拟+15V经LDO电源芯片LT1963转换为+12V与+10V供时钟驱动单元22使用，模拟±5V经磁珠隔离后直接供低通滤波单元24使用；模拟+5V经DC-DC电源模块PTH08080W与数字电位器组合转换为+3V上下可调电压供时钟驱动单元22使用，控制倍增时钟信号幅度。模拟+5V经DC-DC电源芯片LTC3872转换为+28V经电阻分压后供电子倍增CCD传感器芯片21使用。
[0023] 低通滤波单元24结构采用压控有源二阶低通滤波，结构如图3所示。连接时，电子倍增CCD传感器芯片21输出的模拟信号作为源信号输入低通滤波单元24，输入端与电阻R1的1管脚相连，R1的2管脚分别与电阻R2的1管脚及电容C1的1管脚相连，电阻R2的2管脚与运算放大器LMH6715同向输入端2管脚相连，电容C1的2管脚与运算放大器LMH6715的输出端1管脚相连电容C2的1管脚与电阻R2的2管脚相连，电容C2的2管脚接地，电阻R3的1管脚接地，电阻R3的2管脚与运算放大器LMH6715的反向输入端3管脚相连，电阻R4的1管脚与电阻R3的2管脚相连，电阻R4的2管脚与运算放大器LMH6715的输出端1管脚相连，供电电源-5V与运算放大器LMH6715的4管脚相连，+5V与运算放大器LMH6715的8管脚相连。信号从运算放大器LMH6715的1管脚输出，并将数据隔直后传入高速A/D转换单元25，完成信号输出阻抗转换与低通滤波功能。
[0024] CameraLink接口单元28采用Base模式进行数据传输，由1片电平转换芯片DS90CR287和两片Camera Link控制芯片DS90LV048A、DS90LV019组成，它以差分双绞线进行传输，能够抑制共模噪声，抗干扰能力强，在85M时钟下可以达到2.0Gbps的传输率，是现阶段通用的图像传输接口。
[0025] 上位机接口单元27主要用于配置探测器参数，上位机接口单元27采用RS232协议进行数据传输，配以上位机软件，转换芯片选择MAX3232芯片。指令信号传输时，每次传输8bits，每4byte组成一组指令代码，指令高八位作为指令标志位，确定指令对应操作项目，低24位作为指令内容位，确定指令的具体执行内容。通过串口指令，可方便控制探测器像素速率，积分时间，倍增增益，输出通道选择，模数转换增益、暗电平参考值等参数。
[0026] 计算机3主要用于图像数据的采集和显示，Camera Link采集卡装在计算机3PXI背板插槽上，配合相应软件，能实时显示图像数据的帧频、分辨率等信息，还能存储图像或视频序列到电脑上。
[0027] 本发明在上述多参数可控电子倍增CCD成像系统的基础上实现成像方法，即镜头1获取低照度光学图像，计算机3通过上位机接口单元27向FPGA控制单元23发送控制指令，包含像素速率、积分时间、倍增增益、输出通道选择、模数转换增益和暗电平参考值的控制指令与开始指令，FPGA控制单元23接收指令后解码并开始产生电子倍增CCD传感器芯片21工作所需控制信号，所述时钟驱动单元22用于将FPGA控制单元23产生的驱动脉冲控制信号转换成电子倍增CCD传感器芯片21工作所需的驱动信号，该电子倍增CCD传感器芯片21接收驱动信号后产生光生电荷包图像数据，经电子倍增CCD传感器芯片21输出的双路模拟图像数据送入低通滤波单元24进行低通滤波与低噪声放大；经调理后的两路模拟图像数据信号经高速A/D转换单元25进行采样与模数转换后，送入FPGA控制单元23进行缓存，FPGA控制单元23将缓存数据依次读出并送至CameraLink接口单元28，最后计算机3接收图像数据并显示。
