单位移位寄存器电路、移位寄存器电路、单位移位寄存器电路的控制方法和显示装置

摘要

本发明是构成移位寄存器电路的各级的单位移位寄存器电路，其包括：输出用晶体管(T1)，对漏极端子输入规定的时钟信号(CK)，从源极端子输出输出信号(OUT)；和置位用晶体管(T2)，其是在输出用晶体管(T1)的一个栅极电极连接有源极端子的晶体管(T2)，对漏极端子输入输入信号(S)，对输出用晶体管(T1)的栅极电极(节点(VC))充电时，对栅极电极输入电压比输入信号(S)的电圧高的输入信号(VS)。

权利要求

1.一种单位移位寄存器电路，其构成移位寄存器电路的各级，该单位移位寄存器电路的特征在于，包括：第一晶体管，其为输出用晶体管，其具有第一栅极电极、第一源极端子和第一漏极端子，对所述第一漏极端子输入第一时钟信号，从所述第一源极端子输出输出信号；

第二晶体管，其为置位用晶体管，其是具有第二栅极电极、第二源极端子和第二漏极端子的晶体管，对所述第二漏极端子输入第一输入信号，在对所述第一晶体管的所述第一栅极电极充电时，对所述第二栅极电极输入电压比所述第一输入信号的电压高的第二输入信号；

第三晶体管，其具有第三栅极电极、第三源极端子和第三漏极端子，所述第三源极端子与所述第一晶体管的所述第一栅极电极电连接，所述第三漏极端子与所述第二晶体管的所述第二漏极端子电连接；

第四晶体管，其具有第四栅极电极、第四源极端子和第四漏极端子，所述第四漏极端子与所述第一晶体管的所述第一源极端子电连接，所述第四源极端子与电源电连接，对所述第四栅极电极输入第二时钟信号；和第五晶体管，其具有第五栅极电极、第五源极端子和第五漏极端子，所述第五漏极端子与所述第二晶体管的所述第二源极端子电连接，所述第五源极端子与所述第一晶体管的所述第一源极端子电连接，对所述第五栅极电极输入所述第一时钟信号，响应于所述第三晶体管对所述第三栅极电极输入了与所述第一时钟信号具有相反相位的所述第二时钟信号，使所述第一晶体管的所述第一栅极电极与所述第二晶体管的所述第二漏极端子电导通，所述单位移位寄存器电路仅具有所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管和所述第五晶体管作为晶体管。

2.如权利要求1所述的单位移位寄存器电路，其特征在于：

所述第二晶体管在对所述第一晶体管的所述第一栅极电极充电时，所述第一输入信号和所述第二输入信号上升，在对所述第一栅极电极充电后，所述第二输入信号的电压在所述第一输入信号的电压下降之前下降。

3.如权利要求1或2所述的单位移位寄存器电路，其特征在于：

所述第一晶体管通过利用被充电至所述第一源极端子与所述第一栅极电极间的寄生电容的电压使所述第一栅极电压升压的自举动作，使所述输出信号升压。

4.如权利要求1或2所述的单位移位寄存器电路，其特征在于：

所述第一输入信号是其它级的所述单位移位寄存器电路的输出信号，

所述第二输入信号是其它级的所述单位移位寄存器电路的输出用晶体管的所述第一栅极电极的信号。

5.如权利要求1或2所述的单位移位寄存器电路，其特征在于：

包括根据所述第二时钟信号将所述第一晶体管的所述第一栅极电极复位的复位电路。

6.如权利要求1或2所述的单位移位寄存器电路，其特征在于：

包括根据所述第二时钟信号将所述单位移位寄存器电路的输出信号下拉的下拉电路。

7.如权利要求1或2所述的单位移位寄存器电路，其特征在于：

包括连接至所述第一晶体管的所述第一栅极电极与所述第一源极端子之间的电容元件。

8.如权利要求1或2所述的单位移位寄存器电路，其特征在于：

至少所述第一晶体管和所述第二晶体管在半导体层包含氧化物半导体。

9.如权利要求8所述的单位移位寄存器电路，其特征在于：

所述氧化物半导体为氧化铟镓锌，所述氧化铟镓锌是In－Ga－Zn－O类半导体，是含有铟(In)、镓(Ga)、锌(Zn)和氧(O)的氧化物半导体。

10.如权利要求9所述的单位移位寄存器电路，其特征在于：

所述氧化物半导体具有结晶性。

11.一种移位寄存器电路，其是将权利要求1或2所述的单位移位寄存器电路多级连接而成的移位寄存器电路，该移位寄存器电路的特征在于：将第N－1级的所述单位移位寄存器电路的输出信号作为第N级的所述单位移位寄存器电路的所述第一输入信号，将第N－2级的所述单位移位寄存器电路的输出用晶体管的所述第一栅极电极的信号，作为第N级的所述单位移位寄存器电路的所述第二输入信号。

12.如权利要求11所述的移位寄存器电路，其特征在于：

对各级的所述单位移位寄存器电路，各错开四分之一周期地依次输入4相时钟信号作为所述时钟信号。

13.一种单位移位寄存器电路的控制方法，该单位移位寄存器电路构成移位寄存器电路的各级，该单位移位寄存器电路的控制方法的特征在于：所述单位移位寄存器电路包括：

第一晶体管，其为输出用晶体管，其具有第一栅极电极、第一源极端子和第一漏极端子，对所述第一漏极端子输入第一时钟信号，从所述第一源极端子输出输出信号；

第二晶体管，其为置位用晶体管，其是具有第二栅极电极、第二源极端子和第二漏极端子的晶体管，对所述第二漏极端子输入第一输入信号，对所述第二栅极电极输入与所述第一输入信号不同的第二输入信号；

第三晶体管，其具有第三栅极电极、第三源极端子和第三漏极端子，所述第三源极端子与所述第一晶体管的所述第一栅极电极电连接，所述第三漏极端子与所述第二晶体管的所述第二漏极端子电连接；

第四晶体管，其具有第四栅极电极、第四源极端子和第四漏极端子，所述第四漏极端子与所述第一晶体管的所述第一源极端子电连接，所述第四源极端子与电源电连接，对所述第四栅极电极输入第二时钟信号；和第五晶体管，其具有第五栅极电极、第五源极端子和第五漏极端子，所述第五漏极端子与所述第二晶体管的所述第二源极端子电连接，所述第五源极端子与所述第一晶体管的所述第一源极端子电连接，对所述第五栅极电极输入所述第一时钟信号，响应于所述第三晶体管对所述第三栅极电极输入了与所述第一时钟信号具有相反相位的所述第二时钟信号，使所述第一晶体管的所述第一栅极电极与所述第二晶体管的所述第二漏极端子电导通，所述单位移位寄存器电路仅具有所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管和所述第五晶体管作为晶体管，在对所述第一晶体管的所述第一栅极电极充电时，利用所述第二晶体管对所述第二栅极电极输入电压比所述第一输入信号的电压高的所述第二输入信号。

14.一种显示装置，其特征在于，包括：

多个像素；

电连接所述多个像素的多个扫描线；和

多个单位移位寄存器电路，其中，

所述单位移位寄存器电路构成移位寄存器电路的各级，分别包括：

第一晶体管，其为输出用晶体管，其具有第一栅极电极、第一源极端子和第一漏极端子，对所述第一漏极端子输入第一时钟信号，从所述第一源极端子输出驱动各所述扫描线的输出信号；

第二晶体管，其为置位用晶体管，其是具有第二栅极电极、第二源极端子和第二漏极端子的晶体管，对所述第二漏极端子输入第一输入信号，在对所述第一晶体管的所述第一栅极电极充电时，对所述第二栅极电极输入电压比所述第一输入信号的电压高的第二输入信号；

第三晶体管，其具有第三栅极电极、第三源极端子和第三漏极端子，所述第三源极端子与所述第一晶体管的所述第一栅极电极电连接，所述第三漏极端子与所述第二晶体管的所述第二漏极端子电连接；

第四晶体管，其具有第四栅极电极、第四源极端子和第四漏极端子，所述第四漏极端子与所述第一晶体管的所述第一源极端子电连接，所述第四源极端子与电源电连接，对所述第四栅极电极输入第二时钟信号；和第五晶体管，其具有第五栅极电极、第五源极端子和第五漏极端子，所述第五漏极端子与所述第二晶体管的所述第二源极端子电连接，所述第五源极端子与所述第一晶体管的所述第一源极端子电连接，对所述第五栅极电极输入所述第一时钟信号，响应于所述第三晶体管对所述第三栅极电极输入了与所述第一时钟信号具有相反相位的所述第二时钟信号，使所述第一晶体管的所述第一栅极电极与所述第二晶体管的所述第二漏极端子电导通，所述单位移位寄存器电路仅具有所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管和所述第五晶体管作为晶体管。

说明书

单位移位寄存器电路、移位寄存器电路、单位移位寄存器电路

的控制方法和显示装置

技术领域

[0001] 本发明涉及单位移位寄存器电路、移位寄存器电路、单位移位寄存器电路的控制方法和显示装置。

[0002] 本申请主张基于2013年6月28日在日本提出申请的日本特愿 2013－136485号的优先权，在此处引用其内容。

背景技术

[0003] 在移动电话等便携式设备中，使用与形成像素TFT(Thin Film Transistor；薄膜晶体管)同时地在玻璃基板上形成驱动电路的所谓单片电路技术的显示装置越来越普及。近年来不仅使用poly－Si TFT的电路，而且开始使用利用了a－Si(非晶硅)、氧化铟镓锌(In－Ga－ Zn－O类半导体；含有铟(In)、镓(Ga)、锌(Zn)和氧(O)的氧化物半导体)等氧化物半导体的TFT的电路。

[0004] 已知上述那样的使用单片电路技术形成的驱动电路存在TFT的阈值电压根据温度和时间的经过而变化的情况。特别是在扫描线驱动电路中使用的移位寄存器电路，存在产生以下那样的问题的情况。

[0005] 即，移位寄存器电路虽然通过自举电路(bootstrap)将驱动扫描线的输出用TFT的栅极升压至高电压而进行动作，但是为了对该栅极电极预充电且使其在增压(boost)时不泄露，而使用二极管连接的TFT。

[0006] 在使用二极管连接的TFT的情况下，预充电电压成为下降了TFT 的阈值电压的量后的值。使用a－Si、氧化铟镓锌等氧化物半导体的 TFT具有阈值电压因施加于栅极电极的电压应力而发生变动的特性，因此特性劣化随着时间经过而不断进展，预充电电压相应地降低。当预充电电压降低时，通过自举电路升压的电压也降低，输出用TFT的驱动力降低，输出波形变钝，当进一步劣化时，输出电压降低，移位寄存器动作变得不稳定。该问题例如考虑特性劣化而使用大尺寸的 TFT就能够解决。不过，在这种情况下，存在电路面积变大的问题。

[0007] 专利文献1中记载有解决这样的问题的移位寄存器电路的一个例子。专利文献1的图2中记载的移位寄存器电路的各个级(以下，包括本发明的实施方式，均称为“单位移位寄存器电路”)具有：与其前一级的输出连接的第一输入Rn－1；使该级的输出与第一时钟电线电压Pn连接的驱动晶体管Tdrive；用于补偿驱动晶体管的寄生电容的影响的补偿电容器C1；连接至驱动晶体管的栅极与该级的输出之间的第一自举电容器C2；和由第一输入Rn－1控制，用于对第一自举电容器 C2进行充电的输入晶体管Tin1(置位用TFT)。进一步，单位移位寄存器电路的各级具有连接至输入晶体管Tin1的栅极与第一输入Rn－1 之间的第二自举电容器C3，具有与该级的二级之前的级的输出Rn－2 连接的输入部10。

[0008] 在专利文献1中记载的单位移位寄存器电路中，通过使用两个自举电容器，电路对阈值电压的电平和变动变得不敏感，因此能够利用非晶硅技术进行实施。

[0009] 现有技术文献

[0010] 专利文献

[0011] 专利文献1：日本特表2008－508654号公报

发明内容

[0012] 发明所要解决的技术问题

[0013] 但是，在专利文献1中记载的单位移位寄存器电路中，作为用于使对第一自举电容器C2进行充电的置位用TFT的栅极升压的升压电路，需要二极管连接的输入用TFT和第二自举电容器C3，存在电路元件数增加的问题。

[0014] 本发明是鉴于上述技术问题而完成的发明，其目的在于提供能够以少的电路元件数来减小特性劣化带来的影响的单位移位寄存器电路、移位寄存器电路、单位移位寄存器电路的控制方法和显示装置。

[0015] 用于解决问题的技术方案

[0016] 为了解决上述问题，本发明的一个方式的单位移位寄存器电路是构成移位寄存器电路的各级的单位移位寄存器电路，包括：输出用晶体管，其具有第一栅极电极、第一源极端子和第一漏极端子，对上述第一漏极端子输入规定的时钟信号，从上述第一源极端子输出输出信号；和置位用晶体管，其是具有第二栅极电极、第二源极端子和第二漏极端子，上述第二源极端子与上述输出用晶体管的上述第一栅极电极连接的晶体管，对上述第二漏极端子输入第一输入信号，在对上述输出用晶体管的上述第一栅极电极充电时，对上述第二栅极电极输入电压比上述第一输入信号的电压高的第二输入信号。

[0017] 此外，在本发明的另一个方式的单位移位寄存器电路中，上述置位用晶体管在对上述输出用晶体管的上述第一栅极电极充电时，上述第一输入信号和上述第二输入信号上升，在对上述第一栅极电极充电后，上述第二输入信号的电压在上述第一输入信号的电压下降之前下降。

[0018] 此外，在本发明另一个方式的单位移位寄存器电路中，上述输出用晶体管通过利用被充电至上述第一源极端子与上述第一栅极电极间的寄生电容的电压使上述第一栅极电压升压的自举动作，使上述输出信号升压。

[0019] 此外，在本发明另一个方式的单位移位寄存器电路中，上述第一输入信号是其它级的上述单位移位寄存器电路的输出信号，上述第二输入信号是其它级的上述单位移位寄存器电路的输出用晶体管的上述第一栅极电极的信号。

[0020] 此外，在本发明另一个方式的单位移位寄存器电路中，上述时钟信号是有重叠的多相时钟信号，对多个上述单位移位寄存器电路供给不同的多相时钟信号。

[0021] 此外，在本发明另一个方式的单位移位寄存器电路中，上述输出用晶体管的上述第一栅极电极根据后级的上述单位移位寄存器电路的输出信号而被复位。

[0022] 此外，在本发明另一个方式的单位移位寄存器电路中，包括根据上述时钟信号将上述输出用晶体管的上述第一栅极电极复位的复位电路。

[0023] 此外，在本发明另一个方式的单位移位寄存器电路中，包括根据上述时钟信号将上述单位移位寄存器电路的输出信号下拉的下拉电路。

[0024] 此外，在本发明另一个方式的单位移位寄存器电路中，包括根据上述输出用晶体管的上述第一栅极电极的电压，将该第一栅极电极和上述单位移位寄存器电路的输出信号下拉的下拉电路。

[0025] 此外，在本发明另一个方式的单位移位寄存器电路中，包括根据规定的清除信号，将上述单位移位寄存器电路的输出信号和上述输出用晶体管的上述第一栅极电极下拉的下拉电路。

[0026] 此外，在本发明另一个方式的单位移位寄存器电路中，包括连接至上述输出用晶体管的上述第一栅极电极与上述第一源极端子之间的电容元件。

[0027] 此外，在本发明另一个方式的单位移位寄存器电路中，上述置位用晶体管由共源共栅(cascode)连接的多个晶体管构成。

[0028] 此外，在本发明另一个方式的单位移位寄存器电路中，至少上述输出用晶体管和上述置位用晶体管在半导体层包含氧化物半导体。

[0029] 此外，在本发明另一个方式的单位移位寄存器电路中，上述氧化物半导体为氧化铟镓锌(In－Ga－Zn－O类半导体；含有铟(In)、镓 (Ga)、锌(Zn)和氧(O)的氧化物半导体)。

[0030] 此外，在本发明另一个方式的单位移位寄存器电路中，上述氧化物半导体具有结晶性。

[0031] 此外，本发明另一个方式的移位寄存器电路是将上述记载的单位移位寄存器电路多级连接而成的移位寄存器电路，其将第N－1级的上述单位移位寄存器电路的输出信号作为第N级的上述单位移位寄存器电路的上述第一输入信号，将第N－2级的上述单位移位寄存器电路的输出用晶体管的上述第一栅极电极的信号，作为第N级的上述单位移位寄存器电路的上述第二输入信号。

[0032] 此外，在本发明另一个方式的移位寄存器电路中，对各级的上述单位移位寄存器电路，各错开四分之一周期地依次输入4相时钟信号作为上述时钟信号。

[0033] 此外，本发明另一个方式的单位移位寄存器电路的控制方法是构成移位寄存器电路的各级的单位移位寄存器电路的控制方法，上述单位移位寄存器电路包括：输出用晶体管，其具有第一栅极电极、第一源极端子和第一漏极端子，对上述第一漏极端子输入规定的时钟信号，从上述第一源极端子输出输出信号；和置位用晶体管，其是具有第二栅极电极、第二源极端子和第二漏极端子，上述第二源极端子与上述输出用晶体管的上述第一栅极电极连接的晶体管，对上述第二漏极端子输入第一输入信号，对上述第二栅极电极输入与上述第一输入信号不同的第二输入信号，其中，在对上述输出用晶体管的上述第一栅极电极充电时，对上述置位用晶体管输入电压比上述第一输入信号的电压高的第二输入信号。

[0034] 此外，本发明另一个方式的显示装置包括：多个像素；连接上述多个像素的多个扫描线；和多个单位移位寄存器电路，其中，上述单位移位寄存器电路构成移位寄存器电路的各级，分别包括：输出用晶体管，其具有第一栅极电极、第一源极端子和第一漏极端子，对上述第一漏极端子输入规定的时钟信号，从上述第一源极端子输出驱动各上述扫描线的输出信号；和置位用晶体管，其是具有第二栅极电极、第二源极端子和第二漏极端子，上述第二源极端子与上述输出用晶体管的上述第一栅极电极连接的晶体管，对上述第二漏极端子输入第一输入信号，在对上述输出用晶体管的上述第一栅极电极充电时，对上述第二栅极电极输入电压比上述第一输入信号的电压高的第二输入信号。

[0035] 发明的效果

[0036] 根据本发明的一个方式，通过对置位用晶体管的第二源极端子和第二栅极电极输入不同的第一输入信号和第二输入信号(其中，第一输入信号的电压＜第二输入信号的电压)，能够对输出用晶体管的第一栅极电极进行充电(即预充电)。在该情况下，能够容易地省略二极管连接的TFT和第二自举电容器。此外，关于第二输入信号，例如能够使用其它的单位移位寄存器电路的输出用晶体管的第一栅极电极的信号，因此能够容易地准备。由此，根据本发明的单位移位寄存器电路，能够以少的电路元件数容易地减小特性劣化带来的影响。

附图说明

[0037] 图1是表示本发明的一个实施方式的液晶显示装置的结构例的概念图。

[0038] 图2是表示本发明的移位寄存器电路的结构例(第一实施方式) 的框图。

[0039] 图3是表示本发明的单位移位寄存器电路的结构例(第一实施方式)的框图。

[0040] 图4是图3所示的单位移位寄存器电路122(第一实施方式)的动作时序图。

[0041] 图5A是用于说明本发明的单位移位寄存器电路122(第一实施方式)的效果的第一说明图。

[0042] 图5B是用于说明本发明的单位移位寄存器电路122(第一实施方式)的效果的第二说明图。

[0043] 图5C是用于说明本发明的单位移位寄存器电路122(第一实施方式)的效果的第三说明图。

[0044] 图5D是用于说明本发明的单位移位寄存器电路122(第一实施方式)的效果的第四说明图。

[0045] 图6是用于说明本发明的单位移位寄存器电路122(第一实施方式)的效果的其它说明图。

[0046] 图7是用于说明图3所示的单位移位寄存器电路122(第一实施方式)的动作例的说明图。

[0047] 图8是在图4所示的单位移位寄存器电路122的动作时序图中追加电压值后的图。

[0048] 图9是表示本发明的移位寄存器电路的结构例(第二实施方式) 的框图。

[0049] 图10是表示图9所示的单位移位寄存器电路122a的结构例(第二实施方式)的框图。

[0050] 图11是图10所示的单位移位寄存器电路122a(第二实施方式) 的动作时序图。

[0051] 图12是表示本发明的单位移位寄存器电路122b的结构例(第三实施方式)的框图。

[0052] 图13是图12所示的单位移位寄存器电路122b(第三实施方式) 的动作时序图。

[0053] 图14是表示本发明的单位移位寄存器电路122c的结构例(第四实施方式)的框图。

[0054] 图15是表示本发明的单位移位寄存器电路122d的结构例(第五实施方式)的框图。

[0055] 图16是表示本发明的单位移位寄存器电路122e的结构例(第六实施方式)的框图。

[0056] 图17是表示本发明的移位寄存器电路的结构例(第七实施方式) 的框图。

[0057] 图18是表示图17所示的单位移位寄存器电路122f的结构例(第七实施方式)的框图。

[0058] 图19是图18所示的单位移位寄存器电路122f(第七实施方式) 的动作时序图。

[0059] 图20是表示本发明的单位移位寄存器电路122g的结构例(第八实施方式)的框图。

[0060] 图21是表示本发明的移位寄存器电路的结构例(第九实施方式) 的框图。

[0061] 图22是表示图21所示的预增压电路123的结构例(第九实施方式)的框图。

[0062] 图23是图21所示的移位寄存器电路121h(第九实施方式)的动作时序图。

[0063] 图24是表示半导体层含有氧化物半导体的TFT的特性的一个例子的特性图(第十实施方式的说明图)。

具体实施方式

[0064] 以下，参照附图对本发明的实施方式进行说明。

[0065] (第一实施方式)

[0066] 首先，使用图1对本发明的实施方式中的液晶显示装置的结构例进行说明。图1所示的有源矩阵型的液晶显示装置100包括：多个信号线SL1、SL2、……、SLm；多个扫描线GL1、GL2、……、GLn；和分别对应于该多个信号线SL1、SL2、……、SLm与多个扫描线GL1、 GL2、……、GLn(总称时为GL)的交叉点设置的多个像素部PIX。这些像素部PIX呈矩阵状配置，构成显示区域110。各像素部PIX包括：栅极端子与从对应的交叉点通过的扫描线连接，源极端子与从交叉点通过的信号线连接的开关元件即薄膜晶体管(TFT)114；和一端与用于保持影像信号的共用基板Tcom连接的像素电容115等。此外，在液晶显示装置100设置有：驱动信号线SL1、SL2、……、SLm的信号线驱动电路130；和驱动扫描线GL1、GL2、……、GLn的扫描线驱动电路120。该扫描线驱动电路120包括移位寄存器电路121，而且移位寄存器电路121生成各扫描线GL1、GL2、……、GLn的驱动信号。

[0067] 接着，参照图2和图3，对图1所示的移位寄存器电路121的结构例进行说明。图2表示图1所示的移位寄存器电路121中所含的五个单位移位寄存器电路122及其输入输出信号线。

[0068] 在图2所示的结构例中，移位寄存器电路121由级联连接(即多级连接)的多个级(stage)构成。构成各级的单位移位寄存器电路122 具有时钟端子CK、置位端子S、与置位用晶体管的栅极电极连接的端子VS、输出端子OUT、与节点VC连接的端子VC和复位端子R。另外，在以下的说明中，令在各端子被输入输出的信号名与端子名为同一个，令与各端子连接的节点名与端子名相同。在图2，与输出端子 OUT或复位端子R连接的信号线GLn－3、GLn－2、GLn－1、GLn、 GLn+1、GLn+2、GLn+3和GLn+4与图1所示的多个扫描线GL 中的连续排列的七个扫描线对应。此外，“n－3”、“n”等附加标记表示输出其的单位移位寄存器电路122的“级数”。在图2所示的例子中，以中央的单位移位寄存器电路122为n级，以上两个单位移位寄存器电路122从上起依次为n－2级和n－1级，以下两个单位移位寄存器电路122从上起依次n+1级和n+2级。此外，相对于n级，将n－2 级和n－1级分别称为前第二级(或者二级前)和前一级，而且将n+1 级和n+2级分别称为后一级、后第二级。此外，n+1级、n+2级等统称为n级的后级。此外，VCn－4、VCn－3、VCn－2、VCn－1、VCn、 VCn+1、VCn+2、VCn+3和VCn+4分别是n－4、n－3、n－2、n －1、n、n+1、n+2、n+3和n+4级的单位移位寄存器电路122的端子VC的输出信号。

[0069] 在第N级单位移位寄存器电路122，作为第N级端子S的输入信号即S信号，输入前一级的输出GLn－1，作为第N级端子VS的输入信号即VS信号，输入前第二级的输出VCn－2，而且，作为第N级端子R的输入信号即R信号，输入后第二级的输出GLn+2。被输入到端子CK的时钟信号CK是4相时钟，按单位移位寄存器电路122的每 4级，以CK1、CK2、CK3、CK4、CK1、CK2、……的顺序连接。

[0070] 如图3所示，单位移位寄存器电路122由与驱动各扫描线的GL (OUT)连接的TFT T1(以下，称为“晶体管T1”或仅称为“T1”(其它TFT也相同))和T3以及与T1的栅极电极即节点VC连接的晶体管T2和T4构成。T2的栅极端子与信号VS连接，漏极端子与信号S 连接。晶体管T1至T4是N沟道型TFT(薄膜晶体管)。

[0071] T1是用于向输出端子OUT输出脉冲信号的输出晶体管。T1的漏极与时钟端子CK连接，栅极与节点VC连接，源极与输出端子OUT 连接。T1通过利用被充电至图3中未图示的源极端子与栅极电极间的寄生电容的电压使栅极电压升压的自举动作，进行使输出信号OUT升压的动作。

[0072] T2的栅极与VS端子连接，漏极与置位端子S连接，源极与节点 VC连接。在预充电动作时，比置位端子S的输入信号高的电压(例如即使在T2劣化时也能够确保阈值电压的足够高的电压)被输入到VS 端子，能够将置位端子S的输入电压直接供给至节点VC。

[0073] T3的栅极与R端子连接，漏极与输出端子OUT连接，源极与VSS 端子(即电源电压VSS)连接。T4的栅极连接R端子，漏极与节点 VC连接，源极连接VSS端子连接。电源电压VSS在单位移位寄存器电路122的动作中是成为基准的电压。

[0074] 另外，图3所示的结构与技术方案中记载的本发明的结构的关系如下。晶体管T1是“输出用晶体管”的结构例之一。晶体管T2是“置位用晶体管”的结构例之一。被输入到置位端子S的信号S与“第一输入信号”对应，而且，被输入到端子VS的信号VS与“第二输入信号”对应。

[0075] 接着，参照图4，对图3所示的单位移位寄存器电路122的动作例进行说明。图4是表示第n级单位移位寄存器电路122的动作例的时序图。4相时钟CK1～4各错开四分之一周期地依次被输入到各级的单位移位寄存器电路122，驱动单位移位寄存器电路122。在图4中，时钟信号CK1～CK4的号码“n－6”～“n+3”表示该脉冲作为时钟信号发挥作用的单位移位寄存器电路122的级数。即，表示以根据该时钟信号CK输出输出信号OUT的方式选择的单位移位寄存器电路122 的级数。

[0076] 第N(＝n)级的单位移位寄存器电路122的驱动如以下那样进行。

[0077] 图4中，在显示有(1)和相关的虚线箭头的时刻，前第二级的单位移位寄存器电路122进行动作，使增压后的节点VCn－2(的电压) 被输入到VS端子。

[0078] 接着，图4中，在显示有(2)的时刻，前一级的单位移位寄存器电路122进行动作，使GLn－1的输出节点被输入到S端子。

[0079] 此处，图4中，在显示有(3)的时刻，VS是被增压后的电压，将来自S的输入信号直接充电到节点VC。

[0080] 接着，图4中，在显示有(4)的时刻，当在T1的栅极电极被充电的状态下输入CK1的脉冲时，通过自举电路进行动作，使节点VC 被增压而成为高电位。

[0081] 此处，图4中，在显示有(5)的时刻，节点VC被升压到足够高的电压，因此CK脉冲被输出到OUT端子即GLn。

[0082] 同时，图4中，在显示有(6)的时刻，输出OUT被输入到前第二级的R端子，将前第二级的单位移位寄存器电路122的节点VC下拉。

[0083] 进而，图4中，在显示有(7)的时刻，第N+2级的输出GLn+2 被输入至R端子，使节点VC和节点OUT被拉低至VSS。

[0084] 在上述动作中，置位用晶体管T2在对输出用晶体管T1的栅极电极充电时，输入信号S和输入信号VS上升(抬升)，在对晶体管T1 的栅极电极充电后，输入信号VS的电压在输入信号S的电压降低(跌落)之前降低。

[0085] 因此，即使不插入二极管连接也不会发生流向其它级的逆流，能够防止充电后的栅极电极的电压下降。

[0086] 接着，参照图5A～图5D和图6，对第一实施方式的效果进行说明。图5A～图5D和图6是用于将本实施方式与二极管连接方式(例如与专利文献1中作为现有技术说明的方式相同的方式)的结构和作用进行比较来说明的说明图。图5A是将本实施方式的单位移位寄存器电路122的结构以明示有寄生电容即增压用电容器Cb的方式进行表示的结构图。在图5A中，对与图3所示的结构相同的结构使用相同的附图标记。图5B是表示图5A所示的结构的动作例的时序图。另外，图 5B与图4的时序图相同，但是为了进行与二极管连接方式的比较而再次记载。图5C是表示二极管连接方式的单位移位寄存器电路222的结构例的结构图。在这种情况下，T2的漏极和栅极与端子S连接。而且，图5D是表示图5C所示的结构的动作例的时序图。

[0087] 如图5C和图5D所示，在二极管连接方式中，被预充电至VC的电压下降T2的阈值电压的量，进一步，根据该下降后的电压决定是否 T1导通(ON)而使自举电路发挥作用，因此受到T1和T2的阈值移位的影响。在这种情况下，当令时钟振幅为Vck，令T1和T2的阈值电压为Vt1和Vt2时，动作条件成为Vck－Vt2≥Vt1。

[0088] 与此相对，如图5A和图5B所示，在本实施方式中，由于没有T2 的阈值电压的量的电压下降，所以仅受T1的阈值影响。动作条件为 Vck≥Vt1。

[0089] 图6是表示TFT的阈值电压与能够动作的时钟CK的振幅电压的关系的特性图。

[0090] 图6中，横轴表示TFT的阈值电压，纵轴表示能够动作的时钟的振幅电压(CK振幅电压的下限值)。TFT的阈值电压与CK振幅电压的下限值的关系能够通过线段近似表示。

[0091] 在二极管连接方式中，如上述那样，使用T1和T2的阈值电压表示动作条件，因此，能够动作的CK振幅电压的下限值与TFT的阈值电压的比值为2以上。另一方面，在本实施方式中，如上所述，使用 T1的阈值电压表示动作条件，因此能够动作的CK振幅电压的下限值与TFT的阈值电压的比值被减至1为止。

[0092] 因而，从图6所示的特性图判断：在TFT的阈值电压移位的情况下，本实施方式的CK振幅电压的下限值与二极管连接方式中的CK振幅电压的下限值相比变化不大。即，与二极管连接方式相比，在本实施方式中，对阈值电压移位的动作余量大幅提高。

[0093] 不过，上述的比较是对理论界限值进行比较，设定本实施方式和二极管连接方式中的TFT具有足够的驱动力。即，未考虑由于动力不足而不动的情况。

[0094] 接着，参照图7和图8，对第一实施方式的单位移位寄存器电路 122的动作电压的一个例子进行说明。图7是在图3所示的框图追加电压值进行表示的图。图8是在图4所示的单位移位寄存器电路122的动作时序图追加电压值后的图。

[0095] 作为例子，表示CK的H电压(HIGH(H)电平电压)为+10V、 CK的L电压(LOW(L)电平电压)为－10V、VSS为－10V、初始 TFT的阈值为3V的情况。在这种情况下，在自举动作中，节点VC的电压通过自举电路被顶起CK的振幅的量(此处令顶起效率为100％)。即，VC从10V被增大至30V。由此，在被输入该VC的后级的单位移位寄存器电路122，在置位动作时(向端子S输入信号S时)，在栅极输入30V，在端子S输入10V，因此T2在线形区域动作，节点VC不受到T2的阈值的影响地被预充电至10V。

[0096] 阈值对预充电电压产生影响是在T2成为饱和区域的情况下。因此，例如在Vgs＝40V，Vds＝20V时，此时的Vth为3V，所以具有17V左右的余量。此处，Vgs为T2的栅极－源极间电压，Vds为漏极－源极间电压。

[0097] (第二实施方式)

[0098] 接着，参照图9至图11，对本发明的第二实施方式进行说明。如图9所示，第二实施方式的移位寄存器电路121a与图2所示的第一实施方式的移位寄存器电路121相比较，时钟信号CK的结构不同。

[0099] 在本实施方式中，在移位寄存器电路121a输入两种时钟信号CKA 和CKB。另外，移位寄存器电路121a在图1所示的液晶显示装置100 内是与图1所示的移位寄存器电路121对应的结构，因此扫描线GL 周边的电路与移位寄存器电路121相同。另外，对信号和端子名，在各实施方式中使用相同的附图标记和名称。

[0100] 如图9所示，第二实施方式的移位寄存器电路121a由级联连接多个单位移位寄存器电路122a而成的多个级构成。对于第N级的S信号输入前一级的输出GLn－1，对于第N级的VS信号输入前第二级的输出VCn－2，而且，对于第N级的R信号输入后第二级的输出GLn+2。

[0101] 时钟信号CK为4相时钟，按单位移位寄存器电路122a的每4级，以CKA＝CK1和CKB＝CK3、CKA＝CK2和CKB＝CK4、CKA＝CK3和CKB＝CK1、CKA＝CK4和CKB＝CK2的顺序连接。此处，时钟信号CKA 和时钟信号CKB是彼此反相的时钟信号。

[0102] 此外，如图10所示，单位移位寄存器电路122a由与驱动各扫描线的GL(OUT)连接的T1和T3和与作为T1的栅极电极的节点VC 连接的T2和T4构成。此外，在T2的栅极端子连接信号VS，在漏极端子连接信号S。而且，在T3的栅极端子连接与CKA反相的CKB。在第二实施方式中，T3作为利用与CKA反相的CKB将输出端子OUT (扫描线GL)下拉的TFT发挥作用。在本实施方式中，因为将与CKA 反相的CKB和GL的下拉TFT(＝T3)的栅极连接，所以在非选择中 (即T1未输出输出信号OUT的期间)，利用CKB信号将OUT端子下拉，因此能够降低GL的浮起等的噪声。

[0103] 接着，参照图11，对图10所示的单位移位寄存器电路122a的动作例进行说明。图11是表示第n级单位移位寄存器电路122a的动作例的时序图。第n级单位移位寄存器电路122a的CKA为CK1，CKB 为CK3，输出端子OUT与扫描线GLn连接。

[0104] 如图11所示，在第二实施方式中，当CK3成为H电平时，T3导通，输出端子OUT成为L电平(n－6、n－2、n+2的各时刻)。另一方面，CK1成为H电平、输出端子OUT成为H电平的期间(即选择中)的动作与第一实施方式(图4)相同。

[0105] 如第一实施方式那样，在利用信号R将作为下拉扫描线GL的TFT 的T3复位的情况下，1V期间中(1垂直扫描期间中)仅下拉一次。因此，在晶体管T1的阈值低的情况下，由于从时钟信号CK(CKA)向输出端子OUT(GL)去的漏电流，扫描线GL存在浮起的可能性。与此相对，在第二实施方式中，通过将时钟信号CKB与T3的栅极连接，能够抑制扫描线GL的噪声。

[0106] (第三实施方式)

[0107] 接着，参照图12和图13，对本发明的第三实施方式进行说明。如图12所示，第三实施方式的单位移位寄存器电路122b与图10所示的第二实施方式的单位移位寄存器电路122a相比较，用于将输出端子 OUT和节点VC下拉的电路(下拉电路)的结构不同。使用多个单位移位寄存器电路122b的情况下的移位寄存器电路的结构和液晶显示装置的结构与第一实施方式相同。时钟信号CKA与第一实施方式的时钟信号CK相同。

[0108] 如图12所示，第三实施方式的单位移位寄存器电路122b的下拉电路由T3、T5、T6和T7构成。T6的漏极和栅极与VDD电源连接，源极与T7的漏极以及T5和T3的栅极(即节点VR)连接。T7的源极与VSS电源连接，栅极与节点VC连接。T5的漏极与节点VC连接，源极与VSS电源连接。而且，T3的漏极与输出端子OUT连接，源极与VSS电源连接。

[0109] 如图13所示，T6和T7是生成VR信号的电路，T1(输出OUT) 的非选择时，通过T6，节点VR被预充电至从VDD电源的电位下降T6的阈值电压的量之后的电压，通过节点VR所连接的T3和T5，节点VC和输出节点OUT总被下拉至VSS电平。选择时，当节点VC通过预充电动作被充电时，T7导通，将节点VR拉低至接近VSS电平(图 13的(1)的时刻)。此时的VR电位由T6和T7的比例决定，能够通过相对于T6增大T7的能力来实现。

[0110] 在第三实施方式中，因为与节点VR的直流电压DC的电平相应地进行下拉，所以在非选择时，能够通过消除节点VC和节点GL成为浮动的期间来提高耐噪性。即，能够完全制止由于CKA的脉冲使节点 VC因耦合而浮起，因此能够抑制CKA的噪声输出至GL的时钟噪声。

[0111] 此外，在本实施方式中避免了置位动作时的预充电电压电平的阈值电压引起的电压下降，因此不需要考虑T7的栅极电压劣化后的电压下降而采用大的尺寸，因此能够使TFT尺寸变小。与之相应地，能够削减电路面积。

[0112] (第四实施方式)

[0113] 接着，参照图14，对本发明的第四实施方式进行说明。如图14 所示，第四实施方式的单位移位寄存器电路122c与图12所示的第三实施方式的单位移位寄存器电路122b相比较，用于将输出端子OUT 和节点VC下拉的电路(下拉电路)的结构不同。在使用多个单位移位寄存器电路122c的情况下的移位寄存器电路的结构和液晶显示装置的结构与第一实施方式相同。时钟信号CKA与第一实施方式的时钟信号CK相同。

[0114] 如图14所示，第四实施方式的单位移位寄存器电路122c在第三实施方式的下拉电路的基础上，追加了CLR信号(清除信号)，将在栅极被输入CLR信号的T8、T9和T10分别与节点VC、节点VR和节点OUT连接。此处，T8的漏极与节点VC连接，T9的漏极与节点VR 连接，T10的漏极与节点OUT连接，源极均与VSS电源连接。根据该结构，CLR信号＝H，因此能够将节点VC、节点VR和输出节点OUT (GL)下拉。该CLR信号为从单位移位寄存器电路122c的外部输入的信号。

[0115] 在使用多个第四实施方式的单位移位寄存器电路122c构成移位寄存器电路的情况下，能够将移位寄存器电路的全部级一并初始化。例如，通过在扫描期间的最初进行清除(clear)，能够从初始化后的状态进行动作，抑制非预期的动作和输出。此外，通过在扫描期间的最后进行清除，能够将电路初始化，进行电荷释放。由此，能够防止由于动作休止时的电荷残余引起的TFT的劣化。

[0116] (第五实施方式)

[0117] 接着，参照图15，对本发明的第五实施方式进行说明。如图15 所示，第五实施方式的单位移位寄存器电路122d与图14所示的第四实施方式的单位移位寄存器电路122c相比较，在节点VC与节点OUT (GL)之间、即T1的栅极电极与源极端子间设置有电容元件Cb1这方面不同。使用多个单位移位寄存器电路122d的情况下的移位寄存器电路的结构和液晶显示装置的结构与第一实施方式相同。时钟信号CKA与第一实施方式的时钟信号CK相同。

[0118] 电容Cb1作为自举动作时的顶起电容发挥作用。因此，顶起效率上升，能够提高驱动力。此外，非选择动作时能够以使节点VC的电位稳定的方式发挥作用(即防止振荡)，防止由于CKA的脉冲使节点 VC因耦合而浮起。

[0119] (第六实施方式)

[0120] 接着，参照图16，对本发明的第六实施方式进行说明。如图16 所示，第六实施方式的单位移位寄存器电路122e与图10所示的第二实施方式的单位移位寄存器电路122a相比较，置位用晶体管T2的结构不同。使用多个单位移位寄存器电路122e的情况下的移位寄存器电路的结构和液晶显示装置的结构与第二实施方式相同。

[0121] 第六实施方式的单位移位寄存器电路122e中，具有特征的是：令第二实施方式中的置位用晶体管T2为由共源共栅(cascode)连接的多个晶体管构成的双重(dual)结构。即，在第六实施方式的单位移位寄存器电路122e中，置位用晶体管由共源共栅连接即在这种情况下连接彼此的栅极并且将一个晶体管的漏极与另一个晶体管的源极连接的多个晶体管T2a和T2b构成。在T2a和T2b的栅极输入信号VS，在T2a 的漏极输入信号S，将T2b的源极与节点VC连接。

[0122] 通过使置位用TFT为双重结构，在动作时，节点VC通过自举电路被增压时，能够使施加至置位用TFT的VDS间的电位差为大约一半，能够提高耐压性。虽然由于采用双重结构而使驱动力降低，但是因为预充电动作时的VS电位非常大，所以能够获得足够的驱动力。

[0123] (第七实施方式)

[0124] 接着，参照图17图19，对本发明的第七实施方式进行说明。如图 17所示，第七实施方式的移位寄存器电路121f与图9所示的第二实施方式的移位寄存器电路121a相比较，在省略复位端子R这方面不同。移位寄存器电路121f的液晶显示装置内的连接关系与第二实施方式相同。

[0125] 如图17所示，第七实施方式的移位寄存器电路121f由级联连接多个单位移位寄存器电路122f而成的多个级构成。对于第N级的S信号输入前一级的输出GLn－1，对于第N级的VS信号输入前第二级的输出VCn－2。CK为4相时钟，按移位寄存器的每4级，以CKA＝CK1 和CKB＝CK3、CKA＝CK2和CKB＝CK4、CKA＝CK3和CKB＝CK1、 CKA＝CK4和CKB＝CK2的顺序连接。

[0126] 单位移位寄存器电路122f由与驱动各扫描线的GL(OUT)连接的T1和T3、与作为T1的栅极电极的节点VC连接的T2和T4以及连接至节点VC与OUT之间的T5构成。T2的栅极端子与信号VS连接，漏极端子与信号S连接。T3的栅极端子连接与CKA反相的CKB。T4 的栅极端子与CKB连接，漏极端子与信号S连接。T5的栅极端子连接有CKA。在第二实施方式的电路结构中通过复位用TFT的T4进行节点VC的下拉，在第七实施方式，通过T4和T5将节点VC复位。

[0127] 接着，参照图19，对图18所示的单位移位寄存器电路122f的动作例进行说明。图19是表示第n级单位移位寄存器电路122f的动作例的时序图。第n级单位移位寄存器电路122f的CKA为CK1，CKB为 CK3，输出端子OUT与扫描线GLn连接。

[0128] T4的漏极和源极分别与S端子和节点VC连接，通过CKB信号使节点VC与S端子短路。

[0129] T5的漏极和源极分别与节点VC和输出OUT节点连接，通过CKA 信号使节点VC与OUT端子短路。

[0130] 此外，T3通过CKB信号将OUT端子下拉。

[0131] 根据第七实施方式，能够进行自复位。即，在输出OUT的选择结束之后CKB立即成为H，T4导通，将节点VC与S端子连接，通过与 S端子连接的前一级的单位移位寄存器电路122f的T3被下拉(图19 的(1)的时刻)。

[0132] 此外，在非选择时当CKA成为H时，T5导通，由此使节点VC 与OUT节点短路。OUT节点与节点VC相比较承受GL的大的负载，因此CKA与节点VC的耦合电容变小，因此能够抑制节点VC的噪声。

[0133] 此外，当CKA为L而CKB成为H时，T4导通，由此将节点VC 与S端子连接。在这种情况下，节点VC因为与前一级的单位移位寄存器电路122f的GL连接所以电位被固定。

[0134] 在第七实施方式中，与第三实施方式的下拉电路相比，能够以少的元件数进行下拉。

[0135] (第八实施方式)

[0136] 接着，参照图20，对本发明的第八实施方式进行说明。如图20 所示，第八实施方式的单位移位寄存器电路122g与图18所示的第七实施方式的单位移位寄存器电路122f相比较，下拉电路的结构不同。

[0137] 使用多个单位移位寄存器电路122f的情况下的移位寄存器电路的结构和液晶显示装置的结构与第七实施方式相同。

[0138] 如图20所示，第八实施方式的单位移位寄存器电路122g在图18 所示的第七实施方式的单位移位寄存器122f的结构的基础上追加CLR信号，将在栅极被输入CLR信号的T6和T7分别与节点VC和节点OUT 连接。在该结构中，通过令CLR信号＝H，能够将节点VC和输出节点 OUT(GL)下拉。

[0139] 在使用多个第八实施方式的单位移位寄存器电路122g构成移位寄存器电路的情况下，能够将移位寄存器电路的所有级一并初始化。例如，通过在扫描期间的最初进行清除，能够从初始化后的状态进行动作，抑制非预期的动作和输出。此外，通过在扫描期间的最后进行清除，能够将电路初始化，进行电荷释放。由此，能够防止由于动作休止时的电荷残余引起的TFT的劣化。

[0140] (第九实施方式)

[0141] 接着，参照图21至图23，对本发明的第九实施方式进行说明。图 21所示的第九实施方式的移位寄存器电路121h在图1所示的液晶显示装置100内是与图1所示的移位寄存器电路121对应的结构，扫描线 GL周边的电路与移位寄存器电路121的情况相同。

[0142] 图21所示的移位寄存器电路121h由两个预增压电路123与多个图14所示的单位移位寄存器电路122c级联连接而成的多个级构成。在多个单位移位寄存器电路122c，对于第N级的S信号输入前一级的输出GLn－1，对于第N级的VS信号输入前第二级的输出VCn－2，而且，对于第N级的R信号输入后第二级的输出GLn+2。CK信号为 4相时钟，按单位移位寄存器电路122c的每4级，以CK1、CK2、CK3、 CK4的顺序连接。在各预增压电路123设置有S1端子、S2端子、DVC 端子、CK端子和CLR端子。在两个预增压电路123，在S1输入被输入信号SP1，在S2输入被输入信号SP2。第一级预增压电路123的节点DVC(信号DVC1)与第一级单位移位寄存器电路122c的VS输入连接。第二级预增压电路123的节点DVC(信号DVC2)与第二级单位移位寄存器电路122c的VS输入连接。即，在最初两级单位移位寄存器电路122c的VS端子依次输入在两级预增压电路123被增压的 DVC信号。此外，在第一级单位移位寄存器电路122c的S输入连接信号SP2。如图23所示，信号SP1和SP2是移位寄存器电路121h的动作开始时生成的脉冲信号。

[0143] 单位移位寄存器电路122c由与图14所示的第四实施方式相同的电路构成。

[0144] 预增压电路123是用于生成输入单位移位寄存器电路122c的第一级和第二级的VS信号的预增压电路。如图22所示，预增压电路123 的S1端子与T21的漏极和栅极二极管连接，以将相对于S1输入的电压下降T21的阈值电压的量后的值从源极置位到节点DVC的方式动作。T22是初期化用的TFT，CLR信号与栅极连接，漏极与节点DVC 连接，源极与VSS电源连接，CLR信号为H，将节点DVC复位至VSS 电平。T23的栅极被输入CK，漏极与节点DVC连接，源极与VSS电源连接，CK信号为H，将节点DVC复位至VSS电平。电容器Cp是用于将节点DVC升压的电容元件。电容器Cp的一端与节点DVC连接，另一端与端子SP2连接。

[0145] 接着，参照图23，在图21所示的移位寄存器电路121h中，通过信号SP1和信号SP2进行初级用的增压信号的生成的情况下的动作例进行说明。

[0146] 在图23的时刻(1)，当信号SP1上升时，两个预增压电路123的 DVC1和DVC2被预充电。

[0147] 在图23的时刻(2)，当信号SP2上升时，由于连接有预增压电路 123的升压用电容Cp，所以DVC1和DVC2被增压SP2的振幅的量。

[0148] 在图23的时刻(3)，在用于驱动扫描线GL1的第一级单位移位寄存器电路122c，在S端子连接有SP2，在VS端子连接有DVC1，DVC1 通过时刻(2)的增压动作被增压至高的电压，因此节点VC1被预充电至与S端子连接的SP2的电位。

[0149] 在图23的时刻(4)，在用于驱动扫描线GL2的第二级单位移位寄存器电路122c，在S端子连接有GL1，在VS端子连接有DVC2，DVC2 通过时刻(2)的增压动作被增压至高的电压，因此节点VC2被预充电至与S端子连接的GL1的电位。

[0150] 之后，扫描线GL依次上升。

[0151] 根据第九实施方式，通过预增压电路123，能够从初级置位信号不受阈值的影响地进行预充电，因此能够获得足够的动作余量。

[0152] (第十实施方式)

[0153] 第十实施方式在上述的单位移位寄存器电路121a～121g和预增压电路123内的TFT的半导体层的材料方面具有特征。即，上述各实施方式中使用的TFT能够为在半导体层含有氧化物半导体的材料。

[0154] 在这样的情况下，氧化物半导体层例如为In－Ga－Zn－O类半导体层。氧化物半导体层例如包括In－Ga－Zn－O类半导体。此处，In －Ga－Zn－O类半导体为In(铟)、Ga(镓)、Zn(锌)的三元类氧化物。In、Ga和Zn的比例(组成比)并无特别限定，例如包括 In:Ga:Zn＝2:2:1、In:Ga:Zn＝1:1:1、In:Ga:Zn＝1:1:2等。在本实施方式中，例如使用按1:1:1的比例含有In、Ga和Zn的In－Ga－Zn－O类半导体膜。

[0155] 具有In－Ga－Zn－O类半导体层的TFT具有高的迁移率(与a－ SiTFT相比超过20倍)和低的漏电流(与a－SiTFT相比不到1000分之1)，因此优选用作驱动TFT和像素TFT。使用具有In－Ga－Zn－O 类半导体层的TFT，能够大幅削减显示装置的电力消耗(参照图24)。图24是表示栅极电压与漏极、源极电流的对应关系的特性图。

[0156] In－Ga－Zn－O类半导体既可以为非晶质也可以含有结晶部分，具有结晶性。作为结晶质In－Ga－Zn－O类半导体，优选c轴与层面大致垂直地取向的结晶质In－Ga－Zn－O类半导体。这样的In－Ga－ Zn－O类半导体的结晶结构例如在日本特开2012－134475号公报中有所公开。为了参考，在本说明书中援用日本特开2012－134475号公报的全部公开内容。

[0157] 氧化物半导体层也可以不含有In－Ga－Zn－O类半导体而代之以其它氧化物半导体。例如还可以含有Zn－O类半导体(ZnO)、In－Zn －O类半导体(IZO(注册商标))、Zn－Ti－O类半导体(ZTO)、Cd －Ge－O类半导体、Cd－Pb－O类半导体、CdO(氧化镉)、Mg－Zn －O类半导体、In－Sn－Zn－O类半导体(例如In2O3－SnO2－ZnO)、 In－Ga－Sn－O类半导体等。

[0158] 如上所述，根据本发明的各实施方式，通过在置位用晶体管T2的源极端子(第二源极端子)和栅极端子(第二栅极电极)输入不同的S 输入(第一输入信号)和VS输入(第二输入信号(其中，第一输入信号的电压＜第二输入信号的电压))，能够对输出用晶体管T1的栅极端子(第一栅极电极)进行充电(即预充电)。在这种情况下，能够容易地省略二极管连接的TFT和第二自举电容器。此外，关于VS输入(第二输入信号)，例如能够使用其它的单位移位寄存器电路的输出用晶体管T1的栅极(第一栅极电极)的信号，因此能够容易地进行准备。由此，根据本发明的单位移位寄存器电路，能够以少的电路元件数容易地减小特性劣化带来的影响。

[0159] 另外，本发明的实施方式并不限定于上述内容。例如，能够适当地进行将上述各实施方式的结构进行组合或省略上述各实施方式内的结构的一部分的变更。

[0160] 工业上的可利用性

[0161] 本发明能够应用于能够以少的电路元件数减小特性劣化带来的影响的单位移位寄存器电路等。

[0162] 附图标记的说明

[0163] 100 液晶显示装置，110 显示区域，120 扫描线驱动电路，121、 121a、121f、121h 移位寄存器电路，130 信号线驱动电路，PIX 像素，GL1～GLn 扫描线，122、122a～122g 单位移位寄存器电路， T1～T10TFT Cb1 电容元件。