电路启动方法、控制电路及电压基准电路

摘要

本发明提供了一种控制电路，包括运放电路和比较控制电路；其中，所述运放电路，配置为通过运算放大器和外接电容建立输入端基准电压和输出端基准电压；所述比较控制电路，配置为当所述输入端基准电压和输出端基准电压一致时，执行翻转操作，并输出使能信号至所述运算放大器，以关闭所述运算放大器。本发明还提供了一种电路启动方法及电压基准电路。

权利要求

1.一种控制电路，包括：运放电路和比较控制电路；其中，

所述运放电路，配置为通过运算放大器和外接电容建立输入端基准电压和输出端基准电压；

所述比较控制电路，配置为当所述输入端基准电压和输出端基准电压一致时，执行翻转操作，并输出使能信号至所述运算放大器，以关闭所述运算放大器。

2.根据权利要求1所述的控制电路，其特征在于，所述比较控制电路为比较器；

相应地，所述运放电路的输入端基准电压和输出端基准电压共同作为所述比较器的输入，所述比较器的输出为使能信号。

3.根据权利要求2所述的控制电路，其特征在于，所述比较器为带下降迟滞的比较器。

4.根据权利要求1至3任一项所述的控制电路，其特征在于，所述运放电路包括：电源、运算放大器、晶体管、外接电容、偏置电流源及电阻；其中，所述晶体管为PMOS管或NMOS管。

5.根据权利要求4所述的控制电路，其特征在于，在所述运放电路中，当所述晶体管为PMOS管时，所述电源与运算放大器的电源输入端和PMOS管的漏极相连；所述运算放大器的输出端与PMOS管的栅极相连；所述PMOS管的源极分别与外接电容的一端和偏置电流源的正向端相连；所述外接电容的另一端和偏置电流源的负向端均接地；所述输入端基准电压作为运算放大器的正向输入；所述PMOS管的源极电压为输出端基准电压，并将所述输出端基准电压作为运算放大器的负向输入；所述运算放大器的正向输入端和负向输入端之间通过电阻相连。

6.一种电路启动方法，其特征在于，所述方法包括：

通过运放电路中的运算放大器和外接电容建立输入端基准电压和输出端基准电压；当所述输入端基准电压和输出端基准电压一致时，比较控制电路执行翻转操作，并输出使能信号至所述运算放大器，以关闭所述运算放大器。

7.一种电压基准电路，包括：电压基准生成电路和控制电压基准生成电路的控制电路；

所述控制电路包括运放电路和比较控制电路；其中，

所述运放电路，配置为通过运算放大器和外接电容建立输入端基准电压和输出端基准电压；

所述比较控制电路，配置为当所述输入端基准电压和输出端基准电压一致时，执行翻转操作，并输出使能信号至所述运算放大器，以关闭所述运算放大器。

8.根据权利要求7所述的电压基准电路，其特征在于，所述比较控制电路为比较器；

相应地，所述运放电路的输入端基准电压和输出端基准电压共同作为所述比较器的输入，所述比较器的输出为使能信号；其中，所述比较器为带下降迟滞的比较器。

9.根据权利要求7或8所述的电压基准电路，其特征在于，所述运放电路包括：电源、运算放大器、晶体管、外接电容、偏置电流源及电阻；其中，所述晶体管为PMOS管或NMOS管。

10.根据权利要求9所述的电压基准电路，其特征在于，在所述运放电路中，当所述晶体管为PMOS管时，所述电源与运算放大器的电源输入端和PMOS管的漏极相连；所述运算放大器的输出端与PMOS管的栅极相连；所述PMOS管的源极分别与外接电容的一端和偏置电流源的正向端相连；所述外接电容的另一端和偏置电流源的负向端均接地；所述输入端基准电压作为运算放大器的正向输入；所述PMOS管的源极电压为输出端基准电压，并将所述输出端基准电压作为运算放大器的负向输入；所述运算放大器的正向输入端和负向输入端之间通过电阻相连。

说明书

电路启动方法、控制电路及电压基准电路

技术领域

[0001] 本发明涉及电路控制技术，尤其涉及一种电路启动方法、控制电路及电压基准电路。

背景技术

[0002] 目前，电压基准生成电路在模拟电路系统中得到广泛应用。为了满足电压基准生成电路高精度和低功耗的要求，通常采用在电路输出端外接一个微法级的大电容的方式来满足要求。然而，在电路的输出端外接一个大电容会延时整个电路的启动时间，并不利于大规模产品测试。

发明内容

[0003] 有鉴于此，本发明实施例期望提供一种电路启动方法、控制电路及电压基准电路，能够在满足高精度和低功耗的指标要求的基础上，实现电路的快速启动。

[0004] 为达到上述目的，本发明实施例的技术方案是这样实现的：

[0005] 本发明实施例提供一种控制电路，包括：运放电路和比较控制电路；其中，[0006] 所述运放电路，配置为通过运算放大器和外接电容建立输入端基准电压和输出端基准电压；

[0007] 所述比较控制电路，配置为当所述输入端基准电压和输出端基准电压一致时，执行翻转操作，并输出使能信号至所述运算放大器，以关闭所述运算放大器。

[0008] 上述方案中，所述比较控制电路为比较器；

[0009] 相应地，所述运放电路的输入端基准电压和输出端基准电压共同作为所述比较器的输入，所述比较器的输出为使能信号。

[0010] 上述方案中，所述比较器为带下降迟滞的比较器。

[0011] 上述方案中，所述运放电路包括：电源、运算放大器、晶体管、外接电容、偏置电流源及电阻；其中，

[0012] 所述晶体管为PMOS管或NMOS管。

[0013] 上述方案中，在所述运放电路中，当所述晶体管为PMOS管时，

[0014] 所述电源与运算放大器的电源输入端和PMOS管的漏极相连；所述运算放大器的输出端与PMOS管的栅极相连；所述PPMOS管的源极分别与外接电容的一端和偏置电流源的正向端相连；所述外接电容的另一端和偏置电流源的负向端均接地；所述输入端基准电压作为运算放大器的正向输入；所述PMOS管的源极电压为输出端基准电压，并将所述输出端基准电压作为运算放大器的负向输入；所述运算放大器的正向输入端和负向输入端之间通过电阻相连。

[0015] 本发明实施例还提供一种电路启动方法，该方法包括：

[0016] 通过运放电路中的运算放大器和外接电容建立输入端基准电压和输出端基准电压；当所述输入端基准电压和输出端基准电压一致时，比较控制电路执行翻转操作，并输出使能信号至所述运算放大器，以关闭所述运算放大器。

[0017] 本发明实施例又提供一种电压基准电路，包括：电压基准生成电路和控制电压基准生成电路的控制电路；所述控制电路包括运放电路和比较控制电路；其中，[0018] 所述运放电路，配置为通过运算放大器和外接电容建立输入端基准电压和输出端基准电压；

[0019] 所述比较控制电路，配置为当所述输入端基准电压和输出端基准电压一致时，执行翻转操作，并输出使能信号至所述运算放大器，以关闭所述运算放大器。

[0020] 本发明实施例所提供的电路启动方法、控制电路及电压基准电路，通过运放电路中的运算放大器和外接电容建立输入端基准电压和输出端基准电压；当所述输入端基准电压和输出端基准电压一致时，比较控制电路执行翻转操作，并输出使能信号至所述运算放大器，以关闭所述运算放大器。如此，能够在满足高精度和低功耗的指标要求的基础上，实现电路的快速启动。

[0021] 而且，本发明实施例中，所述控制电路，实现方案简单、方便，易于实现。

附图说明

[0022] 图1为本发明实施例控制电路的组成结构示意图；

[0023] 图2为本发明实际应用中控制电路的组成结构示意图；

[0024] 图3为本发明实施例迟滞比较器的结构示意图。

具体实施方式

[0025] 在本发明实施例中，通过运放电路中的运算放大器和外接电容建立输入端基准电压和输出端基准电压；当所述输入端基准电压和输出端基准电压一致时，比较控制电路执行翻转操作，并输出使能信号至所述运算放大器，以关闭所述运算放大器。

[0026] 下面结合附图及具体实施例对本发明再作进一步详细的说明。

[0027] 图1为本发明实施例控制电路的组成结构示意图，如图1所示，所述控制电路包括：运放电路10、比较控制电路20；其中，

[0028] 所述运放电路10，配置为通过运算放大器和外接电容建立输入端基准电压和输出端基准电压；

[0029] 所述比较控制电路20，配置为当所述输入端基准电压和输出端基准电压一致时，执行翻转操作，并输出使能信号至所述运算放大器，以关闭所述运算放大器。

[0030] 这里，如图2所示，在实际应用中，所述运放电路10包括：电源VDD、运算放大器EA、晶体管MP、外接电容C、偏置电流源Ibias及电阻R；其中，所述晶体管MP为PMOS管或NMOS管。

[0031] 这里，如图2所示，在实际应用中，所述比较控制电路20为比较器；

[0032] 相应地，所述运放电路10的输入端基准电压VREF_INT和输出端基准电压VREF_OUT共同作为所述比较器的输入，所述比较器的输出为使能信号VREF_OK。

[0033] 在所述运放电路10中，当所述晶体管MP为PMOS管时，如图2所示的运放电路的各部件的连接关系为：

[0034] 所述电源VDD与运算放大器EA的电源输入端和PMOS管MP的漏极相连；所述运算放大器EA的输出端与PMOS管MP的栅极相连；所述PMOS管MP的源极分别与外接电容C的一端和偏置电流源Ibias的正向端相连；所述外接电容C的另一端和偏置电流源Ibias的负向端均接地；所述输入端基准电压VREF_INT作为运算放大器EA的正向输入；所述PMOS管MP的源极电压为输出端基准电压VREF_OUT，并将所述输出端基准电压VREF_OUT作为运算放大器EA的负向输入；所述运算放大器EA的正向输入端和负向输入端之间通过电阻R相连。

[0035] 在实际应用中，如图2所示，当电压基准生成电路通过电源VDD上电后，基准核心开始工作，产生基准电压VREF_INT，并将所述基准电压VREF_INT作为运算放大器EA的正向输入。这里，需要说明的是，由于基准核心只有很小的容性负载，所以，所述基准电压VREF_INT在整个电压基准生成电路通过电源VDD上电完成后，很快就会建立起来，作为该快速启动电压基准生成电路的输入端基准电压VREF_INT。进一步地，将运算放大器EA接成单位增益负反馈形式，使得运算放大器EA的两个输入端电压嵌成一样大小。同时，运算放大器EA的输出端接输出端基准电压VREF_OUT，作为整个电压基准生成电路的输出，从而为其它外接电路提供基准电压。

[0036] 在实际应用中，由于模拟电路系统对电压基准生成电路的精度要求比较高，并且有小的噪声，好的电源抑制比，因此通常在输出端基准电压VREF_OUT端接有微法(uF)级的大电容C。

[0037] 然而，大的电容，小的基准电流会造成输出端基准电压VREF_OUT的建立时间比较长，使得在输入端基准电压VREF_INT建立完成后，输出端基准电压VREF_OUT仍然处于一个低电平。此时，运算放大器EA的正向输入端为高电平，负向输入端为低电平，运算放大器EA工作在比较器模式；晶体管MP的栅级输出为低电平，作为开关管使用，将晶体管MP打开，进一步为外接电容C进行充电。电流的大小由晶体管MP宽长比决定，电流越大，输出端基准电压VREF_OUT的建立时间越短。但是，由于运算放大器EA有一定的反应时间，电流太大会造成外接电容C的过度充电。

[0038] 当输出端基准电压VREF_OUT建立起来后，与输入端基准电压VREF_INT接近时，运算放大器EA开始进入运放模式，利用负反馈将输出端基准电压VREF_OUT拉住，使得外接电容C不再往上充电，晶体管MP工作在饱和区，使得输出端基准电压VREF_OUT和输入端基准电压VREF_INT嵌位，即输出端基准电压VREF_OUT达到设定值。

[0039] 但是，由于运算放大器EA有一定的反应时间，所以如果从晶体管MP流过的电流过大，输出端基准电压VREF_OUT就会有一个小的过充电压。然而，当对输出端基准电压VREF_OUT的建立时间要求比较短，流经晶体管MP的电流必须大，所述过充电压不可避免；由于运算放大器EA的存在，所述过充电压的上升幅度很小，并且在很短的时间内可以恢复。同时，可以利用所述过充电压，提供给比较器足够的翻转空间。需要说明的是，由于所述过充电压的存在，要求偏置电流源Ibias足够大，以保证输出端基准电压VREF_OUT的过充在很短时间内降到设定值。

[0040] 进一步地，当输出端基准电压VREF_OUT建立完成后，比较器翻转，提供给运算放大器EA一个使能信号VREF_OK；所述使能信号VREF_OK控制运算放大器EA关闭，以免造成不必要的功耗浪费。

[0041] 同时，在运算放大器EA的正向输入端和负向输入端之间通过电阻R相连；所述电阻R存在两个作用：1)从理论的角度讲，保证运算放大器EA的两个输入电压一致的同时不会流过大电流，以致于外接电容C与输入端基准电压VREF_INT直接连通，从而影响输入端基准电压VREF_INT；2)保证输出端基准电压VREF_OUT作为整个电压基准生成电路的输出，在给其它外接电路提供基准电压时，如果输出端存在有轻微的漏电情况下，可以通过电阻R由输入端基准电压VREF_INT提供给输出端基准电压VREF_OUT小的电流，从而保证输出端基准电压VREF_OUT的稳定。

[0042] 进一步地，如果输出端存在有比较大的漏电情况下，通过电阻R由输入端基准电压VREF_INT提供给输出端基准电压VREF_OUT的电流已经不能满足需求，输出端基准电压VREF_OUT会不断下降。因此，在本发明实施例中，可以进一步选用如图3所示的比较器，所述比较器为迟滞比较器。如此，由于该比较器带半边迟滞功能，只有在输出端基准电压VREF_OUT下降时才会产生迟滞效应，即输出端基准电压VREF_OUT比输入端基准电压VREF_INT小到一定程度时，迟滞比较器才会翻转。输出端基准电压VREF_OUT的上升过程翻转域值仍等于输入端基准电压VREF_INT。当输出端基准电压VREF_OUT下降到一定程度时，迟滞比较器会再次翻转，从而再次打开运算放大器EA，能够通过MP管重新对外接电容C充电，直到输出端基准电压VREF_OUT重新达到输入端基准电压VREF_INT的值。

[0043] 如此，通过本发明实施例所述的电压基准生成电路，能够在满足高精度和低功耗的指标要求的基础上，实现电压基准生成电路的快速启动。

[0044] 基于上述电压基准生成电路，本发明实施例还提供了一种电路启动方法，该方法包括：通过运放电路中的运算放大器和外接电容建立输入端基准电压和输出端基准电压；当所述输入端基准电压和输出端基准电压一致时，比较控制电路执行翻转操作，并输出使能信号VREF_OK至所述运算放大器，以关闭所述运算放大器。

[0045] 基于上述控制电路，本发明实施例又提供了一种电压基准电路，包括：电压基准生成电路和控制电压基准生成电路的控制电路；其中，如图1所示，所述控制电路包括：运放电路10、比较控制电路20；其中，

[0046] 所述运放电路10，配置为通过运算放大器和外接电容建立输入端基准电压和输出端基准电压；

[0047] 所述比较控制电路20，配置为当所述输入端基准电压和输出端基准电压一致时，执行翻转操作，并输出使能信号VREF_OK至所述运算放大器，以关闭所述运算放大器。

[0048] 这里，如图2所示，在实际应用中，所述运放电路10包括：电源VDD、运算放大器EA、晶体管MP、外接电容C、偏置电流源Ibias及电阻R；其中，所述晶体管MP为PMOS管或NMOS管。

[0049] 这里，如图2所示，在实际应用中，所述比较控制电路20为比较器；

[0050] 相应地，所述运放电路10的输入端基准电压VREF_INT和输出端基准电压VREF_OUT共同作为所述比较器的输入，所述比较器的输出为使能信号VREF_OK。

[0051] 在所述运放电路10中，当所述晶体管MP为PMOS管时，如图2所示的运放电路的各部件的连接关系为：

[0052] 所述电源VDD与运算放大器EA的电源输入端和PMOS管MP的漏极相连；所述运算放大器EA的输出端与PMOS管MP的栅极相连；所述PMOS管MP的源极分别与外接电容C的一端和偏置电流源Ibias的正向端相连；所述外接电容C的另一端和偏置电流源Ibias的负向端均接地；所述输入端基准电压VREF_INT作为运算放大器EA的正向输入；所述PMOS管MP的源极电压为输出端基准电压VREF_OUT，并将所述输出端基准电压VREF_OUT作为运算放大器EA的负向输入；所述运算放大器EA的正向输入端和负向输入端之间通过电阻R相连。

[0053] 在实际应用中，如图2所示，当电压基准生成电路通过电源VDD上电后，基准核心开始工作，产生基准电压VREF_INT，并将所述基准电压VREF_INT作为运算放大器EA的正向输入。这里，需要说明的是，由于基准核心只有很小的容性负载，所以，所述基准电压VREF_INT在整个电压基准生成电路通过电源VDD上电完成后，很快就会建立起来，作为该快速启动电压基准生成电路的输入端基准电压VREF_INT。进一步地，将运算放大器EA接成单位增益负反馈形式，使得运算放大器EA的两个输入端电压嵌成一样大小。同时，运算放大器EA的输出端接输出端基准电压VREF_OUT，作为整个电压基准生成电路的输出，从而为其它外接电路提供基准电压。

[0054] 在实际应用中，由于模拟电路系统对电压基准生成电路的精度要求比较高，并且有小的噪声，好的电源抑制比，因此通常在输出端基准电压VREF_OUT端接有微法(uF)级的大电容C。

[0055] 然而，大的电容，小的基准电流会造成输出端基准电压VREF_OUT的建立时间比较长，使得在输入端基准电压VREF_INT建立完成后，输出端基准电压VREF_OUT仍然处于一个低电平。此时，运算放大器EA的正向输入端为高电平，负向输入端为低电平，运算放大器EA工作在比较器模式；晶体管MP的栅级输出为低电平，作为开关管使用，将晶体管MP打开，进一步为外接电容C进行充电。电流的大小由晶体管MP宽长比决定，电流越大，输出端基准电压VREF_OUT的建立时间越短。但是，由于运算放大器EA有一定的反应时间，电流太大会造成外接电容C的过度充电。

[0056] 当输出端基准电压VREF_OUT建立起来后，与输入端基准电压VREF_INT接近时，运算放大器EA开始进入运放模式，利用负反馈将输出端基准电压VREF_OUT拉住，使得外接电容C不再往上充电，晶体管MP工作在饱和区，使得输出端基准电压VREF_OUT和输入端基准电压VREF_INT嵌位，即输出端基准电压VREF_OUT达到设定值。

[0057] 但是，由于运算放大器EA有一定的反应时间，所以如果从晶体管MP流过的电流过大，输出端基准电压VREF_OUT就会有一个小的过充电压。然而，当对输出端基准电压VREF_OUT的建立时间要求比较短，流经晶体管MP的电流必须大，所述过充电压不可避免；由于运算放大器EA的存在，所述过充电压的上升幅度很小，并且在很短的时间内可以恢复。同时，可以利用所述过充电压，提供给比较器足够的翻转空间。需要说明的是，由于所述过充电压的存在，要求偏置电流源Ibias足够大，以保证输出端基准电压VREF_OUT的过充在很短时间内降到设定值。

[0058] 进一步地，当输出端基准电压VREF_OUT建立完成后，比较器翻转，提供给运算放大器EA一个使能信号VREF_OK；所述使能信号VREF_OK控制运算放大器EA关闭，以免造成不必要的功耗浪费。

[0059] 同时，在运算放大器EA的正向输入端和负向输入端之间通过电阻R相连；所述电阻R存在两个作用：1)从理论的角度将，保证运算放大器EA的两个输入电压一致的同时不会流过大电流，以致于外接电容C与输入端基准电压VREF_INT直接连通，从而影响输入端基准电压VREF_INT；2)保证输出端基准电压VREF_OUT作为整个电压基准生成电路的输出，在给其它外接电路提供基准电压时，如果输出端存在有轻微的漏电情况下，可以通过电阻R由输入端基准电压VREF_INT提供给输出端基准电压VREF_OUT小的电流，从而保证输出端基准电压VREF_OUT的稳定。

[0060] 进一步地，如果输出端存在有比较大的漏电情况下，通过电阻R由输入端基准电压VREF_INT提供给输出端基准电压VREF_OUT的电流已经不能满足需求，输出端基准电压VREF_OUT会不断下降。因此，在本发明实施例中，可以进一步选用如图3所示的比较器，所述比较器为迟滞比较器。如此，由于该比较器带半边迟滞功能，只有在输出端基准电压VREF_OUT下降时才会产生迟滞效应，即输出端基准电压VREF_OUT比输入端基准电压VREF_INT小到一定程度时，迟滞比较器才会翻转。输出端基准电压VREF_OUT的上升过程翻转域值仍等于输入端基准电压VREF_INT。当输出端基准电压VREF_OUT下降到一定程度时，迟滞比较器会再次翻转，从而再次打开运算放大器EA，能够通过MP管重新对外接电容C充电，直到输出端基准电压VREF_OUT重新达到输入端基准电压VREF_INT的值。

[0061] 以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。