本发明提供一种像素阵列及其掩模结构，该像素阵列包括基板，基板包括第一区域、第二区域及第三区域。该第一区域的长边与该第三区域的长边之间的夹角为60度至120度，且该第二区域的长边与该第三区域的长边之间的夹角为60度至120度。至少两个第一颜色子像素，沿着该第一区域的长边方向而设置于该第一区域中；至少两个第二颜色子像素，沿着该第二区域的长边方向而设置于该第二区域中；及至少两个第三颜色子像素，沿着该第三区域的长边方向而设置于该第三区域中，其中该第一区域内的其中一个第一颜色子像素、该第二区域内的其中一个第二颜色子像素及该第三区域内的其中一个第三颜色子像素构成像素单元。本发明能制出像素密度及分辨率更高的像素阵列。
一基板，包括一第一区域、一第二区域以及一第三区域，所述第一区域的一长边与所述第三区域的一长边之间的夹角为60度至120度，且所述第二区域的一长边与所述第三区域的一长边之间的夹角为60度至120度；
至少两个第一颜色子像素，沿着所述第一区域的一长边方向而设置于所述第一区域中；
至少两个第二颜色子像素，沿着所述第二区域的一长边方向而设置于所述第二区域中；以及至少两个第三颜色子像素，沿着所述第三区域的一长边方向而设置于所述第三区域中，其中所述第一区域内的其中一第一颜色子像素、所述第二区域内的其中一第二颜色子像素以及所述第三区域内的其中一第三颜色子像素构成一像素单元。
2.如权利要求1所述的像素阵列，其特征在于，所述第一区域的所述长边与所述第二区域的所述长边实质上彼此平行，且所述第一区域的所述长边与所述第三区域的所述长边之间的夹角为90度至120度。
3.如权利要求1所述的像素阵列，其特征在于，所述第一区域的所述长边与X方向之间的夹角为θ，所述第二区域的所述长边与X方向之间的夹角为θ，所述第三区域的所述长边与X方向之间的夹角为90–θ，其中θ大于0且小于90度，X方向是所述第一颜色子像素、第二颜色子像素以及第三颜色子像素的行延伸方向。
4.如权利要求3所述的像素阵列，其特征在于，所述夹角θ为45度。
5.如权利要求1所述的像素阵列，其特征在于，所述第一区域的所述长边与一短边之间的比例为2：1，所述第二区域的所述长边与一短边之间的比例为2：1，且所述第三区域的所述长边与一短边之间的比例为2：1。
6.如权利要求1所述的像素阵列，其特征在于，所述第一区域、所述第二区域以及所述第三区域具有一接触点，且所述第一区域内靠近所述接触点的所述第一颜色子像素、所述第二区域内靠近所述接触点的所述第二颜色子像素以及所述第三区域内靠近所述接触点的第三颜色子像素构成所述像素单元。
7.如权利要求1所述的像素阵列，其特征在于，每一第一颜色子像素、每一第二颜色子像素以及每一第三颜色子像素各自包括：一驱动元件；
在所述第一区域中，所述至少两个第一颜色子像素的所述发光层为同一膜层；
在所述第二区域中，所述至少两个第二颜色子像素的所述发光层为同一膜层；以及在所述第三区域中，所述至少两个第三颜色子像素的所述发光层为同一膜层。
所述至少两个第一颜色子像素的所述发光层填满所述第一区域；
所述至少两个第二颜色子像素的所述发光层填满所述第二区域；以及所述至少两个第三颜色子像素的所述发光层填满所述第三区域。
10.如权利要求1所述的像素阵列，其特征在于，所述第一区域、所述第二区域以及所述第三区域之间形成一间隙区域，且所述间隙区域具有一黑色矩阵材料。
一基板，具有多个第一区域、多个第二区域以及多个第三区域，以排列成多行以及多列；
多个第一颜色子像素，每一第一区域设置有至少两个第一颜色子像素；
多个第二颜色子像素，每一第二区域设置有至少两个第二颜色子像素；以及多个第三颜色子像素，每一第三区域设置有至少两个第三颜色子像素，其中第一行的排列依序为第一区域、第二区域以及第三区域，第二行的排列依序为第三区域、第一区域以及第二区域，
第三行的排列依序为第一区域、第二区域以及第三区域，且任相邻两行之中的任三个邻接的所述第一区域、所述第二区域以及所述第三区域中的其中一第一颜色子像素、其中一第二颜色子像素以及其中一第三颜色子像素构成一像素单元。
12.如权利要求11所述的像素阵列，其特征在于，每一第一区域的一长边与X方向之间的夹角为θ，每一第二区域的一长边与X方向之间的夹角为θ，每一第三区域的一长边与X方向之间的夹角为90-θ，其中θ大于0且小于90度，X方向是所述第一颜色子像素、第二颜色子像素以及第三颜色子像素的行延伸方向。
13.如权利要求12所述的像素阵列，其特征在于，任三个邻接的所述第一区域、所述第二区域以及所述第三区域具有一接触点，且所述第一区域内靠近所述接触点的所述第一颜色子像素、所述第二区域内靠近所述接触点的所述第二颜色子像素以及所述第三区域内靠近所述接触点的第三颜色子像素构成所述像素单元。
14.如权利要求12所述的像素阵列，其特征在于，每一第一区域的一长边与一短边之间的比例为2：1，每一第二区域的一长边与一短边之间的比例为2：1，且每一第三区域的一长边与一短边之间的比例为2：1。
15.如权利要求12所述的像素阵列，其特征在于，每一第一颜色子像素、每一第二颜色子像素以及每一第三颜色子像素各自包括：一驱动元件；
在每一第一区域中，所述至少两个第一颜色子像素的所述发光层为同一膜层；
在每一第二区域中，所述至少两个第二颜色子像素的所述发光层为同一膜层；以及在每一第三区域中，所述至少两个第三颜色子像素的所述发光层为同一膜层。
所述至少两个第一颜色子像素的所述发光层填满所述第一区域；
所述至少两个第二颜色子像素的所述发光层填满所述第二区域；以及所述至少两个第三颜色子像素的所述发光层填满所述第三区域。
18.如权利要求11所述的像素阵列，其特征在于，所述第一区域、所述第二区域以及所述第三区域的宽度为40微米。
一板材，具有多个第一区域、多个第二区域以及多个第三区域，所述第一区域的一长边与所述第三区域的一长边之间的夹角为60度至120度，且所述第二区域的一长边与所述第三区域的一长边之间的夹角为60度至120度；
20.如权利要求19所述的掩模结构，其特征在于，每一第一区域的所述长边与X方向之间的夹角为θ，每一第二区域的所述长边与X方向之间的夹角为θ，每一第三区域的所述长边与X方向之间的夹角为90-θ，其中θ大于0且小于90度，X方向是所述第一区域、第二区域以及第三区域的行延伸方向。
21.如权利要求19所述的掩模结构，其特征在于，每一第一区域的所述长边与一短边之间的比例为2：1，每一第二区域的所述长边与一短边之间的比例为2：1，且每一第三区域的所述长边与一短边之间的比例为2：1。
像素阵列及其掩模结构
技术领域
[0001] 本发明是有关于一种像素阵列及其掩模结构，且特别是有关于一种像素阵列的像素排列方式及其掩模结构。
背景技术
[0002] 传统上，有机发光二极管的面板制作是利用精细金属掩模(fine metal mask；FMM)隔开不同子像素，并通过蒸镀达成红光、绿光及蓝光的排列方式。目前主要的两种像素排列方式，一种是以红色像素、绿色像素及蓝色像素不断重复排列的条状(stripe)排列，其每英寸像素(pixel per inch；ppi)以现有的金属掩模模式发展最高可达到257ppi。基于现有的像素排列方式下，由于精细金属掩模(FMM)的尺寸具有一定限制，因此，要达到增加面板的像素密度及分辨率的难度也随之增加。基于上述，如何提高面板的像素密度及分辨率为目前积极研究的重要课题之一。
发明内容
[0003] 本发明提供一种像素阵列及其掩模结构，可用以提高有机发光二极管面板的像素密度及分辨率。
[0004] 本发明的像素阵列包括基板、至少两个第一颜色子像素、至少两个第二颜色子像素以及至少两个第三颜色子像素。所述基板包括第一区域、第二区域以及第三区域。第一区域的长边与第三区域的长边之间的夹角为60度至120度，且第二区域的长边与所述第三区域的长边之间的夹角为60度至120度。至少两个第一颜色子像素沿着第一区域的长边方向而设置于第一区域中。至少两个第二颜色子像素沿着第二区域的长边方向而设置于第二区域中。至少两个第三颜色子像素沿着第三区域的长边方向而设置于第三区域中，其中，第一区域内的其中一个第一颜色子像素、第二区域内的其中一个第二颜色子像素以及第三区域内的其中一个第三颜色子像素构成一像素单元。
[0005] 本发明另提供一种像素阵列，包括基板、多个第一颜色子像素、多个第二颜色子像素以及多个第三颜色子像素。所述基板具有多个第一区域、多个第二区域以及多个第三区域，以排列成多行以及多列。每一第一区域设置有至少两个第一颜色子像素；每一第二区域设置有至少两个第二颜色子像素；以及每一第三区域设置有至少两个第三颜色子像素，其中，第一行的排列依序为第一区域、第二区域以及第三区域，第二行的排列依序为第三区域、第一区域以及第二区域，第三行的排列依序为第一区域、第二区域以及第三区域。任相邻两行之中的任三个邻接的第一区域、第二区域以及第三区域中的其中一个第一颜色子像素、其中一个第二颜色子像素以及其中一个第三颜色子像素构成一像素单元。
[0006] 本发明另提供一种掩模结构，包括板材、第一遮蔽图案以及第二遮蔽图案。所述板材具有多个第一区域、多个第二区域以及多个第三区域。第一区域的长边与第三区域的长边之间的夹角为60度至120度，且第二区域的长边与第三区域的长边之间的夹角为60度至120度。第一遮蔽图案对应第一区域设置。第二遮蔽图案对应第二区域设置，其中所述板材的多个第三区域为一开口图案。
[0007] 基于上述，本发明的像素阵列是于基板上的第一区域、第二区域以及第三区域中分别设置了至少两个第一颜色子像素、至少两个第二颜色子像素以及至少两个第三颜色子像素，且各区域之间的排列方式及夹角做了特殊的设计。因此，本发明可以在符合现有精细金属掩模的限制下制作出更高像素密度(ppi)及分辨率的像素阵列。
[0008] 为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
[0009] 图1A以及图1B为本发明一实施例中像素阵列的示意图。
[0010] 图2为本发明一实施例中各子像素的等效电路图。
[0011] 图3为本发明一实施例中第一区域的两个子像素的剖面示意图。
[0012] 图4A以及图4B分别为本发明一实施例中像素阵列的列、行示意图。
[0013] 图5A以及图5B为本发明一实施例中像素阵列的像素单元的排列方式的示意图。
[0014] 图6为本发明另一实施例中像素阵列的示意图。
[0015] 图7为本发明一实施例中掩模结构的示意图。
[0016] 符号说明：
[0017] 100：基板
[0018] 600：板材
[0019] R1、Rb1第一区域
[0020] R2、Rb2：第二区域
[0021] R3、Rb3：第三区域
[0022] C1：第一颜色子像素
[0023] C2：第二颜色子像素
[0024] C3：第三颜色子像素
[0025] L1、L2、L3、Lb1、Lb2、Lb3：长边
[0026] W1、W2、W3、Wb1、Wb2、Wb3：短边
[0027] ang1、ang2：夹角
[0028] CP：接触点
[0029] PU：像素单元
[0030] PU1：第一像素单元
[0031] PU2：第二像素单元
[0032] PU3：第三像素单元
[0033] PU4：第四像素单元
[0034] T1、T2：薄膜晶体管
[0035] C：电容器
[0036] DL：数据线
[0037] SL：扫描线
[0038] PL：电源线
[0039] SgL：信号线
[0040] OLED：有机发光二极管
[0041] DE：驱动元件
[0042] PV：覆盖层
[0043] EL1：第一电极
[0044] EL2：第二电极
[0045] LEL：发光层
[0046] S：间隙区域
[0047] M1：第一遮蔽图案
[0048] M2：第二遮蔽图案
[0049] Op：开口图案
具体实施方式
[0050] 图1A、图1B为本发明一实施例中像素阵列的示意图。请同时参照图1A及图1B，本实施例的像素阵列包括设置于基板100上的至少两个第一颜色子像素C1、至少两个第二颜色子像素C2以及至少两个第三颜色子像素C3。所述基板100包括多个第一区域R1、多个第二区域R2以及多个第三区域R3。在本实施例中，第一区域R1的长边L1与短边W1之间的比例为2：1，第二区域R2的长边L2与短边W2之间的比例为2：1，且第三区域R3的长边L3与短边W3之间的比例为2：1。于图1A、图1B的实施例中，第一区域R1的短边W1与第三区域R3的长边L3切齐，连接成一直线，但本发明不限于此。另外，基于现有精细金属掩模(FMM)的尺寸限制，第一区域R1、第二区域R2以及第三区域R3的宽度为40微米。然，本发明不限定第一区域R1、第二区域R2以及第三区域R3的比例以及尺寸。举例来说，为了因应不同的像素单元排列，使用者可对上述第一区域R1、第二区域R2以及第三区域R3的比例及尺寸进行调整以达到下文所提出的技术效果。
[0051] 于本实施例中，第一区域R1的长边L1与第三区域R3的长边L3之间的夹角ang1为60度至120度，较佳为90度至120度。第二区域R2的长边L2与第三区域R3的长边L3之间的夹角ang2为60度至120度，较佳为90度至120度。如图1A、图1B的实施例所示，第一区域R1的长边L1与第三区域R3的长边L3之间的夹角ang1较佳为90度，而第二区域R2的长边L2与第三区域R3的长边L3之间的夹角ang2较佳为90度，但是本发明不限于此。另外，第一区域R1的长边L1与X方向之间的夹角为θ，第二区域R2的长边L2与X方向之间的夹角为θ，且第三区域R3的长边L3与X方向之间的夹角为90-θ，其中θ大于0且小于90度。于图1A、图1B的实施例中，所述夹角θ为45度，但本发明不限于此。
[0052] 另外，在第一区域R1中，至少两个第一颜色子像素C1是沿着第一区域R1的长边L1方向设置。于第二区域R2中，至少两个第二颜色子像素C2是沿着第二区域R2的长边L2方向设置。于第三区域R3中，至少两个第三颜色子像素C3是沿着第三区域R3的长边L3方向设置。虽然于图1A及图1B中，仅针对其中一个第一区域R1、其中一个第二区域R2以及其中一个第三区域R3各自标示了两个子像素(C1、C2、C3)，但值得注意的是，图1A及图1B的各个相同图案标示的区域亦会有相同的结构。也就是说，每一个第一区域R1、每一个第二区域R2以及每一个第三区域R3中都至少会有两个相对应的子像素(R1对应两个C1，R2对应两个C2，且R3对应两个C3)。在本实施例中，第一颜色子像素C1可为红色像素、第二颜色子像素C2可为蓝色像素而第三颜色子像素C3可为绿色像素。但是本发明不限于此，本领域技术人员可依据需求而选择合适的子像素颜色来设置于第一区域R1、第二区域R2或是第三区域R3中。
[0053] 接着，请参考图1B，第一区域R1内的其中一个第一颜色子像素C1、第二区域R2内的其中一个第二颜色子像素C2以及第三区域R3内的其中一个第三颜色子像素C3是用以构成一个像素单元PU。承上所述，第一区域R1、第二区域R2以及第三区域R3之间具有一个接触点CP。第一区域R1内靠近接触点CP的第一颜色子像素C1、第二区域R2内靠近接触点CP的第二颜色子像素C2以及第三区域R3内靠近接触点CP的第三颜色子像素C3构成上述的像素单元PU。
[0054] 如图1A及图1B所示，上述第一区域R1、第二区域R2以及第三区域R3可分别包括两个第一颜色子像素C1、两个第二颜色子像素C2以及两个第三颜色子像素C3。根据本实施例，每一个第一颜色子像素C1、每一个第二颜色子像素C2以及每一个第三颜色子像素C3的等效电路图如图2所示，其包括了薄膜晶体管T1、薄膜晶体管T2、电容器C、数据线DL、扫描线SL、电源线PL以及信号线SgL。在本实施例中，薄膜晶体管T1具有一栅极、一源极以及一漏极(未标示)，其中源极与数据线DL电连接，栅极与扫描线SL电连接，且漏极与薄膜晶体管T2电连接。薄膜晶体管T2具有一栅极、一源极以及一漏极(未标示)，其中栅极是与薄膜晶体管T1的漏极电连接，源极是与电源线PL电连接，且漏极与有机发光二极管OLED电连接。电容器C的一电极端是与薄膜晶体管T1的漏极电连接，电容器C的另一电极端与薄膜晶体管T2的漏极电连接。有机发光二极管OLED包括第一电极、发光层以及第二电极(未绘示)，其中第一电极与薄膜晶体管T2的漏极电连接，第二电极与信号线SgL电连接。在本实施例中，每一像素结构是以两个薄膜晶体管搭配一个电容器(2T1C)为例来说明，但并非用以限定本发明，本发明不限每一像素结构内的薄膜晶体管与电容器的个数。
[0055] 详细来说，每一第一颜色子像素C1、每一第二颜色子像素C2以及每一第三颜色子像素C3各自包括驱动元件、第一电极、发光层以及第二电极。接下来，将以第一区域R1中的两个第一颜色子像素C1为例进行说明。图3为本发明一实施例中第一区域的两个子像素的剖面示意图。请参考图3，两个第一颜色子像素C1各自包括驱动元件DE位于基板100上。驱动元件DE例如为图2所表示的两个薄膜晶体管搭配一个电容器(2T1C)的驱动元件。覆盖层PV覆盖两个第一颜色子像素C1的驱动元件DE。两个第一电极EL1通过覆盖层PV的开口与驱动元件DE电连接。发光层LEL位于第一电极EL1上，其中，于第一区域R1中，所述至少两个第一颜色子像素C1的发光层LEL为同一膜层。至少两个第一颜色子像素C1的发光层LEL是用以填满第一区域R1。另外，第二电极EL2位于发光层LEL上。
[0056] 在上述的实施例中，图3仅绘示第一区域R1中的两个第一颜色子像素C1。但应当理解的是，第二区域R2中的两个第二颜色子像素C2以及第三区域R3中的两个第三颜色子像素C3亦会有相同结构。承上所述，于第二区域R2中，所述至少两个第二颜色子像素C2的发光层为同一膜层。于第三区域R3中，所述至少两个第三颜色子像素C3的发光层为同一膜层。另外，至少两个第二颜色子像素C2的发光层是用以填满第二区域R2。至少两个第三颜色子像素C3的发光层是用以填满第三区域R3。
[0057] 图4A、图4B分别为本发明一实施例中像素阵列的列、行示意图。图5A、图5B为本发明一实施例像素阵列的像素单元的排列方式的示意图。请同时参照图4A、4B以及图5A、5B。图4A、图4B以及图5A、图5B的像素阵列与图1A、1B所示的像素阵列相同，且仅针对像素单元的排列方式进行说明。
[0058] 承上述，请参考图4A及图4B，本实施例的像素阵列具有多列(An-1、An、An+1…)以及多行(Bm-1、Bm、Bm+1…)，其中n及m为大于1的整数。举例来说，每一列是往Y方向延伸并具有锯齿或是折线形状的排列，且是以两条粗线所划分出来的区域来表示。详细而言，如图4A所示，若标号An代表像素阵列的其中一列，则An-1表示An的前一列，An+1表示An的下一列。另外，各行为三种不同颜色子像素的交替排列。举例来说，每一行是往X方向延伸并具有锯齿或是折线形状的排列，且是以两条粗线所划分出来的区域来表示。详细而言，如图4B所示，若标号Bm代表像素阵列的其中一行，则Bm-1表示Bm的前一行，Bm+1表示Bm的下一行。
[0059] 请同时参照图4A、图4B以及图5A，本实施例的像素单元的排列方式依子像素渲染(sub-pixel rendering；SPR)方法可选择以下两种，但不限于此。第一种方法是依照图5A的方式选择第一像素单元PU1、第二像素单元PU2、第三像素单元PU3以及第四像素单元PU4。更详细来说，第一像素单元PU1是选择位于Bm-1行中第一区域R1的一个子像素(C1)、第二区域R2的一个子像素(C2)以及位于Bm行中第三区域R3的一个子像素(C3)来构成一个像素单元，以此类推。
[0060] 请同时参照图4A、图4B以及图5B，第二种方法是依照图5B的方式选择第一像素单元PU1、第二像素单元PU2、第三像素单元PU3以及第四像素单元PU4。举例来说，图5B的第一像素单元PU1是选择位于Bm-1行中第一区域R1的一个子像素(C1)，以及位于Bm行中第二区域R2的一个子像素(C2)、第三区域R3的一个子像素(C3)来构成一个像素单元，以此类推。因此，图5B与图5A的差异仅在于各像素单元的选择方式不同。
[0061] 图6为本发明另一实施例中像素阵列的示意图。图6实施例的像素阵列与图1A、图1B的像素阵列相同，差异仅在于子像素之间的夹角角度不同，因此相同元件将省略表示，且不予赘述。图6与图1A、图1B实施例的差异在于，在图6的实施例中，第一区域R1的长边L1与第三区域R3的长边L3之间的夹角ang1大于90度且第二区域R2的长边L2与第三区域R3的长边L3之间的夹角ang2大于90度。因此，第一区域R1、第二区域R2与第三区域R3之间存在间隙区域S。根据一实施例，可进一步于间隙区域S之中填入黑色矩阵材料。虽然图6实施例显示了夹角ang1、ang2大于90度时的状况，但在另一实施例中，当夹角ang1、ang2小于90度时，则所述第一区域R1、第二区域R2与第三区域R3之间亦有可能存在间隙区域S，并可于间隙区域S之中填入黑色矩阵。另外，于图6的实施例中，所述第一区域R1的长边L1与所述第二区域R2的长边L2，实质上彼此平行；也就是说，所述第一区域R1的长边L1与所述第二区域R2的长边L2的夹角小于5度，但本发明不限于此。
[0062] 图7为本发明一实施例中掩模结构的示意图。参考图7，掩模结构包括了板材600、第一遮蔽图案M1以及第二遮蔽图案M2。所述板材具有多个第一区域Rb1、多个第二区域Rb2以及多个第三区域Rb3。所述第一区域Rb1的长边Lb1与第三区域Rb3的长边Lb3之间的夹角为60度至120度，且第二区域Rb2的长边Lb2与第三区域Rb3的长边Lb3之间的夹角为60度至120度。第一遮蔽图案M1对应多个第一区域Rb1设置，且第二遮蔽图案M2对应多个第二区域Rb2设置。另外，板材600的多个第三区域Rb3为一开口图案Op。值得注意的是，于本实施例中，所述第一遮蔽图案M1以及第二遮蔽图案M2为相同的金属掩模材料。
[0063] 图7实施例的掩模结构是适用于形成图1A、1B、图4A、4B以及图5A、5B所示的像素阵列的有机发光二极管的发光层。因此，图7的掩模结构是与上述的像素阵列的结构相对应。举例来说，在本实施例中掩模结构的每一第一区域Rb1的长边Lb1与X方向之间的夹角为θ，每一第二区域Rb2的长边Lb2与X方向之间的夹角为θ，每一第三区域Rb3的长边Lb3与X方向之间的夹角为90-θ，其中θ大于0且小于90度，且图6掩模结构的θ是与上述像素阵列的θ相同。另外，每一第一区域Rb1的长边Lb1与短边Wb1之间的比例为2：1，每一第二区域Rb2的长边Lb2与短边Wb2之间的比例为2：1，且每一第三区域Rb3的长边Lb3与短边Wb3之间的比例为
2：1，但不以此为限。举例来说，所述掩模结构的尺寸比例是可以根据像素阵列的尺寸比例进行调整，以使两者的结构相对应(例如可调整为与图6实施例的像素阵列相对应)。换言之，掩模结构的第一区域Rb1是例如可以对应上述像素阵列的第一区域R1的结构设置，第二区域Rb2是例如可以对应上述像素阵列的第二区域R2的结构设置，且第三区域Rb3是例如可以对应上述像素阵列的第三区域R3的结构设置。
[0064] 在本实施例中，掩模结构是用来搭配蒸镀程序以形成像素阵列中不同颜色的有机层。具体来说，当要形成红色子像素时，通过掩模结构的第三区域Rb3的开口图案Op的位置并以蒸镀的方式于对应的区域中形成红色有机层；同时，掩模结构的第一区域Rb1中的第一遮蔽图案M1以及第二区域Rb2中的第二遮蔽图案M2可遮蔽其它区域。相同地，若要形成其它颜色的子像素，则如上述，将开口图案Op对准于所欲形成该颜色子像素的相对区域上，并以蒸镀的方式来形成该颜色子像素。因此，利用本实施例的掩模结构并通过重复的蒸镀步骤，则可形成如上述图1A、1B、图4A、4B以及图5A、5B的像素阵列的有机层。
[0065] 综上所述，本发明的像素阵列中于基板上的第一区域、第二区域以及第三区域中分别设置了至少两个第一颜色子像素、至少两个第二颜色子像素以及至少两个第三颜色子像素，且第一区域的长边与X方向之间的夹角、第二区域的长边与X方向之间的夹角、以及第三区域的长边与X方向之间的夹角是控制在一定范围内。另外，第一区域、第二区域以及第三区域之间具有接触点，且第一区域内靠近此接触点的第一颜色子像素、第二区域内靠近此接触点的第二颜色子像素以及第三区域内靠近此接触点的第三颜色子像素是构成一像素单元。因此，本发明所述的像素阵列在精细金属掩模的尺寸限制下制作。另外，跟传统的像素排列方式相比，本发明的像素阵列可进一步提高面板的像素密度(ppi)及分辨率。
[0066] 虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视所附的权利要求所界定的为准。
