液晶显示装置

摘要

一种液晶显示装置，包括：一液晶面板；至少一源极驱动单元，包括至少一第一扇出线以及至少一第二扇出线交替设置；至少一分路器，电性耦接至所述第一扇出线及所述第二扇出线，所述分路器包括若干条总线、若干条第一输出线以及若干条第二输出线；以及若干个画素单元，各画素单元包括四个子画素。所述液晶显示装置能解决现有技术中画面闪烁及互扰的问题。

权利要求

1.一种液晶显示装置，其特征在于，包括：

一液晶面板；

至少一源极驱动单元，设置于所述液晶面板上且包括至少一用于输出第一极性信号的第一扇出线以及至少一用于输出第二极性信号的第二扇出线；所述第一扇出线和所述第二扇出线交替设置；

至少一分路器，设置于所述液晶面板上且电性耦接至所述第一扇出线及所述第二扇出线，所述分路器包括若干条总线、若干条第一输出线以及若干条第二输出线，各总线电性耦接至这些第一输出线之其中一者以及这些第二输出线之其中一者；以及若干个画素单元，各画素单元包括四个子画素，第N列画素单元的四个子画素中，第一个子画素及第四个子画素分别电性耦接至第一条第一输出线及第四条第一输出线，第二个子画素及第三个子画素分别电性耦接至第二条第二输出线及第三条第二输出线，第N+1列画素单元的四个子画素中，第一个子画素及第四个子画素分别电性耦接至第一条第二输出线及第四条第二输出线，第二个子画素及第三个子画素分别电性耦接至第二条第一输出线及第三条第一输出线，N为大于或等于1的奇数；

所述液晶显示装置进一步包括若干条扫描线且包括四条总线，这些扫描线电性耦接至这些画素单元，于奇数图框，导通奇数条扫描线时，依序使能第一条总线及第二条总线，导通偶数条扫描线时，依序使能第三条总线及第四条总线。

2.根据权利要求1所述的液晶显示装置，其特征在于，所述第一极性信号及所述第二极性信号具有相反极性。

3.根据权利要求1所述的液晶显示装置，其特征在于，以每四个图框为一组，所述第一极性信号在每组的第1个图框及第4个图框具有相同的极性，所述第一极性信号在每组的第

2个图框及第3个图框具有相同的极性。

4.根据权利要求3所述的液晶显示装置，其特征在于，以每四个图框为一组，所述第二极性信号在在每组的第1个图框及第4个图框具有相同的极性，所述第二极性信号在在每组的第2个图框及第3个具有相同的极性。

5.根据权利要求1所述的液晶显示装置，其特征在于，各总线用于控制所述第一极性信号及所述第二极性信号输出至这些第一输出线之其中一者以及这些第二输出线之其中一者。

6.根据权利要求1所述的液晶显示装置，其特征在于，于偶数图框，导通奇数条扫描线时，依序使能第三条总线及第四条总线，导通偶数条扫描线时，依序使能第一条总线及第二条总线。

7.根据权利要求1所述的液晶显示装置，其特征在于，进一步包括若干条扫描线且包括四条总线，这些扫描线电性耦接至这些画素单元，于奇数图框，导通奇数条扫描线时，依序使能第一条总线及第三条总线，导通偶数条扫描线时，依序使能第二条总线及第四条总线。

8.根据权利要求7所述的液晶显示装置，其特征在于，于偶数图框，导通奇数条扫描线时，依序使能第二条总线及第四条总线，导通偶数条扫描线时，依序使能第一条总线及第三条总线。

9.根据权利要求1所述的液晶显示装置，其特征在于，所述四个子画素为红色子画素、绿色子画素、蓝色子画素以及白色子画素。

说明书

液晶显示装置

技术领域

[0001] 本发明涉及显示装置，特别是涉及一种液晶显示装置。

背景技术

[0002] 在现有红绿蓝白(RGBW)画素结构的液晶显示装置中，为了减小源极集成芯片(Source Integrated Circuit；Source IC)的引脚(pin)数量，通常会使用分路器(Demultiplexer；DE-Mux)将源极集成芯片之一扇出线(fan-out line)分成多条输出线，分路器接着控制各输出线导通与不导通，最后根据各输出线的导通与不导通以及扫描线的导通与不导通将需写入显示区域的画素的数据通过数据线写入画素。

[0003] 然而上述控制方式会导致同一扇出线对应的多条输出线由相同的极性驱动，使得液晶在极性反转的过程中实现的是帧反转(frame inversion)模式，造成画面闪烁(flicker)的问题，尤其是在RGBW的画素结构中，一条扇出线分成四条输出线，议会造成互扰(crosstalk)现象发生，影响液晶显示装置的性能。

[0004] 因此需要对现有技术中的问题提出解决方法。

发明内容

[0005] 本发明的目的在于提供一种液晶显示装置，其能解决现有技术中画面闪烁及互扰的问题。

[0006] 为解决上述问题，本发明提供的一种液晶显示装置包括：一液晶面板；至少一源极驱动单元，设置于所述液晶面板上且包括至少一第一扇出线以及至少一第二扇出线交替设置；至少一分路器，设置于所述液晶面板上且电性耦接至所述第一扇出线及所述第二扇出线，所述分路器包括若干条总线、若干条第一输出线以及若干条第二输出线，各总线电性耦接至这些第一输出线之其中一者以及这些第二输出线之其中一者；以及若干个画素单元，各画素单元包括四个子画素，第N列画素单元的四个子画素中，第一个子画素及第四个子画素分别电性耦接至第一条第一输出线及第四条第一输出线，第二个子画素及第三个子画素分别电性耦接至第二条第二输出线及第三条第二输出线，第N+1列画素单元的四个子画素中，第一个子画素及第四个子画素分别电性耦接至第一条第二输出线及第四条第二输出线，第二个子画素及第三个子画素分别电性耦接至第二条第一输出线及第三条第一输出线，N为大于或等于1的奇数。

[0007] 在本发明的液晶显示装置中，所述第一极性信号及所述第二极性信号具有相反极性。

[0008] 在本发明的液晶显示装置中，以每四个图框为一组，所述第一极性信号在每组的第1个图框及第4个图框具有相同的极性，所述第一极性信号在每组的第2个图框及第3个图框具有相同的极性。

[0009] 在本发明的液晶显示装置中，以每四个图框为一组，所述第二极性信号在在每组的第1个图框及第4个图框具有相同的极性，所述第二极性信号在在每组的第2个图框及第3个具有相同的极性。

[0010] 在本发明的液晶显示装置中，各总线用于控制所述第一极性信号及所述第二极性信号输出至这些第一输出线之其中一者以及这些第二输出线之其中一者。

[0011] 在本发明的液晶显示装置中，进一步包括若干条扫描线且包括四条总线，这些扫描线电性耦接至这些画素单元，于奇数图框，导通奇数条扫描线时，依序使能第一条总线及第二条总线，导通偶数条扫描线时，依序使能第三条总线及第四条总线。

[0012] 在本发明的液晶显示装置中，于偶数图框，导通奇数条扫描线时，依序使能第三条总线及第四条总线，导通偶数条扫描线时，依序使能第一条总线及第二条总线。

[0013] 在本发明的液晶显示装置中，进一步包括若干条扫描线且包括四条总线，这些扫描线电性耦接至这些画素单元，于奇数图框，导通奇数条扫描线时，依序使能第一条总线及第三条总线，导通偶数条扫描线时，依序使能第二条总线及第四条总线。

[0014] 在本发明的液晶显示装置中，于偶数图框，导通奇数条扫描线时，依序使能第二条总线及第四条总线，导通偶数条扫描线时，依序使能第一条总线及第三条总线。

[0015] 在本发明的液晶显示装置中，所述四个子画素为红色子画素、绿色子画素、蓝色子画素以及白色子画素。

[0016] 相较于现有技术，本发明之液晶显示装置不仅能改善现有技术中画面闪烁及互扰的问题，与现有技术采用点反转的架构相比，具有消耗更少功率的优点。

[0017] 为让本发明的上述内容能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下：

附图说明

[0018] 图1为根据本发明一实施例之液晶显示装置；

[0019] 图2为第一扇出线输出的第一极性信号及第二扇出线输出的第二极性信号的波形图；

[0020] 图3为根据本发明一第一实施例之驱动时序图；

[0021] 图4为图框1时画素单元的驱动极性；

[0022] 图5为图框2时画素单元的驱动极性；

[0023] 图6为图4及图5迭加后的驱动极性；

[0024] 图7为根据本发明一第二实施例之驱动时序图；

[0025] 图8为图框1时画素单元的驱动极性；

[0026] 图9为图框2时画素单元的驱动极性；以及

[0027] 图10为图8及图9迭加后的驱动极性。

具体实施方式

[0028] 以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。

[0029] 请参阅图1，图1为根据本发明一实施例之液晶显示装置1。

[0030] 所述液晶显示装置1包括一液晶面板10、至少一源极驱动单元12(图中显示一个源极驱动单元12)、至少一分路器14(图中显示一个分路器14)、若干个画素单元16、若干条扫描线G1-G4以及若干条数据线D1-D8。

[0031] 所述源极驱动单元12设置于所述液晶面板10上且包括至少一第一扇出线120以及至少一第二扇出线122交替设置(图中显示一条第一扇出线120以及一条第二扇出线122)，所述第一扇出线120用于输出一第一极性信号，所述第二扇出线122用于输出一第二极性信号。所述第一极性信号及所述第二极性信号具有相反极性。当所述第一极性信号为正极性信号及负极性信号之其中一者时，所述第二极性信号为正极性信号及负极性信号之另外一者。正极性信号表示其电压大于共通电压(Vcom)，负极性信号表示其电压小于共通电压。

[0032] 所述分路器14设置于所述液晶面板10上且电性耦接至所述第一扇出线120及所述第二扇出线122，所述分路器14包括若干条总线B1-B4、若干条第一输出线O1-O4以及若干条第二输出线O5-O8，这些第一输出线O1-O4及这些第二输出线O5-O8交替设置。各总线B1-B4电性耦接至这些第一输出线O1-O4之其中一者以及这些第二输出线O5-O8之其中一者，更明确地说，总线B1电性耦接至第一输出线O1以及第二输出线O5，总线B2电性耦接至第一输出线O2以及第二输出线O6，总线B3电性耦接至第一输出线O3以及第二输出线O7，总线B4电性耦接至第一输出线O4以及第二输出线O8。各总线B1-B4用于控制所述第一极性信号及所述第二极性信号输出至这些第一输出线O1-O4之其中一者以及这些第二输出线O5-O8之其中一者。

[0033] 举例来说，当所述总线B1使能(enable)时，所述第一扇出线120输出的所述第一极性信号输出至所述第一输出线O1及所述第二输出线O5。当所述总线B2使能时，所述第一扇出线120输出的所述第一极性信号输出至所述第一输出线O2及所述第二输出线O6。

[0034] 各画素单元16包括若干个子画素，于本实施例中，各画素单元16包括四个子画素，四个子画素为一红色子画素R、一绿色子画素G、一蓝色子画素B以及一白色子画素W。要说明的是，红色子画素R、绿色子画素G、蓝色子画素B及白色子画素W的顺序不限于图中所示。

[0035] 第一列画素单元16的四个子画素中(即对应至数据线D1-D4)，第一个子画素(红色子画素R)及第四个子画素(白色子画素W)分别电性耦接至第一条第一输出线O1及第四条第一输出线O4，第二个子画素(绿色子画素G)及第三个子画素(蓝色子画素B)分别电性耦接至第二条第二输出线O6及第三条第二输出线O7。

[0036] 第二列画素单元16的四个子画素中(即对应至数据线D5-D8)，第一个子画素(红色子画素R)及第四个子画素(白色子画素W)分别电性耦接至第一条第二输出线O5及第四条第二输出线O8，第二个子画素(绿色子画素G)及第三个子画素(蓝色子画素B)分别电性耦接至第二条第一输出线O2及第三条第一输出线O3。

[0037] 综上可知，第N列(奇数列)画素单元16的四个子画素中，第一个子画素(红色子画素R)及第四个子画素(白色子画素W)分别电性耦接至第一条第一输出线O1及第四条第一输出线O4，第二个子画素(绿色子画素G)及第三个子画素(蓝色子画素B)分别电性耦接至第二条第二输出线O6及第三条第二输出线O7，第N+1列(偶数列)画素单元16的四个子画素中，第一个子画素(红色子画素R)及第四个子画素(白色子画素W)分别电性耦接至第一条第二输出线O5及第四条第二输出线O8，第二个子画素(绿色子画素G)及第三个子画素(蓝色子画素B)分别电性耦接至第二条第一输出线O2及第三条第一输出线O3，N为大于或等于1的奇数。

[0038] 扫描线G1-G4电性耦接至画素单元16，当扫描线G1-G4依序开启时，所述第一扇出线120输出的所述第一极性信号通过对应的第一输出线O1-O4及对应的数据线D1-D4写入对应的画素单元16，所述第二扇出线122输出的所述第二极性信号通过对应的第二输出线O5-O8及数据线D5-D8写入对应的画素单元16。

[0039] 请同时参阅图1至图6，图2为所述第一扇出线输出的所述第一极性信号及所述第二扇出线输出的所述第二极性信号的波形图，图3为根据本发明一第一实施例之驱动时序图，图4为图框1时画素单元16的驱动极性，图5为图框2时画素单元16的驱动极性，图6为图4及图5迭加后的驱动极性。

[0040] 如图2所示，图框1时，所述第一极性信号为正极性信号，所述第二极性信号为负极性信号。图框2时，所述第一极性信号为负极性信号，所述第二极性信号为正极性信号。图框3时，所述第一极性信号为负极性信号，所述第二极性信号为正极性信号。图框4时，所述第一极性信号为正极性信号，所述第二极性信号为负极性信号。从图2可知，以每四个图框为一组，所述第一极性信号在每组的第1个图框及第4个图框具有相同的极性，所述第一极性信号在每组的第2个图框及第3个图框具有相同的极性。以每四个图框为一组，所述第二极性信号在在每组的第1个图框及第4个图框具有相同的极性，所述第二极性信号在在每组的第2个图框及第3个具有相同的极性。

[0041] 如图3所示，图框1时，依序扫描(导通)扫描线G1-Gn。扫描线G1导通时，依序使能总线B1-B2，更明确地说，先使能总线B1，所述第一扇出线120输出的所述第一极性信号通过第一输出线O1及数据线D1写入对应的画素单元16，所述第二扇出线122输出的所述第二极性信号通过第二输出线O5及数据线D5写入对应的画素单元16。

[0042] 接着止能(disable)总线B1，然后使能总线B2，所述第一扇出线120输出的所述第一极性信号通过第一输出线O2及数据线D6写入对应的画素单元16，所述第二扇出线122输出的所述第二极性信号通过第二输出线O6及数据线D2写入对应的画素单元16。

[0043] 接着扫描线G2导通时，依序使能总线B3-B4，更明确地说，先使能总线B3，所述第一扇出线120输出的所述第一极性信号通过第一输出线O3及数据线D7写入对应的画素单元16，所述第二扇出线122输出的所述第二极性信号通过第二输出线O7及数据线D3写入对应的画素单元16。

[0044] 接着止能(disable)总线B3，然后使能总线B4，所述第一扇出线120输出的所述第一极性信号通过第一输出线O4及数据线D4写入对应的画素单元16，所述第二扇出线122输出的所述第二极性信号通过第二输出线O8及数据线D8写入对应的画素单元16。

[0045] 接着依序导通扫描线G3-Gn并根据上述控制方式使能及止能总线B1-B4，亦即导通奇数条扫描线G1、G3等时，使能总线B1-B2，导通偶数条扫描线G2、G4等时，使能总线B3-B4。图框1中画素单元16的驱动极性如图4所示。

[0046] 图框2时，依序扫描(导通)扫描线G1-Gn。扫描线G1导通时，依序使能总线B3-B4，更明确地说，先使能总线B3，所述第一扇出线120输出的所述第一极性信号通过第一输出线O3及数据线D7写入对应的画素单元16，所述第二扇出线122输出的所述第二极性信号通过第二输出线O7及数据线D3写入对应的画素单元16。

[0047] 接着止能(disable)总线B3，然后使能总线B4，所述第一扇出线120输出的所述第一极性信号通过第一输出线O4及数据线D4写入对应的画素单元16，所述第二扇出线122输出的所述第二极性信号通过第二输出线O8及数据线D8写入对应的画素单元16。

[0048] 接着扫描线G2导通时，依序使能总线B1-B2，更明确地说，先使能总线B1，所述第一扇出线120输出的所述第一极性信号通过第一输出线O1及数据线D1写入对应的画素单元16，所述第二扇出线122输出的所述第二极性信号通过第二输出线O5及数据线D5写入对应的画素单元16。

[0049] 接着止能总线B1，然后使能总线B2，所述第一扇出线120输出的所述第一极性信号通过第一输出线O2及数据线D6写入对应的画素单元16，所述第二扇出线122输出的所述第二极性信号通过第二输出线O6及数据线D2写入对应的画素单元16。

[0050] 接着依序导通扫描线G3-Gn并根据上述控制方式使能及止能总线B1-B4，亦即导通奇数条扫描线G1、G3等时，使能总线B3-B4，导通偶数条扫描线G2、G4等时，使能总线B1-B2。图框2中画素单元16的驱动极性如图5所示。

[0051] 综上可知，于奇数图框，导通奇数条扫描线时，依序使能第一条总线及第二条总线，导通偶数条扫描线时，依序使能第三条总线及第四条总线。于偶数图框，导通奇数条扫描线时，依序使能第三条总线及第四条总线，导通偶数条扫描线时，依序使能第一条总线及第二条总线。

[0052] 如图6所示，将图框1画素单元16的驱动极性(图4)与图框2画素单元16的驱动极性(图5)迭加后可产生类似点反转(dot inversion)的效果，有效改善现有技术中画面闪烁及互扰的问题。

[0053] 请同时参阅图1至图2及图7至图10，图7为根据本发明一第二实施例之驱动时序图，图8为图框1时画素单元16的驱动极性，图9为图框2时画素单元16的驱动极性，图10为图8及图9迭加后的驱动极性。

[0054] 如图7所示，图框1时，依序扫描(导通)扫描线G1-Gn。扫描线G1导通时，依序使能总线B1及B3，更明确地说，先使能总线B1，所述第一扇出线120输出的所述第一极性信号通过第一输出线O1及数据线D1写入对应的画素单元16，所述第二扇出线122输出的所述第二极性信号通过第二输出线O5及数据线D5写入对应的画素单元16。

[0055] 接着止能(disable)总线B1，然后使能总线B3，所述第一扇出线120输出的所述第一极性信号通过第一输出线O3及数据线D7写入对应的画素单元16，所述第二扇出线122输出的所述第二极性信号通过第二输出线O7及数据线D3写入对应的画素单元16。

[0056] 接着扫描线G2导通时，依序使能总线B2及B4，更明确地说，先使能总线B2，所述第一扇出线120输出的所述第一极性信号通过第一输出线O2及数据线D6写入对应的画素单元16，所述第二扇出线122输出的所述第二极性信号通过第二输出线O6及数据线D2写入对应的画素单元16。

[0057] 接着止能(disable)总线B2，然后使能总线B4，所述第一扇出线120输出的所述第一极性信号通过第一输出线O4及数据线D4写入对应的画素单元16，所述第二扇出线122输出的所述第二极性信号通过第二输出线O8及数据线D8写入对应的画素单元16。

[0058] 接着依序导通扫描线G3-Gn并根据上述控制方式使能及止能总线B1-B4，亦即导通奇数条扫描线G1、G3等时，使能总线B1及B3，导通偶数条扫描线G2、G4等时，使能总线B2及B4。图框1中画素单元16的驱动极性如图8所示。

[0059] 图框2时，依序扫描(导通)扫描线G1-Gn。扫描线G1导通时，依序使能总线B2及B4，更明确地说，先使能总线B2，所述第一扇出线120输出的所述第一极性信号通过第一输出线O2及数据线D6写入对应的画素单元16，所述第二扇出线122输出的所述第二极性信号通过第二输出线O6及数据线D2写入对应的画素单元16。

[0060] 接着止能(disable)总线B2，然后使能总线B4，所述第一扇出线120输出的所述第一极性信号通过第一输出线O4及数据线D4写入对应的画素单元16，所述第二扇出线122输出的所述第二极性信号通过第二输出线O8及数据线D8写入对应的画素单元16。

[0061] 接着扫描线G2导通时，依序使能总线B1及B3，更明确地说，先使能总线B1，所述第一扇出线120输出的所述第一极性信号通过第一输出线O1及数据线D1写入对应的画素单元16，所述第二扇出线122输出的所述第二极性信号通过第二输出线O5及数据线D5写入对应的画素单元16。

[0062] 接着止能总线B1，然后使能总线B3，所述第一扇出线120输出的所述第一极性信号通过第一输出线O3及数据线D7写入对应的画素单元16，所述第二扇出线122输出的所述第二极性信号通过第二输出线O7及数据线D3写入对应的画素单元16。

[0063] 接着依序导通扫描线G3-Gn并根据上述控制方式使能及止能总线B1-B4，亦即导通奇数条扫描线G1、G3等时，使能总线B2及B4，导通偶数条扫描线G2、G4等时，使能总线B1及B3。图框2中画素单元16的驱动极性如图9所示。

[0064] 综上可知，于奇数图框，导通奇数条扫描线时，依序使能第一条总线及第三条总线，导通偶数条扫描线时，依序使能第二条总线及第四条总线。于偶数图框，导通奇数条扫描线时，依序使能第二条总线及第四条总线，导通偶数条扫描线时，依序使能第一条总线及第三条总线

[0065] 如图10所示，将图框1画素单元16的驱动极性(图8)与图框2画素单元16的驱动极性(图9)迭加后可产生类似4点反转(4-dot inversion)的效果，有效改善现有技术中画面闪烁及互扰的问题。

[0066] 本发明之液晶显示装置不仅能改善现有技术中画面闪烁及互扰的问题，与现有技术采用点反转的架构相比，具有消耗更少功率的优点。

[0067] 综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。