能接收毫伏级信号的高速锁存器

摘要

本发明公开了一种能接收毫伏级信号的高速锁存器，它包括参考电流源，为锁存器提供参考电流；采样放大电路，对输入信号进行采样放大；锁存电路，将采样放大电路采样点数据进行锁存；电流放大电路，在锁存器由锁存状态切换到采样状态时对采样电路的充放电电流进行放大；采样放大电路与电流放大电路连接，电流放大电路与锁存电路连接；电流放大电路包括射级跟随器，射级跟随器的电流增益为β，锁存器由锁存状态切换到采样状态时，采样电路的充放电电流经电流放大电路放大β倍后，具有足够电流对输出结点充放电。本发明解决了锁存器对毫伏级的高速信号的接收问题，去掉了传统EOM电路的比较器结构，减小了功耗，简化了电路结构。

权利要求

1.能接收毫伏级信号的高速锁存器，其特征在于：它包括参考电流源，为锁存器提供参考电流；采样放大电路，对输入信号进行采样放大；锁存电路，将采样放大电路采样点数据进行锁存；电流放大电路，在锁存器由锁存状态切换到采样状态时对采样电路的充放电电流进行放大；采样放大电路与电流放大电路连接，电流放大电路与锁存电路连接；电流放大电路包括射级跟随器，射级跟随器的电流增益为β，锁存器由锁存状态切换到采样状态时，采样电路的充放电电流经电流放大电路放大β倍后，具有足够电流对输出结点充放电，所述的采样放大电路包括第一三极管Q1、第二三极管Q2、第一电阻R1、第二电阻R2和第二MOS管M2，输入信号的正端口与第一三极管Q1的基极连接，输入信号的负端口与第二三极管Q2的基极连接，第一三极管Q1的集电极与第一电阻R1连接，第二三极管Q2的集电极与第二电阻R2连接，第一电阻R1和第二电阻R2的另一端与电源电压连接，第一三极管Q1和第二三极管Q2的发射极与第二MOS管M2的漏极连接，第二MOS管M2的源极接地，栅极与参考电流源连接，所述的电流放大电路包括第三三极管Q3、第四三极管Q4、第五三极管Q5、第六三极管Q6、第七三极管Q7、第八三极管Q8、第三MOS管M3和第四MOS管M4，第三三极管Q3和第四三极管Q4的集电极与电源电压连接，第三三极管Q3的基极与第一三极管Q1的集电极连接，第四三极管Q4的基极与第二三极管Q2的集电极连接，第三三极管Q3的发射极与第七三极管Q7的集电极连接，第四三极管Q4的发射极与第八三极管Q8的集电极连接，第七三极管Q7和第八三极管Q8的基极共同与负时钟信号连接，第七三极管Q7的发射极与第三MOS管M3的漏极连接，第八三极管Q8的发射极与第四MOS管的漏极连接，第五三极管Q5的集电极与第一三极管Q1的集电极连接，第六三极管Q6的集电极与第二三极管Q2的集电极连接，第五三极管Q5和第六三极管Q6的基极共同与正时钟信号连接，第五三极管Q5的发射极与第三MOS管M3的漏极连接，第六三极管Q6的发射极与第四MOS管的漏极连接，第三MOS管M3和第四MOS管M4的栅极与参考电流源连接，源极接地；所述的锁存电路包括第三电阻R3、第四电阻R4、第九三极管Q9、第十三极管Q10和第五MOS管M5，第三电阻R3、第四电阻R4的一端与电源电压连接，第三电阻R3的另一端与第九三极管Q9的集电极连接，第四电阻R4的另一端与第十三极管Q10的集电极连接，第九三极管Q9的集电极与第七三极管Q7的集电极连接，第十三极管Q10的集电极与第八三极管Q8的集电极连接，第九三极管Q9的基极与第十三极管Q10的集电极连接，第十三极管Q10的基极与第九三极管Q9的集电极连接，第九三极管Q9和第十三极管Q10的发射极与第五MOS管M5的漏极连接，第九三极管Q9的集电极还与负输出端口连接，第十三极管Q10的集电极还与正输出端口连接，第五MOS管M5的栅极与参考电流源连接，源极接地；所述的参考电流源包括参考电流源和第一MOS管M1，第一MOS管M1的漏极和基极与参考电流源连接，源极接地。

说明书

能接收毫伏级信号的高速锁存器

技术领域

[0001] 本发明涉及一种能接收毫伏信号的高速锁存器。

背景技术

[0002] 现代通信对数据率和传输距离的要求越来越高，但串扰、反射等非理想因素的影响使得接收器收到的信号质量很差。因此高速信号传输电路中，越来越多的集成了EOM（眼图检测）电路来检测接收到的信号质量，通过判断眼图的张开程度来对均衡器系数进行调整，从而恢复出正确的数据，采样器是EOM电路中重要的部分。

[0003] 目前EOM电路中比较常见的做法是先经过一个高速比较器，将小信号转换为CML(电流模)电平(一般200mV 800mV)，再送给触发器采样，如图1所示。此方案相对结构复杂，~因此会消耗更多的面积和功耗。

[0004] 传统锁存器存在的缺陷：传统的锁存器结构如图2所示。区域I为采样电路，Q11、Q12和R11、R12组成差分共射级放大电路，在采样状态时，对输入电压信号进行放大，但在放大高速信号时，增益一般只有1 2左右。区域II为锁存电路，Q13、Q14和R11、R12为正反馈电~路，对采样到的信号进行锁存。Q15、Q16为偏置电流切换开关，控制采样和锁存状态的切换。

[0005] 当输入信号为CML电平时，锁存器时钟为高（CLK+为高，CLK-为低）时，偏置电流流过Q5，在通过采样电路，锁存器处于采样状态，Q11、Q12和R11、R12将输入信号放大，输出结点输出采样信号。锁存器时钟为低（CLK+为低，CLK-为高）时，偏置电流通过Q6流过锁存电路，锁存器处于锁存状态，Q13、Q14和R11、R12正反馈电路将采样状态的电压锁存，此过程的电平如图3所示。因为输出电流与输入信号电压相关，如图4所示，输入信号幅度大于3VT(VT=26mV)，所以采样输出电流足够大，使得电平能在需要的时间内转换到需要的电压。

[0006] 当输入信号为mV级的电压信号时，锁存状态的输出结点电压为CML电平，当转换到采样状态时，采样电路(Q11、Q12和R11、R12)的输出电流很小，对输出结点(OUT+、OUT-)充电能力很弱，不能在短时间内(半个时钟周期)使输出结点达到目标电压，导致锁存出错，如图5所示。因此传统的锁存器结构不能处理低幅值的输入信号。

发明内容

[0007] 本发明的目的在于克服现有技术的不足，提供一种能接收毫伏级信号的高速锁存器，解决锁存器对毫伏级的高速信号的接收问题，去掉传统EOM电路的比较器结构，减小功耗，简化电路结构。

[0008] 本发明的目的是通过以下技术方案来实现的：能接收毫伏级信号的高速锁存器，它包括参考电流源，为锁存器提供参考电流；采样放大电路，对输入信号进行采样放大；锁存电路，将采样放大电路采样点数据进行锁存；电流放大电路，在锁存器由锁存状态切换到采样状态时对采样电路的充放电电流进行放大；采样放大电路与电流放大电路连接，电流放大电路与锁存电路连接；电流放大电路包括射级跟随器，射级跟随器的电流增益为β，锁存器由锁存状态切换到采样状态时，采样电路的充放电电流经电流放大电路放大β倍后，具有足够电流对输出结点充放电。

[0009] 所述的采样放大电路包括第一三极管Q1、第二三极管Q2、第一电阻R1、第二电阻R2和第二MOS管M2，输入信号的正端口与第一三极管Q1的基极连接，输入信号的负端口与第二三极管Q2的基极连接，第一三极管Q1的集电极与第一电阻R1连接，第二三极管Q2的集电极与第二电阻R2连接，第一电阻R1和第二电阻R2的另一端与电源电压连接，第一三极管Q1和第二三极管Q2的发射极与第二MOS管M2的漏极连接，第二MOS管M2的源极接地，栅极与参考电流源连接。

[0010] 所述的电流放大电路包括第三三极管Q3、第四三极管Q4、第五三极管Q5、第六三极管Q6、第七三极管Q7、第八三极管Q8、第三MOS管M3和第四MOS管M4，第三三极管Q3和第四三极管Q4的集电极与电源电压连接，第三三极管Q3的基极与第一三极管Q1的集电极连接，第四三极管Q4的基极与第二三极管Q2的集电极连接，第三三极管Q3的发射极与第七三极管Q7的集电极连接，第四三极管Q4的发射极与第八三极管Q8的集电极连接，第七三极管Q7和第八三极管Q8的基极共同与负时钟信号连接，第七三极管Q7的发射极与第三MOS管M3的漏极连接，第八三极管Q8的发射极与第四MOS管的漏极连接，第五三极管Q5的集电极与第一三极管Q1的集电极连接，第六三极管Q6的集电极与第二三极管Q2的集电极连接，第五三极管Q5和第六三极管Q6的基极共同与正时钟信号连接，第五三极管Q5的发射极与第三MOS管M3的漏极连接，第六三极管Q6的发射极与第四MOS管的漏极连接，第三MOS管M3和第四MOS管M4的栅极与参考电流源连接，源极接地。

[0011] 所述的锁存电路包括第三电阻R3、第四电阻R4、第九三极管Q9、第十三极管Q10和第五MOS管M5，第三电阻R3、第四电阻R4的一端与电源电压连接，第三电阻R3的另一端与第九三极管Q9的集电极连接，第四电阻R4的另一端与第十三极管Q10的集电极连接，第九三极管Q9的集电极与第七三极管Q7的集电极连接，第十三极管Q10的集电极与第八三极管Q8的集电极连接，第九三极管Q9的基极与第十三极管Q10的集电极连接，第十三极管Q10的基极与第九三极管Q9的集电极连接，第九三极管Q9和第十三极管Q10的发射极与第五MOS管M5的漏极连接，第九三极管Q9的集电极还与正输出端口连接，第十三极管Q10的集电极还与负输出端口连接，第五MOS管M5的栅极与参考电流源连接，源极接地。

[0012] 所述的参考电流源包括参考电流源和第一MOS管M1，第一MOS管M1的漏极和基极与参考电流源连接，源极接地。

[0013] 本发明的有益效果是：本发明提供了一种能接收毫伏级信号的高速锁存器，解决了锁存器对毫伏级的高速信号的接收问题，去掉了传统EOM电路的比较器结构，减小了功耗，简化了电路结构。

附图说明

[0014] 图1为传统EOM(眼图检测)电路中的采样结构；

[0015] 图2为传统锁存器结构；

[0016] 图3为传统锁存器 CML电平输入采样输出图；

[0017] 图4为输出电流与输入电压的关系；

[0018] 图5为传统锁存器毫伏级信号输入采样输出图；

[0019] 图6为本发明的新型锁存器结构；

[0020] 图7为本发明毫伏级信号采样输出图。

具体实施方式

[0021] 下面结合附图进一步详细描述本发明的技术方案，但本发明的保护范围不局限于以下所述。

[0022] 如图6所示，能接收毫伏级信号的高速锁存器，它包括参考电流源，为锁存器提供参考电流；采样放大电路，对输入信号进行采样放大；锁存电路，将采样放大电路采样点数据进行锁存；电流放大电路，在锁存器由锁存状态切换到采样状态时对采样电路的充放电电流进行放大；采样放大电路与电流放大电路连接，电流放大电路与锁存电路连接；电流放大电路包括射级跟随器，射级跟随器的电流增益为β，锁存器由锁存状态切换到采样状态时，采样电路的充放电电流经电流放大电路放大β倍后，具有足够电流对输出结点充放电。

[0023] 所述的采样放大电路包括第一三极管Q1、第二三极管Q2、第一电阻R1、第二电阻R2和第二MOS管M2，输入信号的正端口与第一三极管Q1的基极连接，输入信号的负端口与第二三极管Q2的基极连接，第一三极管Q1的集电极与第一电阻R1连接，第二三极管Q2的集电极与第二电阻R2连接，第一电阻R1和第二电阻R2的另一端与电源电压连接，第一三极管Q1和第二三极管Q2的发射极与第二MOS管M2的漏极连接，第二MOS管M2的源极接地，栅极与参考电流源连接。

[0024] 所述的电流放大电路包括第三三极管Q3、第四三极管Q4、第五三极管Q5、第六三极管Q6、第七三极管Q7、第八三极管Q8、第三MOS管M3和第四MOS管M4，第三三极管Q3和第四三极管Q4的集电极与电源电压连接，第三三极管Q3的基极与第一三极管Q1的集电极连接，第四三极管Q4的基极与第二三极管Q2的集电极连接，第三三极管Q3的发射极与第七三极管Q7的集电极连接，第四三极管Q4的发射极与第八三极管Q8的集电极连接，第七三极管Q7和第八三极管Q8的基极共同与负时钟信号连接，第七三极管Q7的发射极与第三MOS管M3的漏极连接，第八三极管Q8的发射极与第四MOS管的漏极连接，第五三极管Q5的集电极与第一三极管Q1的集电极连接，第六三极管Q6的集电极与第二三极管Q2的集电极连接，第五三极管Q5和第六三极管Q6的基极共同与正时钟信号连接，第五三极管Q5的发射极与第三MOS管M3的漏极连接，第六三极管Q6的发射极与第四MOS管的漏极连接，第三MOS管M3和第四MOS管M4的栅极与参考电流源连接，源极接地。

[0025] 所述的锁存电路包括第三电阻R3、第四电阻R4、第九三极管Q9、第十三极管Q10和第五MOS管M5，第三电阻R3、第四电阻R4的一端与电源电压连接，第三电阻R3的另一端与第九三极管Q9的集电极连接，第四电阻R4的另一端与第十三极管Q10的集电极连接，第九三极管Q9的集电极与第七三极管Q7的集电极连接，第十三极管Q10的集电极与第八三极管Q8的集电极连接，第九三极管Q9的基极与第十三极管Q10的集电极连接，第十三极管Q10的基极与第九三极管Q9的集电极连接，第九三极管Q9和第十三极管Q10的发射极与第五MOS管M5的漏极连接，第九三极管Q9的集电极还与正输出端口连接，第十三极管Q10的集电极还与负输出端口连接，第五MOS管M5的栅极与参考电流源连接，源极接地。

[0026] 所述的参考电流源包括参考电流源和第一MOS管M1，第一MOS管M1的漏极和基极与参考电流源连接，源极接地。

[0027] 本发明通过把采样和锁存电路分隔开，两部分电路不连接到同一个输出结点，同时在两部分电路之间增加射级跟随器作为连接，如图6所示。I部分电路(Q1、Q2、R1和R2)为采样放大电路，II部分电路(Q9、Q10、R3和R4)为锁存电路，III部分电路(Q3、Q4、Q5、Q6、Q7和Q8)为电流放大电路。

[0028] 本发明增加了III部分的的电流放大结构，电流放大电路由射级跟随器构成，射级跟随器的电压增益约等于1，电流增益为β（100多倍）。这样在锁存状态切换到采样状时，采样电路的充放电电流虽然很小，但经过电流放大电路放大了β倍后，就有足够的电流对输出结点充放电，电压变化更快，同时电压增益约等于1，也不会影响采样电路和锁存电路之间电压信息的传递。例如输入电压为1mV，在射级跟随器的电流放大作用下，也能达到输入电压为100多mV输入电压的充放电效果，这样就可以达到高速的充放电时间要求。

[0029] 具体工作流程：通过控制射级跟随器的偏置电流来控制锁存器的状态切换，当CLK为低时（CLK+低电平，CLK-高电平），偏置电流通过射级跟随器，射级跟随器将输入采样电路采到的电压信号放大送到锁存电路，输出结点（OUT+和OUT-）的电压变化很大，由于射级跟随器的电流放大作用，也可以很快的进行电压变化，没有传统锁存器的充放电电流不足的问题，此时输出为采样电路的结果，为采样状态。

[0030] 当CLK为高时（CLK+高电平，CLK-低电平），电流通过Q5和Q6，将输入采样电路输出结点的共模电压拉低，而锁存电路输出结点的共模不变，射级跟随器的输入输出电压差小于二极管的正向导通电压，射级跟随器不导通，隔绝了采样和锁存电路，输出为锁存器锁存后的结果，为锁存状态。本发明在接收毫伏级的信号波形如图7所示。