一种低存储电荷快恢复二极管芯片

摘要

一种低存储电荷快恢复二极管芯片，其特征在于所述二极管芯片采用N+/P‑/P+结构或P+/P‑/N+结构，所述二极管芯片的漂移区为P‑型漂移区，在正向偏置时，注入所述P‑型漂移区的少数载流子为电子。采用P‑型漂移区结构，使正向偏置时注入到P‑型漂移区内的少数载流子为电子，利用电子迁移率更高的特点，实现反向偏置转换时，漂移区的电子迅速迁移回N型区，实现恢复速度的提升和存储电荷Qrr值的降低。

权利要求

1.一种低存储电荷快恢复二极管芯片，其特征在于所述二极管芯片采用N+/P-/P+结构，所述二极管芯片的漂移区为P-型漂移区，在正向偏置时，注入所述P-型漂移区的少数载流子为电子；所述N+/P-/P+结构的二极管芯片结构为：在P+型硅单晶衬底上生长有P-型外延层，在所述P-型外延层上设置有N+型主结有源区和N+型场限环区；在部分所述N+型主结有源区上方、部分所述N+型场限环区上方及P-型外延层上表面上设置有氧化硅层；在部分所述N+型主结有源区上方、部分所述N+型场限环区上方及部分所述氧化硅层上方设置有多晶硅场板；在所述多晶硅场板上方、部分所述氧化硅层上方、部分所述N+型场限环区上方设置有钝化层；在所述P+型硅单晶衬底、所述P-型外延层、所述N+主结有源区、所述N+场限环区、所述氧化硅层、所述多晶硅场板及所述钝化层形成的硅片上形成有少子复合中心；在部分所述N+主结有源区上设置有欧姆接触层，并在所述欧姆接触层上设置有正面欧姆接触金属；在所述P+型硅单晶衬底背面设置有背面欧姆接触金属。

2.根据权利要求1所述的低存储电荷快恢复二极管芯片，其特征在于所述P+型离子浓度至少比所述P-型离子浓度高一个数量级。

3.根据权利要求1所述的低存储电荷快恢复二极管芯片，其特征在于所述P-型外延层厚度为50 70微米。

~

4.根据权利要求1所述的低存储电荷快恢复二极管芯片，其特征在于所述N+型主结有源区和N+型场限环区的注入离子为磷离子，注入能量为40 150keV，剂量为2e13 1e15cm-2，~ ~推进温度为可在1050 1200℃，结深为4 10微米。

~ ~

说明书

一种低存储电荷快恢复二极管芯片

技术领域

[0001] 本发明涉及半导体功率器件领域，尤其是指一种低存储电荷快恢复二极管芯片。

背景技术

[0002] 功率半导体器件作为电力电子电路中的核心器件用来实现电能的高效传输、转换及其过程中的有效精确控制，实现对电能的优质、高效的利用。正是由于功率半导体器件的研究和发展，才使得电力电子技术朝大容量、高频化、高效节能、高可靠性和低成本的方向发展。由于高频转换技术的发展和高效节能的需要，要求快恢复二极管的高压阻断能力强、开关速度快等特点。

[0003] 欧盟和美国2013年开始推进CoC V5和DoE VI六级能效标准，在部分国家开始强行实施，国内在2016年会实行六级能效。以开关电源功率因素校正(PFC)为例，为了进一步降低能耗，电路设计者希望采用更高的转换频率。在开关电源功率大于250W时，连续导电模式(CCM )是首选方案，但此方案必须解决二极管反向恢复问题。

[0004] 在功率因数校正（PFC）电路中，600V升压二极管是关键元件，特别是工作在连续模式和苛刻开关条件下的PFC更是这样。在每一个开关周期，二极管的恢复电流流经MOS晶体管，这导致开关中高的“开关通导”功率损耗。对于这种应用，需要最快的600V二极管。为了提高PFC的效率，通常的方法是把三个200V外延恢复二极管串联起来。这必须增加一个平衡网络（每一个二极管并联一个电容和一个电阻），以确保每一个二极管工作在其额定电压内。需要一种超高速的快恢复二极管，在绝大多数情况下可以对平衡网络加以抑制。

[0005] 目前技术较为成熟的超高速整流二极管以台面玻璃钝化GPP工艺和平面外延工艺的快恢复二极管（FRD），图1为台面钝化GPP工艺制作二极管芯片结构，在N+型硅衬底1上生长N-型外延层2，在N-型外延层上生长形成P+型层3，在P+型层上表面设置有正面欧姆接触金属层4，从P+型层上表面至N-型外延层内设置有单面玻璃钝化沟槽5，在靠近玻璃钝化沟槽内侧的部分P+型层上设置有二氧化硅保护层6，在N+硅衬底背面设置有背面欧姆接触金属层7，在N+硅衬底上、N-漂移区和P+区设置有少子复合中心。现有的该两种工艺制作的二极管PN结全部是P+/N-/N+结构，在考虑软度和恢复特性方面，会有P+/P- /N-/N+或者P+ /P- /N-/N/N+的变化，但二极管漂移区均为N型掺杂，阳极全部为P型掺杂。在少子寿命控制方面以掺铂金和电子辐照为主。以600V产品为例，常规的600V SF类产品其反向恢复时间Trr<35ns，采用平面外延工艺可实现600V时Trr<25ns（典型值在20ns），实现Trr<15ns非常困难。在实现更快恢复速度方面比较困难。

[0006] 在提高PFC系统效率方面，SiC二极管是非常好的选择，其和硅基FRD 能有约2%的效率提升。但SiC二极管目前工艺成熟度不好，价格非常高，目前不具备批量应用。本发明针对现有技术的不足，提出一种大幅降低存储电荷、提高开关速度的快恢复二极管芯片结构。

发明内容

[0007] 本发明所要解决的技术问题是提供一种低存储电荷快恢复二极管芯片，其具有大幅降低存储电荷、提高开关速度的能力。

[0008] 为解决上述技术问题，本发明提供的技术方案是一种低存储电荷快恢复二极管芯片，其特征在于所述二极管芯片采用N+/P-/P+结构或P+/P-/N+结构，所述二极管芯片的漂移区为P-型漂移区，在正向偏置时，注入所述P-型漂移区的少数载流子为电子。

[0009] 所述P+型离子浓度至少比P-型离子浓度高一个数量级。

[0010] 所述P+/P-/N+结构的二极管芯片结构为：在N+型硅单晶衬底上生长有P-型外延层，在所述P-型外延层上形成有P+型层；从所述P+型层上表面穿过所述P-型外延层至所述N+型硅单晶衬底内设置有玻璃钝化沟槽；在所述玻璃钝化沟槽的内侧的所述P+型层上面和所述N+型硅单晶衬底背面分别设置有正面欧姆接触金属和背面欧姆接触金属；在所述玻璃钝化沟槽外侧和靠近其内侧的部分所述P+型层上设置有二氧化硅保护层。

[0011] 所述玻璃钝化沟槽为单面玻璃钝化沟槽或环形玻璃钝化双沟槽。

[0012] 所述玻璃钝化层位于所述N+型硅单晶衬底层深度≥10微米。

[0013] 所述N+型硅单晶衬底电阻率为0.01 0.001Ω.cm；所述硅单晶晶向为<100>或<111~>。

[0014] 所述P+/P-/N+结构的所述P-型外延层厚度为45 60微米。~

[0015] 所述P+/P-/N+结构的所述P+型层的厚度为3 15微米。~

[0016] 在所述N+型硅单晶衬底、所述P-型外延层和所述P+型层形成的硅片上形成有少子复合中心。

[0017] 所述N+/P-/P+结构的二极管芯片结构为：在P+型硅单晶衬底上生长有P-型外延层，在所述P-型外延层上设置有N+型主结有源区和N+型场限环区；在部分所述N+型主结有源区上方、部分所述N+型场限环区上方及P-型外延层上表面上设置有氧化硅层；在部分所述N+型主结有源区上方、部分所述N+型场限环区上方及部分所述氧化硅层上方设置有多晶硅场板；在所述多晶硅场板上方、部分所述氧化硅层上方、部分所述N+型场限环区上方设置有钝化层；在部分所述N+主结有源区上设置有欧姆接触层，并在所述欧姆接触层上设置有正面欧姆接触金属；在所述P+型硅单晶衬底背面设置有背面欧姆接触金属。

[0018] 所述P+型硅单晶衬底电阻率为0.01 0.001Ω.cm；晶向为<100>或<111>。~

[0019] 所述N+/P-/P+结构的所述P-型外延层厚度为50 70微米。~

[0020] 所述N+型主结有源区和N+型场限环区的注入离子为磷离子，注入能量为40~150keV，剂量为2e13 1e15cm-2，推进温度为可在1050 1200℃，结深为4 10微米。
~ ~ ~

[0021] 在所述P+型硅单晶衬底、所述P-型外延层、所述N+主结有源区、所述N+场限环区、所述氧化硅层、所述多晶硅场板及所述钝化层形成的硅片上形成有少子复合中心。

[0022] 在温度为300K时，硅中电子迁移率μn=1360cm2/V.s，空穴迁移率μp=460cm2/V.s，电子迁移率是空穴的3倍。对于常规的P/N-/N+结构PN结二极管，在二极管正向偏置时，N型漂移区注入少数载流子为空穴，在加反向电压时，漂移区内少子载流子空穴迅速流出漂移区，载流子的数量和空穴迁移率决定反向恢复时间的长短，由此可知，N型漂移区结构的二极管反向恢复时间较长。

[0023] 本发明的核心是采用P-型漂移区结构，使正向偏置时注入到P-型漂移区内的少数载流子为电子，利用电子迁移率更高的特点，实现反向偏置转换时，漂移区的电子迅速迁移回N型区，实现恢复速度的提升和存储电荷Qrr值的降低。P-型漂移区采用N+/P-/P+结构或P+/P-/N+结构二极管，二极管类型可采用台面玻璃GPP工艺或者平面外延工艺制作。

[0024] 本发明实现的低存储电荷Qrr值的FRD器件结构和工艺包括：采用平面外延工艺的N+/P-/P+结构或台面玻璃GPP工艺的P+/P-/N+结构；考虑PFC大功率和高频使用，FRD二极管正向导通时的导通压降不是主要的功耗因素，少子寿命可选用掺铂金、电子辐照等实现，但本发明也不限于掺金、质子辐照等工艺方法。优先选用掺铂金工艺，掺铂金的方法可以采用成熟的氯亚铂酸氨溶液或铂酸氨溶液作为铂扩散源，铂蒸发或铂溅射等工艺方法实现铂原子依附于硅片上，然后采用高温使铂元素扩散至硅片内部，并激活为有效的少子复合中心。

[0025] 本发明生产的8A 600V低Qrr值快恢复二极管与普通二极管SF系列8A 600V FRD比较，工作在连续模式和苛刻开关条件下的PFC，当MOSFET导通时二极管中的电流减少很快（几百安培/微秒）。在此有两种功耗：在二极管中的导电和开关功耗、及由于二极管的反向恢复电流引起的在晶体管中的功耗。同一PFC用不同的二极管（普通的SF 8A 600V或本发明专利的低Qrr值快恢复二极管）的功耗比较，这些结果是在如下工作条件下得到的：输出功率Pout=400W，频率Fs=150kHz，通态电流临界上升率dI/dt=200A/μs，结温Tj=125℃，电压Vmains=110V。开关功耗的主要部分是在MOS晶体管中；用本发明的低Qrr值快恢复二极管的总功耗效率为88.6%，用普通SF 8A 600V二极管为88%，这是由于二极管的极快的恢复速度所致，转换效率提高0.6%。开关频率越高，超高速的低Qrr 值二极管比普通的SF 8A 600V二极管更优越。可靠性测试表明，在传统的PFC设计中采用低Qrr 值二极管时不需要平衡网络，减少了设计复杂度和成本。

附图说明

[0026] 图1，传统玻璃钝化GPP工艺制作的 FRD芯片剖面结构示意图。

[0027] 图2，本发明单面玻璃钝化沟槽GPP结构工艺制作的芯片剖面结构示意图。

[0028] 图3，本发明环形玻璃钝化双沟槽GPP结构工艺制作的芯片剖面结构示意图。

[0029] 图4，本发明平面外延结构工艺制作的芯片剖面结构示意图。

[0030] 图5，本发明浓度分布曲线示意图。

具体实施方式

[0031] 针对上述技术方案，结合具体图示举例具体说明。本发明核心结构为：低存储电荷快恢复二极管芯片采用平面外延工艺制作N+/P-/P+机构或台面玻璃钝化GPP工艺制作P+/P-/N+结构，其漂移区为P-型漂移区，少数载流子为电子，在正向偏置时，注入P-型漂移区的少数载流子为电子。P+型离子浓度至少比P-型离子浓度高一个数量级。本发明的上述技术方案，可通过台面玻璃钝化GPP工艺结构和平面外延工艺结构分别实现。现针对两种工艺形成的二极管芯片结构说明如下。

[0032] 实施例1

[0033] 利用台面玻璃钝化GPP工艺结构制作本发明二极管芯片。

[0034] 台面玻璃钝化GPP工艺结构制作的低存储电荷快恢复二极管芯片结构：参看图2和图3，在N+型硅单晶衬底10上生长有P-型外延层11，在P-型外延层11上外延生长或者扩散形成有P+型层12；在N+型硅单晶衬底10、P-型外延层11和P+型12形成的硅片上形成有少子复合中心； 在从P+型层上表面穿过P-型外延层至N+型硅单晶衬底内的纵深方向设置有玻璃钝化沟槽13；在玻璃钝化沟槽的内侧的P+型层上面和N+型硅单晶衬底背面分别设置有正面欧姆接触金属14和背面欧姆接触金属15；在玻璃钝化沟槽外侧和靠近其内侧的部分P+型层上设置有二氧化硅保护层16。玻璃钝化沟槽13可以是如图2中的单面玻璃钝化沟槽13，也可以是如图3中的环形玻璃钝化双沟槽13。当为单面玻璃钝化沟槽时，由于沟槽外侧没有P+型层，因此二氧化硅保护层仅设置在靠近其内侧的部分P+型层上。

[0035] 该二极管芯片为P+/P-/N+结构的PN结，其制作工艺如下。

[0036] 1）在N+型硅单晶衬底10上外延生长P-型外延层11，该外延层为异性外延，生长P-型外延层后，在N+型硅单晶衬底10和P-型外延层11之间形成了P-N+结。N+型硅单晶衬底10可采用As、P等作为掺杂杂质，衬底电阻率范围在0.01 0.001Ω.cm之间，优先选As为掺杂元~素。硅单晶衬底的晶向可为<100>或<111>，优选<111>晶向。P-型外延层11采用气相外延工艺生长，掺杂元素可为B等P型元素，P-型外延层电阻率依据耐压设定，范围为1 1000Ω.cm，~
根据耐压要求进行外延层电阻率和厚度的选择。600V产品典型的P-型外延层厚度可为45~
60um。

[0037] 2）在N+型硅单晶衬底10和P-型外延层11进一步形成P+型层12，P+型层掺杂浓度比P-型外延层11高至少1个数量级。P+型层12的形成方法可以在P-型外延层11生长后继续生长浓度更高的外延层，也可以在P-型外延层11上面通过B扩散形成，形成方法可以采用离子注入或者液态（固态、或气态）扩散形成B原子的预掺杂，再在高温炉管中退火增加掺杂结深。P+型层12的厚度控制在3 15um范围，更厚的深度也是可以的，但需要控制N+型硅单晶衬~底和P-型外延层间的扩散。

[0038] 3)铂扩散：将氯亚铂酸氨溶液或铂酸氨溶液作为铂扩散源，可以选择通过铂蒸发或铂溅射工艺方法实现铂原子依附于硅片背面或者正面，将清洗后的附着有铂原子的硅片放入温度850 950℃的铂扩散炉中进行金属铂的替位掺杂，形成少子复合中心。~

[0039] 4）光刻：把铂扩散后的硅片进行涂胶、曝光、显影、去氧化层等工序，刻出台面图形；

[0040] 5）台面腐蚀：用混酸硅腐蚀液刻蚀台面形成沟槽，沟槽的深度需要超过P-型外延层至少10um，即沟槽需至少深入N+型硅单晶衬底10um，确保N+型硅单晶衬底和P-型外延层之间的PN结露出沟槽表面。

[0041] 6）玻璃钝化：可以采用电泳、光阻玻璃、刀刮法等工艺实现沟槽内玻璃层的填充和PN结的保护，填充玻璃材质可以选用铅或锌玻璃，填充玻璃后的硅片在750 850℃的烧结炉~中烧结成型形成玻璃钝化沟槽13，烧结工艺更多参考玻璃粉规格指导书要求，上述温度仅作为大部分常用玻璃粉制造商推荐值。玻璃钝化后在芯片外环区的台面上通过低温CVD淀积覆盖氧化硅保护层16。

[0042] 7）镀镍、镀金：将上述玻璃钝化完毕及积淀了二氧化硅保护层的硅片，背面采用砂轮、化学腐蚀等方法，将硅片减薄到需要的厚度。然后将硅片在稀释后的氢氟酸溶液中去除表面氧化层。如果出于考虑可靠性要求，在硅片减薄前，在正面采用光刻胶涂覆、曝光，将玻璃钝化沟槽保护后再腐蚀表面氧化层。将去除氧化层的硅片在镀槽中镀镍、镀金等工序，形成NiAu正面欧姆接触金属层14、NiAu背面欧姆接触金属层15。

[0043] 在上述工艺中跟常规GPP器件相比较需特别注意的是，玻璃钝化沟槽的腐蚀深度要超过P-型外延层深入至N+型硅单晶衬底层，玻璃钝化沟槽侧壁表面露出P+型层表面， 玻璃钝化沟槽必须覆盖位于沟槽中的P+型层、P-型外延层和部分N+硅单晶衬底，否则结区容易产生漏电现象。

[0044] 上述FRD芯片正面和背面均采用NiAu 欧姆接触金属作为电极引出，在用TO-220等贴片封装时，芯片正极需要采用焊接工艺实现。当芯片封装必须使用键合工艺时，就需要芯片正面金属采用铝层，则在上述第7步需要采用蒸发或者溅射铝（或铝硅合金、或铝硅铜合金）到硅片正面，然后采用光刻的方法去除多余金属，形成芯片正面欧姆接触金属；最后再做减薄和背金工序，背金可以选择Ag或者Au层形成背面欧姆接触金属。

[0045] 图2中采用单沟玻璃钝化工艺，在芯片上形成单面玻璃钝化沟槽；为进一步提高芯片可靠性，也可以采用如图3的环形玻璃钝化双沟槽工艺实现。环形玻璃钝化双沟槽的优势是沟槽比较窄，沟槽内填充的玻璃层比较少，跟硅之间产生的应力匹配更好，在高温可靠性方面性能更好。

[0046] 实施例2

[0047] 利用平面外延工艺结构制作本发明的低存储电荷快恢复二极管芯片。

[0048] 平面外延工艺结构制作的低存储电荷快恢复二极管芯片结构：参考图4，在P+型硅单晶衬底20上生长有P-型外延层21，在P-型外延层上设置有N+型主结有源区22和N+型场限环区23；在部分N+型主结有源区上方、部分N+型场限环区上方及P-型外延层上表面上设置有氧化硅层24；在部分N+型主结有源区上方、部分N+型场限环区上方及部分氧化硅层上方设置有多晶硅场板25； 在多晶硅场板上方、部分氧化硅层上方、部分N+型场限环区上方设置有钝化层27；在部分N+主结有源区上设置有欧姆接触层26，并在欧姆接触层上设置有正面欧姆接触金属28；在P+型硅单晶衬底背面设置有背面欧姆接触金属29。

[0049] 该二极管芯片为N+/P-/P+结构的NP结，其制作工艺如下。

[0050] 1）在P+型硅单晶衬底20上外延生长P-型外延层21，该外延为同性外延，生长外延后，P+型硅单晶衬底P-型外延层之间形成了P+ /P-过渡区，该过渡区的宽度影响FRD器件的恢复软度。P+型硅单晶衬底采用B做掺杂元素，硅单晶衬底电阻率范围在0.01 0.001Ω.cm~之间。硅单晶衬底的晶向可为<100>或<111>。P-型外延层采用气相外延工艺生长，掺杂元素为B等P型元素，P-型外延层电阻率依据耐压设定，范围为1 1000Ω.cm，根据耐压要求进行~
P-型外延层电阻率和厚度的选择。600V产品典型的P-型外延层厚度可为50 70um。由于P-型~
外延的电阻率较高，控制衬底和外延层之间的过渡区较为关键。

[0051] 2）在P-型外延层上通过高温氧化生长初始的氧化硅层24，氧化温度可选择在900~1050℃，更低的氧化温度对于控制P-型外延层和P+型硅单晶衬底层间的过渡区较有利，但也会导致氧化时间很长，需要折中考虑。在上述初始的氧化硅层24上面光刻、腐蚀形成场限环区及主结有源区。

[0052] 3）离子注入、推进：将磷离子注入到场限环区及主结有源区中，注入的能量为40~150keV，剂量为2e13 1e15cm-2，之后放入扩散炉中进行高温推进形成阴极N+型主结有源区~
22和N+型场限环区23，推进的温度1050 1200℃之间，结深主要取决于版图和器件结构设~
计，建议的结深范围为4 10 um。然后在形成的部分N+型主结有源区上通过注入或者扩散磷~
离子，形成N++型欧姆接触层26。多晶硅场板25制作：在制作好的N+型主结有源区、N+型场限环区及氧化硅层上积淀400 700nm厚的多晶硅，并做B掺杂，再经光刻刻蚀形成多晶硅场板~
25，多晶硅场板位于部分N+型主结有源区上方、部分N+型场限环区上方及部分氧化硅层上方。

[0053] 4）铂扩散：在硅片正面表面淀积300 12000nm厚度的氧化硅或者磷硅玻璃作为钝~化层27，光刻腐蚀在N++欧姆接触层26上形成正面欧姆接触窗口。将氯亚铂酸氨溶液或铂酸氨溶液作为铂扩散源、采用铂蒸发或铂溅射等工艺方法实现铂原子依附于硅片正面或者背面上，把清洗后的硅片放入温度850 950℃的铂扩散炉中进行金属铂的替位掺杂，形成少子~
复合中心。

[0054] 5）正面阴极金属制作：在欧姆接触层26上面正面欧姆接触窗口通过蒸发或者溅射的方式淀积铝层作为正面欧姆接触金属层，通过光刻、腐蚀方式形成正面欧姆接触金属28。根据使用的要求，也可以采用Ag作为正面引出金属，主要取决于封装工艺方式。

[0055] 6）减薄、背面金属化：将上述钝化完毕的硅片，背面采用砂轮、化学腐蚀等方法，将硅片减薄到需要的厚度。采用蒸发或者溅射等工艺方法实现背面欧姆接触金属29的淀积，从而引出背面阳极金属。

[0056] 图5为图2和图3方法制作的P+/P-/N+结构的二极管芯片结浓度分布图，横坐标为芯片硅表面到衬底层的距离，单位微米，纵坐标为掺杂浓度分布值Nd，单位为粒/cm3，其中1指的N+型掺杂浓度，2指的是P-型掺杂浓度，3指的是P+型掺杂浓度。