一种具有记录能力的电子装置与电路状态记录方法，电子装置具有：第一模块，产生请求指令；第二模块，接收请求指令并产生响应信号；请求网关，依据请求致能信号，允许请求指令被传送至第二模块；响应网关，依据响应致能信号，允许响应信号被传送至第一模块；监控模块，依据请求指令与响应信号选择性地产生暂停信号，并依据完成信号产生请求致能信号与响应致能信号；时脉控制模块，将主时脉信号选择性地输出为第一、第二时脉信号分别控制第一、第二模块，依据暂停信号产生记录指令并暂停输出第一、第二时脉信号，并依据完成信号重新输出第一、第二时脉信号；记录模块，当收到记录指令时，记录请求指令与响应信号，当记录完成时，产生完成信号。
第一功能模块，基于一第一时脉信号而动作，用以产生请求指令；
第二功能模块，基于一第二时脉信号而动作，用以接收该请求指令并产生对应的响应信号；
请求网关，分别电性连接该第一功能模块与该第二功能模块，用以依据请求致能信号，允许该请求指令被传送至该第二功能模块；
响应网关，分别电性连接该第一功能模块与该第二功能模块，用以依据响应致能信号，允许该响应信号被传送至该第一功能模块；
监控模块，分别电性连接该第一功能模块、该第二功能模块、该请求网关与该响应网关，依据该请求指令与该响应信号选择性地产生暂停信号，并依据完成信号产生该请求致能信号或该响应致能信号；
时脉控制模块，电性连接该第一功能模块、该第二功能模块与该监控模块，用以将主时脉信号选择性地输出为该第一时脉信号与该第二时脉信号，其中该时脉控制模块依据该暂停信号产生一记录指令并暂停输出该第一时脉信号与该第二时脉信号，并依据该完成信号重新输出该第一时脉信号与该第二时脉信号；
记录模块，电性连接该时脉控制模块、该第一功能模块与该第二功能模块，当收到该记录指令时，开始记录该请求指令与该响应信号，当该请求指令与该响应信号被记录完成时，产生该完成信号。
2.如权利要求1所述的电子装置，其特征在于，该记录模块包括：
请求记录单元，电性连接该第一功能模块与该时脉控制模块，当收到该记录指令时，开始记录该请求指令，当该请求指令被记录完成时，产生第一完成信号；
响应记录单元，电性连接该第二功能模块与该时脉控制模块，当收到该记录指令时，开始记录该响应信号，当该响应信号被记录完成时，产生第二完成信号；以及逻辑门，电性连接该请求记录单元、该响应记录单元与该时脉控制模块，依据该第一完成信号与该第二完成信号产生该完成信号。
3.如权利要求2所述的电子装置，其特征在于，还包括：
转存模块，电性连接该记录模块与该电子装置外的一存储器，用以将该记录模块所记录的该请求指令及/或该响应信号转存于该存储器。
4.如权利要求1所述的电子装置，其特征在于，该请求网关包括与门，该与门的第一输入端电性连接于该第一功能模块以接收该请求指令，该与门的第二输入端电性连接于该监控模块以接收该请求致能信号，该与门的输出端电性连接该第二功能模块。
5.如权利要求1所述的电子装置，其特征在于，该响应网关包括与门，该与门的第一输入端电性连接于该第二功能模块以接收该响应信号，该与门的第二输入端电性连接于该监控模块以接收该响应致能信号，该与门的输出端电性连接该第一功能模块。
6.一种电路状态记录方法，其特征在于，所述电路状态记录方法适于记录第一功能模块与第二功能模块的互动，且包含当该第一功能模块对该第二功能模块传送请求指令，或该第二功能模块对该第一功能模块传送响应信号时，执行下列步骤：暂时封锁该第一功能模块与该第二功能模块之间的通信通道；
当该请求指令及/或该响应信号被记录完成，停止封锁该通信通道，并对该第一功能模块输出该第一时脉信号，对该第二功能模块输出该第二时脉信号。
7.如权利要求6所述的电路状态记录方法，其特征在于，该通信通道包括有第一与门与第二与门，该第一与门的第一输入端电性连接于该第一功能模块，该第一与门的第二输入端接收请求致能信号，该第一与门的输出端电性连接该第二功能模块，该第二与门的第一输入端电性连接于该第二功能模块，该第二与门的第二输入端接收响应致能信号，该第二与门的输出端电性连接该第一功能模块，于封锁该通信通道的步骤中，将该请求致能信号的逻辑电平与该响应致能信号的逻辑电平调整为低逻辑电平。
8.如权利要求6所述的电路状态记录方法，其特征在于，于记录该请求指令或该响应信号的步骤中，将该请求指令或该响应信号复制于队列中，以降低记录该请求指令或该响应信号所花费的时间。
9.如权利要求6所述的电路状态记录方法，其特征在于，还包含将所记录的该请求指令或该响应信号转存于一存储器。
10.如权利要求6所述的电路状态记录方法，其特征在于，所记录的该请求指令还包含时间戳记与该第一功能模块的戳记。
具有记录能力的电子装置与电路状态记录方法
技术领域
[0001] 本发明关于一种具有记录能力的电子装置与电路状态记录方法，特别是一种便于还原电子装置运作状态的电子装置与电路状态记录方法。
背景技术
[0002] 电子装置在运作时可能会发生错误。为了减少使用者在使用电子装置时，电子装置发生错误的几率，设计者会使用模拟软件或模拟系统来模拟电子装置运作的状态。然而模拟电子装置运作的状态仅仅能验证设计者所预期发生的事件，对于设计者未曾设想的事件、状态或错误并没有办法模拟。
[0003] 近来有些电子装置设置了一些调试用的架构，例如调试总线与调试暂存器(debug bus and debug register)、扫描链(scan chain)等等。然而这些架构都仅仅能记录发生错误时的最终状态。换句话说，设计者于收到使用者反馈的记录时，仅知道发生错误时电子装置的状态，而无法知道发生错误的真正原因。
发明内容
[0004] 鉴于以上问题，本发明旨在提供一种具有流程记录功能的电子装置，借以记录电子装置中各模块的信息传递流程，以便于使用者及/或设计者借以调试。
[0005] 本发明所揭露的电子装置具有第一功能模块、第二功能模块、请求网关(Gateway)、响应网关、监控模块、时脉控制模块与记录模块。第一功能模块基于第一时脉信号而动作，用以产生请求指令。第二功能模块基于第二时脉信号而动作，用以接收请求指令并产生对应的响应信号。请求网关分别电性连接第一功能模块与第二功能模块，用以依据请求致能信号，允许请求指令被传送至第二功能模块。响应网关分别电性连接第一功能模块与第二功能模块，用以依据响应致能信号，允许响应信号被传送至第一功能模块。监控模块分别电性连接第一功能模块、第二功能模块、请求网关与响应网关，监控模块依据请求指令与响应信号选择性地产生暂停信号，并依据完成信号产生请求致能信号或响应致能信号。时脉控制模块电性连接第一功能模块、第二功能模块与监控模块，用以将主时脉信号选择性地输出为第一时脉信号与第二时脉信号，其中时脉控制模块依据暂停信号产生记录指令并暂停输出第一时脉信号与第二时脉信号，并依据完成信号重新输出第一时脉信号与第二时脉信号。记录模块电性连接时脉控制模块、第一功能模块与第二功能模块，当收到记录指令时，开始记录请求指令与响应信号，当请求指令与响应信号被记录完成时，产生完成信号。
[0006] 本发明揭露的电路状态记录方法，适于记录第一功能模块与第二功能模块的互动，且包含当第一功能模块对第二功能模块传送请求指令，或第二功能模块对第一功能模块传送响应信号时，执行下列步骤：暂时封锁第一功能模块与第二功能模块之间的通信通道；暂停对第一功能模块输出第一时脉信号；暂停对第二功能模块输出第二时脉信号；记录请求指令或响应信号；以及当请求指令及/或响应信号被记录完成，停止封锁通信通道，并对第一功能模块输出第一时脉信号，对第二功能模块输出第二时脉信号。
[0007] 本发明通过记录电子装置中各模块的信息传递流程，能够还原电子装置的运作状态，从而便于使用者及/或设计者借以调试。
[0008] 以上关于本发明内容的说明及以下的实施方式的说明用以示范与解释本发明的精神与原理，并且提供本发明权利要求书的进一步的解释。
附图说明
[0009] 图1为依据本发明一实施例的电子装置功能方块图。
[0010] 图2依据本发明一实施例中关于第一功能模块与第二功能模块的各信号时序图。
[0011] 其中，附图中符号的简单说明如下：
[0012] 1000 电子装置
[0013] 1100 第一功能模块
[0014] 1200 第二功能模块
[0015] 1300 请求网关
[0016] 1400 响应网关
[0017] 1500 监控模块
[0018] 1600 时脉控制模块
[0019] 1700 记录模块
[0020] 1800 转存模块
[0021] 2000 存储器
[0022] REQ 请求指令
[0023] REQ_A、REQ_B 信号
[0024] REQ_EN 请求致能信号
[0025] RESP 响应信号
[0026] RESP_EN 响应致能信号
[0027] CLK_G、CLK1、CLK2 时脉信号
[0028] HOLD 暂停信号
[0029] REC 记录指令
[0030] FIN 完成信号。
具体实施方式
[0031] 以下在实施方式中详细叙述本发明的详细特征以及优点，其内容足以使所属领域技术人员了解本发明的技术内容并据以实施，且根据本说明书所揭露的内容、权利要求书及图式，所属领域技术人员可轻易地理解本发明相关的目的及优点。以下的实施例进一步详细说明本发明的观点，但非以任何观点限制本发明的范畴。
[0032] 请参照图1，其是依据本发明一实施例的电子装置功能方块图。如图1所示，本实施例中的电子装置1000具有第一功能模块1100、第二功能模块1200、请求网关1300、响应网关1400、监控模块1500、时脉控制模块1600与记录模块1700。其中请求网关1300与响应网关
1400均分别与第一功能模块1100以及第二功能模块1200电性连接。监控模块1500电性连接于第一功能模块1100、第二功能模块1200、请求网关1300与响应网关1400。时脉控制模块
1600分别电性连接第一功能模块1100、第二功能模块1200与监控模块1500。记录模块1700电性连接于监控模块1500。
[0033] 第一功能模块1100基于第一时脉信号CLK1而动作，用以产生请求指令REQ。第二功能模块1200基于第二时脉信号CLK2而动作，用以接收请求指令REQ并产生对应的响应信号RESP。于一实施例中，第二功能模块1200所送出的响应信号RESP是用来通知第一功能模块1100是否收到请求指令REQ。于另一实施例中，第二功能模块1200所送出的响应信号RESP是请求指令REQ所请求的信息本身。
[0034] 请求网关1300用以依据请求致能信号REQ_EN，允许请求指令REQ被传送至第二功能模块1200。响应网关1400用以依据响应致能信号RESP_EN，允许响应信号RESP被传送至第一功能模块1100。于一实施例中，请求指令REQ是一个串行信号(serial signal)，也就是说每次(每一个时脉信号的周期)传送一个位的逻辑值。则于此实施例中，请求网关1300是一个与门(and-gate)，与门的第一输入端电性连接至第一功能模块1100以接收请求指令REQ，与门的第二输入端用来接收请求致能信号REQ_EN。也就是说，当请求致能信号REQ_EN的逻辑值为真时，与门的输出信号等于请求指令REQ，当请求致能信号REQ_EN的逻辑值为否时，与门的输出信号的逻辑值恒等于否。
[0035] 于另一实施例中，请求指令REQ为一组并行信号(parallel signal)，也就是说每次(每一个时脉信号的周期)传送N个位的逻辑值，其中N为正整数。则于此实施例中，请求网关1300有N个与门，每个与门的第一输入端电性连接至第一功能模块1100以接收请求指令REQ其中一位的值，而所有与门的第二输入端均用来接收请求致能信号REQ_EN。
[0036] 同样的，当响应信号RESP是一个串行信号(serial signal)，也就是说每次(每一个时脉信号的周期)传送一个位的逻辑值。则于此实施例中，响应网关1400是一个与门(and-gate)，与门的第一输入端电性连接至第二功能模块1200以接收响应信号RESP，与门的第二输入端用来接收响应致能信号RESP_EN。也就是说，当响应致能信号RESP_EN的逻辑值为真时，与门的输出信号等于响应信号RESP，当响应致能信号RESP_EN的逻辑值为否时，与门的输出信号的逻辑值恒等于否。
[0037] 于另一实施例中，响应信号RESP为一组并行信号(parallel signal)，也就是说每次(每一个时脉信号的周期)传送N个位的逻辑值，其中N为正整数。则于此实施例中，响应网关1400有N个与门，每个与门的第一输入端电性连接至第二功能模块1200以接收响应信号RESP其中一位的值，而所有与门的第二输入端均用来接收响应致能信号RESP_EN。
[0038] 监控模块1500依据请求指令REQ与响应信号RESP选择性地产生暂停信号HOLD，并依据完成信号FIN产生请求致能信号REQ_EN或响应致能信号RESP_EN。于一实施例中，当监控模块1500侦测到第一功能模块1100发出请求指令REQ或是第二功能模块1200发出响应信号RESP，则监控模块1500产生暂停信号HOLD给时脉控制模块1600。
[0039] 时脉控制模块1600用以将主时脉信号CLK_G选择性地输出为第一时脉信号CLK1与第二时脉信号CLK2。其中当时脉控制模块1600收到暂停信号HOLD时，时脉控制模块1600产生记录指令REC给记录模块1700，时脉控制模块1600并暂停输出第一时脉信号CLK1与第二时脉信号CLK2，并且时脉控制模块1600依据记录模块1700传来的完成信号FIN重新输出第一时脉信号CLK1与第二时脉信号CLK2。
[0040] 当收到记录指令REC时，记录模块1700开始记录请求指令REQ与响应信号RESP，当请求指令REQ与响应信号RESP被记录完成时，产生完成信号FIN。于一实施例中，当请求指令REQ是并行信号，也就是说一次有N个位的逻辑值，则记录模块1700将请求指令REQ的每个位放入队列，而后发出完成信号FIN，让时脉控制模块1600与监控模块1500控制第一功能模块1100与第二功能模块1200继续进行信号沟通以及运算。随后记录模块1700依序读取队列中所储存的请求指令REQ。如此，在队列还没有满的时候，第一功能模块1100与第二功能模块
1200之间的信号交换以及各功能模块的运作不会暂停太久。如果队列满了，则记录模块
1700一边将队列中所储存的值读出，一边将请求指令REQ放入队列，直到完全将请求指令REQ放入队列，则送出完成信号FIN。
[0041] 于一实施例中，记录模块1700具有请求记录单元、响应记录单元与逻辑门。请求记录单元电性连接第一功能模块1100与时脉控制模块1600，当收到记录指令REC时，开始记录请求指令REQ，当请求指令REQ被记录完成时，产生第一完成信号。响应记录单元电性连接第二功能模块1200与时脉控制模块1600，当收到记录指令REC时，开始记录响应信号RESP，当响应信号RESP被记录完成时，产生第二完成信号。逻辑门电性连接请求记录单元、响应记录单元与时脉控制模块，依据第一完成信号与第二完成信号产生完成信号FIN。换句话说，请求记录单元与响应记录单元均可以是前述的队列。
[0042] 为了理解各信号的时序关系，请参照图2，其是依据本发明一实施例中关于第一功能模块与第二功能模块的各信号时序图。如图2所示，可以看出请求致能信号REQ_EN与响应致能信号RESP_EN的逻辑值预设为低逻辑电平，也就是说预设两个网关的状态均为封锁。并且可以看到暂停信号HOLD的逻辑值预设为低逻辑电平(不暂停)、完成信号FIN的逻辑值预设为低逻辑电平。其中REQ_A表示从第一功能模块1100发出的请求指令REQ，而REQ_B表示第二功能模块1200所收到的请求指令REQ。于时间点T1，信号REQ_A的逻辑电平上升，表示第一功能模块1100送出请求指令REQ，因此暂停信号HOLD的逻辑电平也随之上升，从而使的第一时脉信号CLK1的逻辑电平接着被固定于低逻辑电平。接着于时间点T2，时脉控制模块1600使记录指令REC的逻辑电平上升，通知记录模块1700开始记录请求指令REQ。记录模块1700于时间点T3时，完成请求指令REQ的记录，并将完成信号FIN的逻辑电平提升，通知各模块请求指令REQ已经被记录了。于是在时间点T4，记录指令REC与完成信号FIN的逻辑电平都被调低。而后于时间点T5，暂停信号HOLD的逻辑电平被调低且请求致能信号REQ_EN的逻辑电平被调高，可以看到信号REQ_B的逻辑电平同时提高，表示第二功能模块1200收到请求指令REQ。最后在时间点T6开始，第一时脉信号CLK1重新被提供给第一功能模块。于此实施例中须注意的是，当第一时脉信号CLK1被箝制而固定其逻辑电平时，第二时脉信号以及其他各功能模块的时脉信号也会被箝制而固定其逻辑电平。
[0043] 于一实施例中，电子装置1000还具有第三功能模块(未绘示)，当第一功能模块1100、第二功能模块1200与第三功能模块其中之一送出指令或信号时，监控模块1500即发出暂停信号HOLD。如此，避免三个功能模块不同步。虽然上述各实施例仅述及两个或三个功能模块的态样，然而所属领域技术人员当可理解电子装置1000中的功能模块数量可以有任意多个。
[0044] 于一实施例中，电子装置1000还具有转存模块1800，转存模块1800电性连接于记录模块1700与电子装置1000以外的存储器2000。转存模块1800用来把记录模块1700所记录的第一功能模块1100与第二功能模块1200之间的信号交换记录，转存于存储器2000。从而这些信号交换记录可以被整个系统的其他装置所存取与处理，同时电子装置1000所能记录的信号交换记录量将不受限于记录模块1700本身。
[0045] 于一实施例中，记录模块1700所记录的信号交换记录，包含有信号本身、时间戳记(stamp)、发出信号的功能模块的戳记。如此一来，当电子装置1000发生错误的时候，设计者或使用者得以运用这些信息来重现电子装置1000发生错误以前一段时间内，电子装置中各功能模块的动作状态。
[0046] 表一
[0047]
[0048] 表二
[0049]
[0050] 举例来说，记录模块1700内建有存储器，记录模块1700所记录的信号交换记录的数据结构如上表一所示，一笔记录包含了数据与标头，标头中有子时间戳记、数据数与模块戳记。而由转存模块1800将信号交换记录转存到存储器2000时，额外加上主时间戳记与总数据数的信息。当电子装置具有多组模块间的互动需要被记录，则电子装置可以具有多个记录模块1700分别对应需要被记录的两个模块。且主时间戳记与子时间戳记可以都由转存模块1800产生，并且两者彼此相关。于一实施例中，主时间戳记共有48位，而子时间戳记有16位。每次有一个暂停信号HOLD产生(或多个暂停信号HOLD同时发生)，则表示有一次记录的事件，于该时间点记录了一个或多个信号交换的行为，因此所有的子时间戳记都加一，而相应发生记录的记录模块将以表一的形式进行记录。当子时间戳记已经累记到255(16位都为1)时，又收到一次暂停信号HOLD，则子时间戳记归零，而主时间戳记的值加一。
[0051] 于一实施例中，当有其中一个记录模块1700内建的存储器满了，则转存模块1800开始将各记录模块中所记录的信息转存到存储器2000。并加上如表二的标头。于另一实施例中，每当主时间戳记的值加一时，转存模块1800开始将各记录模块中所记录的信息转存到存储器2000。并加上如表二的标头。如此，在存储器2000中的数据可以完整呈现出各个模块所发出的请求指令的先后关系，便于设计者通过这样的数据来重现电子装置中各模块的互动模式。
[0052] 以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
