本发明涉及集成电路技术领域，特别涉及一种用于DC‑DC变换器的驱动电路。本发明的电路包括反馈控制单元、驱动控制单元、开关管缓冲器、功率开关管和自举电容Cboot、输出滤波电感L、滤波电容Cout以及负载Load。所述功率开关管分为上管和下管，分别由k段共m个并联的NMOS管构成，根据负载电流的不同，可以控制开启不同段数的功率开关管。负载越轻开启的功率开关管段数越少，当功率开关管开启段数为1时，浮动栅压驱动功能开始工作，根据负载电流的不同调整栅极驱动电压，从而降低了在轻载情况下的驱动损耗，进而提高了DC‑DC变换器的效率，特别是轻载情况下的效率。本发明尤其适用于大电流负载的DC‑DC变换器轻载情况下效率的提高。
1.一种用于DC-DC变换器的驱动电路，包括驱动控制单元、功率开关管、反馈控制单元、自举电容、滤波电感、滤波电容和负载；所述驱动控制单元包括浮动栅压控制电路、电流采样电路和分段驱动控制电路；所述浮动栅压控制电路接外部电源，其输入端接电流采样电路的第一输出端，其输出端接分段驱动控制电路的第一输入端；电流采样电路用于对流经滤波电感上的电流进行采样，其第二输出端接分段驱动控制电路的第二输入端；所述功率开关管由上功率开关管和下功率开关管构成，上功率开关管和下功率开关管均为m个，同时均分为k段，m≥2，k≥2；每个上功率开关管的栅极均连接一个与门的输出端，该与门的一个输入端接分段驱动控制电路的输出端，另一个输入端接反馈控制单元的输出端；每个下功率开关管的栅极均连接一个或非门的输出端，该或非门的一个输入端接分段驱动控制电路的输出端，另一个输入端接反馈控制单元的输出端；上功率开关管的漏极接电源，源极接滤波电感的一端；下功率开关管的源极接地，漏极接滤波电感的一端；自举电容的一端接浮动栅压控制电路，另一端接滤波电感的一端；滤波电感的另一端通过滤波电容后接地；负载与滤波电容并联；反馈控制单元的输入端接滤波电感的另一端；
所述分段驱动控制电路用于根据电流采样电路采样到的电流信号每隔4个时钟周期对分段信号做出一次调整；
所述浮动栅压控制电路用于在功率开关管开启段数为1时，根据电流采样电路采样到的电流信号调节自举电容上的充电电压。
2.根据权利要求1所述的一种用于DC-DC变换器的驱动电路，其特征在于，所述浮动栅压控制电路由第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第一电阻R0、第二电阻R1、电容C1和比较器构成；其中，第一PMOS管MP1的源极接电源，其栅极接比较器的输出端；比较器的反相输入端接电流采样电路的输出端，其同相输入端接第六PMOS管MP6的漏极；第二PMOS管MP2的源极接第一PMOS管MP1的漏极，其栅极接第三PMOS管MP3的漏极；第四PMOS管MP4的源极接第二PMOS管MP2的漏极，其栅极接第五PMOS管MP5的漏极；第六PMOS管MP6的源极接第四PMOS管MP4的漏极，其栅极通过第一电阻R0后接第五PMOS管MP5的漏极；第六PMOS管MP6漏极与比较器同相输入端的连接点通过电容C1后接地；第二电阻R1与电容C1并联；第三PMOS管MP3的源极接第一PMOS管MP1的漏极，其栅极与漏极互连；第五PMOS管MP5的源极接第三PMOS管MP3的漏极，其栅极与漏极互连；自举电容的一端接第一PMOS管MP1的漏极，另一端通过第一电阻R0后接第五PMOS管MP5的漏极。
一种用于DC-DC变换器的驱动电路
技术领域
[0001] 本发明涉及集成电路技术领域，特别涉及一种用于DC-DC变换器的驱动电路。
背景技术
[0002] DC-DC变换器在手机、平板等智能设备中的应用相当广泛，随着这些设备功能越来越强大，对电源性能的要求也越来越高，因此提高DC-DC变换器的转换效率显得至关重要。
[0003] 在DC-DC变换器中，主要存在三种功率损耗:导通损耗、静态损耗和动态损耗(包括功率开关管的驱动损耗和交越损耗)。在不同的负载电流下，各种功率损耗对转换效率的影响不同，比如在负载电流较大的重载条件下，导通损耗是功率损耗的主要来源，而在负载电流较小的轻载情况下，功率开关管的驱动损耗才是功率损耗的主因。因此，在不同的负载电流状态下，应采取不同的栅驱动技术实现效率的最优化。
发明内容
[0004] 本发明针对上述问题，提出在不同的负载电流情况下，通过对功率开关管进行分段驱动和浮动栅压驱动，并采用自适应死区时间控制，在最大程度上提高DC-DC变换器的转换效率的驱动电路。
[0005] 本发明的技术方案：一种用于DC-DC变换器的驱动电路，包括驱动控制单元、功率开关管、反馈控制单元、自举电容、滤波电感、滤波电容和负载；所述驱动控制单元包括浮动栅压控制电路、电流采样电路和分段驱动控制电路；所述浮动栅压控制电路接外部电源，其输入端接电流采样电路的第一输出端，其输出端接分段驱动控制电路的第一输入端；电流采样电路用于对流经滤波电感上的电流进行采样，其第二输出端接分段驱动控制电路的第二输入端；所述功率开关管由上功率开关管和下功率开关管构成，上功率开关管和下功率开关管均为m个，同时均分为k段，m≥2，k≥2；每个上功率开关管的栅极均连接一个与门的输出端，该与门的一个输入端接分段驱动控制电路的输出端，另一个输入端接反馈控制单元的输出端；每个下功率开关管的栅极均连接一个或非门的输出端，该或非门的一个输入端接分段驱动控制电路的输出端，另一个输入端接反馈控制单元的输出端；上功率开关管的漏极接电源，源极接滤波电感的一端；下功率开关管的源极接地，漏极接滤波电感的一端；自举电容的一端接浮动栅压控制电路，另一端接滤波电感的一端；滤波电感的另一端通过滤波电容后接地；负载与滤波电容并联；反馈控制单元的输入端接滤波电感的另一端；
[0006] 所述分段驱动控制电路用于根据电流采样电路采样到的电流信号每隔4个时钟周期对分段信号做出一次调整；
[0007] 所述浮动栅压控制电路用于在功率开关管开启段数为1时，根据电流采样电路采样到的电流信号调节自举电容上的充电电压。
[0008] 具体的，所述浮动栅压控制电路由第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第一电阻R0、第二电阻R1、电容C1和比较器构成；其中，第一PMOS管MP1的源极接电源，其栅极接比较器的输出端；比较器的反相输入端接电流采样电路的输出端，其同相输入端接第六PMOS管MP6的漏极；第二PMOS管MP2的源极接第一PMOS管MP1的漏极，其栅极接第三PMOS管MP3的漏极；第四PMOS管MP4的源极接第二PMOS管MP2的漏极，其栅极接第五PMOS管MP5的漏极；第六PMOS管MP6的源极接第四PMOS管MP4的漏极，其栅极通过第一电阻R0后接第五PMOS管MP5的漏极；第六PMOS管MP6漏极与比较器反相输入端的连接点通过电容C1后接地；第二电阻R1与电容C1并联；第三PMOS管MP3的源极接第一PMOS管MP1的漏极，其栅极与漏极互连；第五PMOS管MP5的源极接第三PMOS管MP3的漏极，其栅极与漏极互连；自举电容的一端接第一PMOS管MP1的漏极，另一端通过第一电阻R0后接第五PMOS管MP5的漏极。
[0009] 本发明的有益效果为，根据不同的负载电流，采用负载自适应功率开关管分段和浮动栅压控制的方式来进行功率开关管的驱动，从而使功率开关管的导通损耗和驱动损耗之和最小，进而提高DC-DC变换器的效率，尤其是轻载情况下的效率。
附图说明
[0010] 图1为本发明DC-DC变换器结构示意图；
[0011] 图2为本发明分段驱动控制电路结构示意图；
[0012] 图3为本发明浮动栅压控制电路结构示意图。
具体实施方式
[0013] 下面结合附图和实施例对本发明进行详细的描述
[0014] 如图1所示，本发明的驱动电路，包括反馈控制单元、驱动控制单元、开关管缓冲器、功率开关管和自举电容Cboot、输出滤波电感L、滤波电容Cout以及负载Load。所述驱动控制单元由浮动栅压控制电路、电流采样电路、分段控制电路以及一些与门和或非门构成。
[0015] 所述功率开关管分为上管和下管，上管和下管都是NMOS管；所述上管包括m个NMOS管分为k段；所述下管包括m个NMOS管也分为k段；所述每个功率开关管的栅极都连接一个开关管缓冲器；所述上管的漏极接功率输入电源，栅极接开关管缓冲器的输出；所述上管的源极和下管的漏极共同接到滤波电感的左端；所述下管的栅极同样接功率开关管缓冲器，源极接地。所述m和k为整数，m和k满足大于等于2。所述驱动控制单元的2m个输出端口，都通过开关管缓冲器分别连接到2m个功率开关管。
[0016] 当负载电流变化时，上管和下管各有j段功率开关管保持正常工作，其余的功率开关管一直保持关断。当负载电流达到Imax时，j＝k，即所有的功率开关管都保持正常工作，当负载电流低于Imin时，j＝1，即上下管中都各只有1段功率开关保持正常工作，其余都保持关断。
[0017] 进一步地，所述功率开关管开启段数为1时，浮动栅压控制电路开始工作；所述浮动栅压控制电路根据流过电感电流的不同控制自举电容上产生不同的充电电压，使得最终功率开关上的栅驱动电压不同；所述栅驱动电压由公式确定，其中，Vsense表示电流采样电路的输出电压，kp表示PMOS管的电导常数，Vthp表示PMOS管的阈值电压，W/L表示晶体管的宽长比。
[0018] 进一步地，反馈控制单元根据输出电压的值产生脉冲宽度调制信号，脉冲宽度调制信号送到驱动控制单元，驱动控制单元中的电流采样模块，在下管开启时，对电感电流按M:1的比例进行采样，所述分段驱动控制电路根据采样到的电流每隔4个时钟周期对分段信号做出一次调整。当功率开关管开启段数为1时，浮动栅压控制电路根据采样到的电流自动调节自举电容Cboot上的充电电压。
[0019] 实施例
[0020] 在图1的基础上，采用3段NMOS管作为上管的功率开关管，采用3段NMOS管作为下管的功率开关管，相应的，驱动单元的输出也对应seg1、seg2和seg3共3个控制信号。当负载电流大于Imax时，3段功率开关管都保持开启状态，当负载电流小于Imin时，只有1段功率开关管处于正常工作状态，保持开启，其余2段一直处于关断状态。而当负载电流介于Imax和Imin之间时，有2段功率开关管保持开启，有1段功率开关管一直保持关断。
[0021] 图2为本例的分段驱动控制电路结构示意图，由两个比较器CMP1和CMP2以及一个状态机FSM构成，CMP1的同相输入端和CMP2的反相输入端共同接电流采样电路的输出Vsense，CMP1的反相输入端接Vrefh参考电平，CMP2的同相输入端接Vrefl参考电平，CMP1的输出接状态机FSM的up端，CMP2的输出端接状态机FSM的down端，状态机FSM的输出分别控制seg2和seg3段功率开关管。状态机FSM由1/4的时钟信号clk控制。
[0022] 它的工作原理为，电流采样电路的输出和Vrefh以及Vrefl作比较，当Vsense>Vrefh时，CMP1输出高电平，当Vsense
[0023] 图3为本发明浮动栅压控制电路结构示意图，PMOS管MP1、MP2、MP3、MP4、MP5、MP6，电阻R0，R1，电容C1和比较器CMP3共同构成。MP3和MP5各自连接成二极管连接的形式，串接在一起，而且MP3与MP5的尺寸大小相同。通过电阻R0连接到自举电容Cboot两端。MP2和MP4分别与MP3和MP5构成电流镜的结构，把自举电容两端电压产生的电流镜像到电阻R1上。当下管开启的时候，GL为高，比较器CMP3使能有效，把R1上的电压与电流采样模块的输出作比较，当自举电容转换得到的电压达到Vsense时，比较器输出为高，关断MP1管，这时自举电容停止充电，而自举电容两端的电压也就是上管栅源两端的栅驱动电压。这样，上管的栅驱动电压就由采样得到的电流决定，实现了由负载电流决定的浮动栅压驱动。其中，自举电容两端的电压，即上管的栅驱动电压，由下面公式决定:
[0024]
[0025] 其中，Vsense表示电流采样电路的输出电压，kp表示PMOS管的电导常数，Vthp表示PMOS管的阈值电压，W3/L3表示MP3的宽长比。
