碳化硅半导体装置的制造方法

摘要

首先，在n+型SiC基板(1)的正面上生长n‑型SiC外延层(2)。这时，在n+型SiC基板(1)的背面上也生长背面侧n‑型SiC升华层。接下来，通过磨削除去背面侧n‑型SiC升华层和n+型SiC基板(1)的背面的表面层。接下来，对在n+型SiC基板(1)的磨削后的背面的表面层产生的变质层进行化学机械研磨。接下来，在n+型SiC基板(1)的研磨后的背面形成镍膜。接下来，通过热处理使镍膜硅化而形成硅化镍层。接下来，在硅化镍层的表面上，依次堆叠钛膜、镍膜和银膜而形成背面电极。通过进行以上工序，能够抑制背面电极剥离。

权利要求

1.一种碳化硅半导体装置的制造方法，其特征在于，包括：生长工序，在碳化硅的半导体基板的正面上形成碳化硅外延层；

磨削工序，在所述生长工序后，对所述半导体基板的背面进行磨削，从而将所述半导体基板的厚度减薄；

除去工序，通过研磨或蚀刻来除去由于所述磨削工序而在所述半导体基板的背面的表面层产生的变质层；

在所述除去工序后，在所述半导体基板的背面形成镍膜的工序；

通过热处理使所述镍膜硅化而形成硅化镍层的工序；以及在所述硅化镍层的表面上形成金属电极的工序。

2.根据权利要求1所述的碳化硅半导体装置的制造方法，其特征在于，所述研磨为化学机械研磨。

3.根据权利要求1所述的碳化硅半导体装置的制造方法，其特征在于，所述蚀刻为干法蚀刻或者湿法蚀刻。

4.根据权利要求1所述的碳化硅半导体装置的制造方法，其特征在于，在所述除去工序中，将所述半导体基板的厚度减薄100nm以上。

5.根据权利要求1所述的碳化硅半导体装置的制造方法，其特征在于，在所述生长工序中，在所述半导体基板的背面生长升华层，在所述磨削工序中，除去所述升华层并且除去所述半导体基板的背面的表面层。

6.根据权利要求1至5中任一项所述的碳化硅半导体装置的制造方法，其特征在于，所述金属电极是依次堆叠钛膜、镍膜和银膜而成的金属电极，或者是依次堆叠钛膜、镍膜和金膜而成的金属电极。

说明书

碳化硅半导体装置的制造方法

技术领域

[0001] 本发明涉及一种碳化硅半导体装置的制造方法。

背景技术

[0002] 以往以来，作为功率器件而使用的半导体器件是以使用了硅(Si)作为半导体材料的器件为主流。而另一方面，作为带隙比硅宽的半导体(以下称为宽带隙半导体)的碳化硅(SiC)，与硅相比具有3倍的导热率、10倍的最大电场强度和2倍的电子漂移速度这样的物理性质。因此，作为在绝缘击穿电压高且低损耗的情况下能够进行高温运行的功率器件，近年来，进行了应用SiC的研究。

[0003] 功率器件的结构以在背面侧具有具备了低电阻的欧姆电极的背面电极的纵型半导体器件为主流。在该纵型半导体器件的背面电极，使用了各种材料和结构，作为其中一种，提出了包括钛(Ti)层、镍(Ni)层以及银(Ag)层的层积体(例如，参考下述专利文献1)、或包括钛层、镍层以及金层的层积体(例如，参考下述专利文献2)等的背面电极。

[0004] 作为形成使用了SiC的纵型半导体器件的背面电极的方法，提出了这样的方法，即，在包括SiC的半导体基板(以下称为SiC基板)上形成镍层之后，利用热处理使镍层硅化而形成硅化镍层，由此将SiC基板和硅化镍层的接触(电接触部)作为欧姆接触(例如，参考下述专利文献1、专利文献2)。然而，在下述专利文献1、专利文献2中，存在在硅化镍层上形成的背面电极容易从硅化镍层剥离的问题。

[0005] 作为解决这种问题的方法，提出了在除去残存在硅化镍层的表面的镍层而使硅化镍层露出后，在硅化镍层上依次层叠钛层、镍层和银层，从而形成背面电极的方法(例如，参考下述专利文献3)。在下述专利文献3中，通过将背面电极的与硅化镍层接触的部分用除镍以外的金属构成，来抑制背面电极剥离。另外，即使在硅化镍层的表面形成了由碳(C)析出而成的层，由于能够将含碳的层与镍层一起除去，因此抑制了背面电极剥离。

[0006] 另外，作为形成半导体器件的背面电极的别的方法，提出了在通过等离子体蚀刻除去残存在硅化镍层的表面上的金属的碳化物或碳粒子后，在硅化镍层上形成背面电极的方法(例如，参考下述专利文献4)。另外，作为使半导体晶片的表面平坦化的方法，提出了具有对碳化硅的(000-1)C面进行机械加工的机械加工工序，以及在机械加工工序后，通过使用了含有氧原子物质的热氧化从而除去碳化硅的表面层0.1μm以上的表面层除去工序的方法(例如，参考下述专利文献5)。

[0007] 另外，作为使半导体晶片的表面平坦化的方法，提出了这样的方法，即，含有次氯酸钠和双氧水作为氧化剂，使用氧化还原电位相对于标准氢电极至少在700mV以上并且溶氧浓度在20mg/L以上的硅胶浆料，以0.05kg/cm2以上且0.20kg/cm2以下的研磨面压力研磨并除去通过机械研磨而形成的碳化硅单晶晶片表面的加工变质层(例如，参考下述专利文献6)。在下述专利文献6中，在通过氧化SiC使表面的SiC变为硬度与硅胶几乎相同的SiOx之后，进行最终研磨。

[0008] 现有技术文献

[0009] 专利文献

[0010] 专利文献1：日本特开2007-184571号公报

[0011] 专利文献2：日本特开2010-86999号公报

[0012] 专利文献3：日本特开2008-53291号公报

[0013] 专利文献4：日本特开2003-243323号公报

[0014] 专利文献5：日本专利第4539140号公报

[0015] 专利文献6：日本专利第4846445号公报

发明内容

[0016] 技术问题

[0017] 然而，即使在使用上述专利文献3、专利文献4的技术而形成了背面电极的情况下，也存在硅化镍层与背面电极的最下层的钛层的密合性低的问题。例如，发明人确认了在将半导体芯片切断为各个芯片状的切割时，背面电极从硅化镍层剥离的现象。其理由推测为如下。根据上述专利文献1，通过下述式(1)所示的镍与SiC的固相反应而生成硅化镍层。

[0018] Ni+2SiC→NiSi2+2C…(1)

[0019] 通过上述式(1)的反应而生成的碳作为结晶状态不稳定的过饱和状态或细微的析出体而分散并存在于硅化镍层的整个内部。在形成了硅化镍层之后进行热处理的情况下，分散于硅化镍层的内部的碳一起排出并凝集，在硅化镍层的表面和/或内部作为石墨等析出物以层状析出。由该碳凝集而成的析出物脆并且密合性低，因此即使因微小的应力也容易导致破裂，成为使在硅化镍层上形成的背面电极剥离的原因。

[0020] 在使用了SiC的半导体器件的制造工序中，由于在形成硅化镍层之后进行各种热处理，所以SiC基板的碳扩散，在硅化镍层的表面和/或内部析出。因为在硅化镍层的表面析出的碳可通过偏压溅射等处理除去，所以能够防止起因在硅化镍层的表面析出碳而引起的背面电极剥离。与此相对，除去在硅化镍层的内部析出的碳是非常困难的，存在背面电极从硅化镍层的内部的以层状析出了碳的部分剥离的问题。

[0021] 本发明为了解决因上述现有技术引起的问题点，其目的在于，提供一种能够抑制背面电极剥离的碳化硅半导体装置的制造方法。

[0022] 技术方案

[0023] 为了解决上述问题，达成目的，本发明人反复进行专心研究，结果发现以下情况。图8、图9是示出现有的碳化硅半导体装置在制造过程中的状态的截面图。如图8所示，在现有技术中，在SiC基板101的背面磨削时，在SiC基板101的背面的表面层形成了数十纳米程度的厚度的变质层102。在该变质层102的内部，碳成为均匀分布的状态。发现了在形成了这样的变质层102的状态下进行了之后用于形成硅化镍层103的热处理、和/或用于形成背面电极(未图示)的热处理等各种热处理的情况下，在生成变质层102的部分处碳凝集，成为如图9所示在硅化镍层103的内部析出了含有碳的层状的层104的状态。本发明是基于这样的观察而做出的。

[0024] 另外，为了解决上述问题，达到本发明的目的，本发明的碳化硅半导体装置的制造方法具有以下的特征。首先，进行磨削工序，对包括碳化硅的半导体基板的背面进行磨削，从而将上述半导体基板的厚度减薄。接下来，进行除去工序，通过研磨或蚀刻来除去由于上述磨削工序而在上述半导体基板的背面的表面层产生的变质层。接下来，在上述除去工序后，进行在上述半导体基板的背面形成镍膜的工序。接下来，进行通过热处理使上述镍膜硅化而形成硅化镍层的工序。接下来，进行在上述硅化镍层的表面上形成金属电极的工序。

[0025] 另外，本发明的碳化硅半导体装置的制造方法在上述发明中的特征在于，上述研磨为化学机械研磨。

[0026] 另外，本发明的碳化硅半导体装置的制造方法在上述发明中的特征在于，上述蚀刻为干法蚀刻或者湿法蚀刻。

[0027] 另外，本发明的碳化硅半导体装置的制造方法在上述发明中的特征在于，在上述除去工序中，将上述半导体基板的厚度减薄100nm以上。

[0028] 另外，本发明的碳化硅半导体装置的制造方法在上述发明中的特征在于，进一步在上述磨削工序前，进行在上述半导体基板的正面上生长外延层的生长工序。并且，在上述生长工序中，在上述半导体基板的背面生长升华层，在上述磨削工序中，除去上述升华层并且除去上述半导体基板的背面的表面层。

[0029] 另外，本发明的碳化硅半导体装置的制造方法在上述发明中的特征在于，上述金属电极是依次堆叠钛(Ti)膜、镍(Ni)膜和银(Ag)膜而成的金属电极，或者是依次堆叠钛(Ti)膜、镍(Ni)膜和金(Au)膜而成的金属电极。

[0030] 根据上述发明，通过利用研磨或蚀刻而除去在SiC基板的磨削面的表面层生成的变质层，能够防止由之后的热处理在硅化镍层的内部产生由碳凝集而成的析出物。因此，例如在将半导体晶片切断为各个芯片状的切割时，能够防止起因于包含于硅化镍层的内部的碳引起的背面电极剥离。

[0031] 发明效果

[0032] 根据本发明的碳化硅半导体装置的制造方法，具有能够抑制背面电极剥离这样的效果。

附图说明

[0033] 图1是示出通过实施方式的碳化硅半导体装置的制造方法所制造的碳化硅半导体装置的一例的截面图。

[0034] 图2是示意性地示出实施方式的碳化硅半导体装置在制造过程中的状态的截面图。

[0035] 图3是示意性地示出实施方式的碳化硅半导体装置在制造过程中的状态的截面图。

[0036] 图4是示意性地示出实施方式的碳化硅半导体装置在制造过程中的状态的截面图。

[0037] 图5是示意性地示出实施方式的碳化硅半导体装置在制造过程中的状态的截面图。

[0038] 图6是示意性地示出实施方式的碳化硅半导体装置在制造过程中的状态的截面图。

[0039] 图7是示意性地示出实施方式的碳化硅半导体装置在制造过程中的状态的截面图。

[0040] 图8是示出现有的碳化硅半导体装置在制造过程中的状态的截面图。

[0041] 图9是示出现有的碳化硅半导体装置在制造过程中的状态的截面图。

[0042] 符号的说明

[0043] 1 n+型SiC基板

[0044] 2 n-型SiC外延层

[0045] 3 p型基层

[0046] 4 n+型源层

[0047] 5 p+型接触层

[0048] 6 栅绝缘膜

[0049] 7 栅电极

[0050] 8 层间绝缘膜

[0051] 9 源电极

[0052] 10、11 硅化镍层

[0053] 11a 在硅化镍层的内部均匀分散的碳

[0054] 12 背面电极

[0055] 21 背面侧n-型SiC升华层

[0056] 22 接触口

具体实施方式

[0057] 以下参考附图，对本发明的碳化硅半导体装置的制造方法的优选的实施方式进行详细说明。在本说明书以及附图中，前缀有n或p的层和区域中，分别表示电子或空穴为多数载流子。并且，标记于n或p的+和-分别表示杂质浓度比未标记+和-的层和区域的杂质浓度高和低。应予说明，在以下的实施方式的说明以及附图中，对同样的结构标记相同的符号，并省略重复的说明。

[0058] (实施方式)

[0059] 以纵型的绝缘栅型场效应晶体管(MOSFET)为例，对通过实施方式的碳化硅半导体装置的制造方法所制作(制造)的碳化硅半导体装置的结构进行说明。图1是示出通过实施方式的碳化硅半导体装置的制造方法所制造的碳化硅半导体装置的一例的截面图。如图1所示，在实施方式的碳化硅半导体装置中，在包括碳化硅(SiC)的n+型半导体基板(以下称为n+型SiC基板)1的正面上设有n-型SiC外延层2。在n-型SiC外延层2的与n+型SiC基板1侧对置侧的面的表面层上选择性地设有p型基层3。在p型基层3的内部，选择性地设有n+型源层4和p+型接触层5。n+型源层4和p+型接触层5相互接触。

[0060] 在p型基层3的被n-型SiC外延层2和n+型源层4夹住的部分的表面上，隔着栅绝缘膜6设有栅电极7。源电极9通过硅化镍层10从而与n+型源层4和p+型接触层5接触而设置，并通过层间绝缘膜8而与栅电极7电绝缘。SiC部(n+型源层4和p+型接触层5)与硅化镍层10的接触(电接触部)成为欧姆接触。在n+型SiC基板1的背面设有硅化镍层11。n+型SiC基板1与硅化镍层11的接触成为欧姆接触。成为漏电极的背面电极12与硅化镍层11接触。

[0061] 接下来，针对实施方式的碳化硅半导体装置的制造方法进行说明。图2至图7是示意性地示出实施方式的碳化硅半导体装置在制造过程中的状态的截面图。首先，如图2所示，在n+型SiC基板(半导体晶片)1的正面上外延生长例如15μm的厚度的n-型SiC外延层2。这时，在n+型SiC基板1的背面上也以例如3μm的厚度生长了n-型SiC升华层(以下称为背面侧n-型SiC升华层)21。背面侧n-型SiC升华层21的杂质浓度比n+型SiC基板1的杂质浓度低，对完成后的碳化硅半导体装置而言是非必要的层。因此，如图3所示，在通过磨削除去背面侧n-型SiC升华层21之后，研磨n+型SiC基板1的露出的背面。

[0062] 具体来说，首先，使用包括例如#2000左右的粒度的研磨颗粒的磨石，从n+型SiC基板1的背面侧进行粗磨削，将n+型SiC基板1的厚度减薄包括背面侧n-型SiC升华层21的厚度+在内例如20μm左右。接下来，使用包括例如#7000左右的粒度的研磨颗粒的磨石，对n型SiC基板1的粗磨削后的背面进行最终磨削，将n+型SiC基板1的厚度进一步减薄例如5μm左右。
像这样大幅度磨削超过背面侧n-型SiC升华层21的厚度直到n+型SiC基板1的表面层的理由为，即使在n+型SiC基板1翘曲，或发生磨削厚度不均匀的情况下，也能够完全除去背面侧n-型SiC升华层21。研磨颗粒的粒度是指，例如通过JIS标准(日本工业标准)R6001：1998所规定的磨削石用研磨材料的粒度(Bonded Abrasive Grain Sizes)的表中所记载的范围内的尺寸。

[0063] n+型SiC基板1的最终磨削后的背面的表面粗糙度Ra为3nm那么大。另外，在n+型SiC基板1的最终磨削后的背面的表面层，从磨削面起算以例如70nm左右的厚度产生结晶结构杂乱的变质层(未图示)。在该变质层的内部，碳成为均匀分布的状态。在n+型SiC基板1的内部产生了变质层的情况下，通过之后的热处理，在产生了变质层的部分处碳容易以层状析出。因此，在对n+型SiC基板1的背面进行最终磨削之后，通过例如用化学机械研磨(CMP)n+型SiC基板1的最终磨削后的背面，将n+型SiC基板1的厚度进一步减薄100nm以上的程度，从而除去在n+型SiC基板1的背面的表面层产生的变质层。n+型SiC基板1的CMP后的背面的表面粗糙度Ra可以为例如在0.1nm以下。磨削和研磨前的n+型SiC基板1和n-型SiC外延层2的总厚度由如下方式所决定，即使磨削和研磨后残留相当于产品厚度的厚度。

[0064] 接下来，如图4所示，依次进行用于形成p型基层3的p型杂质的离子注入、用于形成n+型源层4的n型杂质的离子注入以及用于形成p+型接触层5的p型杂质的离子注入，在n-型SiC外延层2的内部形成p型基层3、n+型源层4和p+型接触层5。也可以将用于形成n+型源层4的n型杂质的离子注入以及用于形成p+型接触层5的p型杂质的离子注入的顺序颠倒。接下来，在例如1800℃的温度下进行热处理，使为了形成p型基层3、n+型源层4和p+型接触层5而注入了的杂质活化。

[0065] 接下来，如图5所示，在n-型SiC外延层2的整个表面形成栅绝缘膜6。接下来，在栅绝缘膜6上堆叠掺杂了杂质的多晶硅膜之后，使多晶硅膜图案化从而形成栅电极7。接下来，以覆盖栅电极7的方式形成层间绝缘膜8之后，通过选择性地除去层间绝缘膜8和栅绝缘膜+ +6，来形成使n型源层4和p型接触层5露出的接触口22。接下来，如图6所示，在接触口22露出的硅部(n+型源层4和p+型接触层5)的表面上以及n+型SiC基板1的CMP后的整个背面形成镍膜。

[0066] 接下来，通过例如快速热退火(RTA)使在基板正面侧和背面侧形成的镍膜硅化，从+而分别在接触口22露出的硅部的表面上以及n 型SiC基板1的研磨后的整个背面形成硅化镍层10、硅化镍层11。由此，在接触口22露出的硅部与硅化镍层10的接触、以及n+型SiC基板
1与硅化镍层11的接触成为欧姆接触。接下来，在n+型SiC基板1的正面侧的硅化镍层10的表面上堆叠铝膜而形成源电极9。另一方面，在n+型SiC基板1的背面侧的硅化镍层11的表面上依次堆叠钛(Ti)膜、镍(Ni)膜和银(Ag)膜而形成背面电极12。可以用金(Au)膜或含有银和/或金的合金取代银(Ag)膜。另外，镍(Ni)膜也可以为镍与钒(V)的合金。之后，通过将半导体晶片(在n+型SiC基板1上层叠n-型SiC外延层2而成的外延晶片)切断(切割)为各个芯片状，来完成图1所示的纵型MOSFET。

[0067] 如上所述，在n+型SiC基板1的磨削后的背面的表面层产生的变质层在n+型SiC基板1的背面形成硅化镍层11之前被除去。因此，如图7所示，在除去变质层之后，即使进行了各种热处理(例如，用于形成硅化镍层11的热处理、和/或用于形成源电极9和/或背面电极12的热处理)，也能够使在形成硅化镍层11时在硅化镍层11的内部产生的碳(参考上述式(1))
11a在硅化镍层11的内部均匀分散并且不凝集。如此，由于在硅化镍层11的内部不产生碳凝集而成的脆且密合性低的析出物，因此能够防止起因于包含在硅化镍层11的内部的碳所引起的背面电极12剥离。

[0068] 如以上说明，根据实施方式，通过利用研磨来除去在n+型SiC基板的磨削面的表面层所产生的变质层，能够防止由之后的热处理而导致在硅化镍层的内部产生由碳凝集而成的析出物。因此，在例如将半导体晶片切断为各个芯片状的切割时，能够防止起因于包含在硅化镍层的内部的碳所引起的背面电极剥离。因此，能够充分抑制背面电极剥离，并能够使成品率提高。

[0069] 在以上本发明中，以MOSFET为例进行了说明，但不限于此，也能够应用于绝缘栅型双极晶体管(IGBT)和/或二极管等使用了SiC的其他的半导体器件。另外，在上述实施方式中，以通过CMP除去在n+型SiC基板的磨削后的背面的表面层产生的变质层的情况为例进行了说明，但不限于此，也可以通过干法刻蚀和/或湿法刻蚀等除去变质层。另外，在上述的实施方式中，使用在n+型SiC基板的表面层叠了n-型SiC外延层而成的外延基板进行了说明，但不限于此，也可以使用与该外延基板的厚度相等的n+型SiC基板。另外，在上述实施方式中，即使将半导体层或半导体基板的导电型(n型、p型)反转也同样成立。

[0070] 产业上的可利用性

[0071] 如上所述，本发明的碳化硅半导体装置的制造方法适用于具备了形成与碳化硅半导体的欧姆接触的金属电极的功率半导体装置。