无核心层封装基板与其制造方法

摘要

本发明公开一种无核心层封装基板与其制造方法，该方法包含以下步骤：首先在承载基板上形成第一图案化金属层，其中第一图案化金属层具有牺牲区块与多个导体柱。接着在承载基板与第一图案化金属层上形成介电层，且平坦化介电层并裸露出第一图案化金属层。然后薄化第一图案化金属层，使介电层凸出于第一图案化金属层。接着在牺牲区块上形成蚀刻停止层，并按序形成第二图案化金属层、第一线路增层结构于蚀刻停止层与第一图案化金属层上。最后移除承载基板，移除第一图案化金属层的牺牲区块，并形成置晶凹槽，以及移除蚀刻停止层。本发明使凸块的高度高出于相连接或相对应的线路层，甚至高于凸块周围的介电层，而使晶片与凸块的电性连接品质更好。

权利要求

1.一种无核心层封装基板的制造方法，其特征在于，所述无核心层封装基板的制造方法包含：在承载基板上形成第一图案化金属层，其中所述第一图案化金属层具有牺牲区块与多个导体柱；

在所述承载基板与所述第一图案化金属层上形成介电层；

平坦化所述介电层并裸露出所述第一图案化金属层；

薄化所述第一图案化金属层，使所述介电层凸出于所述第一图案化金属层；

在所述牺牲区块上形成蚀刻停止层；

在所述蚀刻停止层、所述介电层、与所述第一图案化金属层上形成第二图案化金属层；

在所述第二图案化金属层、所述蚀刻停止层、所述介电层、与所述第一图案化金属层上形成第一增层结构；

移除所述承载基板；

移除所述第一图案化金属层的所述牺牲区块，并形成置晶凹槽；以及移除所述蚀刻停止层；

其中第一增层结构包含至少一个第一介电层、设于所述第一介电层上的第一增层线路层以及形成于所述第一介电层中的多个第一导电盲孔，其中部分的所述多个第一导电盲孔电性连接所述第二图形化金属层与所述第一增层线路层。

2.如权利要求1所述的制造方法，其特征在于，所述制造方法还包含：移除所述第一介电层的部分表面厚度，使位于所述置晶凹槽的所述第二图案化金属层凸出于所述第一介电层并形成多个凸块。

3.一种堆叠封装结构的制造方法，其特征在于，所述堆叠封装结构的制造方法包含：提供使用如权利要求1或2所述的制造方法所制造的无核心层封装基板；

在所述置晶凹槽中放置晶片，并与所述第二图案化金属层形成电性连接；

在所述置晶凹槽与所述晶片之间的空隙中填充绝缘材料，使所述晶片固定于所述无核心层封装基板，以形成第一封装结构；以及在所述第一封装结构设有所述晶片的一侧设置第二封装结构，且所述第二封装结构电性连接所述第一封装结构的所述多个导体柱。

4.一种封装结构的制造方法，其特征在于，所述封装结构的制造方法包含：提供使用如权利要求1或2所述的制造方法所制造的无核心层封装基板；

在所述置晶凹槽中放置晶片，并与所述第二图案化金属层形成电性连接；

在所述置晶凹槽与所述晶片之间的空隙中填充绝缘材料，使所述晶片固定于所述无核心层封装基板；以及在所述无核心层封装基板设有所述晶片的一侧形成第二增层结构，其中所述第二增层结构包含至少一个第二介电层、形成于所述第二介电层上的第二增层线路层以及形成于所述第二介电层中的多个第二导电盲孔，其中部分的所述多个第二导电盲孔电性连接所述多个导体柱与所述第二增层线路层。

5.一种无核心层封装基板，其特征在于，所述无核心层封装基板包含：介电层，其具有置晶开口与多个贯孔；

第一介电层，其设于所述介电层下方表面上，并与所述置晶开口构成置晶凹槽；

图形化金属层，其具有埋设于所述第一介电层中且部分设于所述介电层下方表面的线路层、与埋设且外露于构成所述置晶凹槽的部分所述第一介电层的多个凸块；

多个导体柱，其设于所述多个贯孔中，并电性连接所述线路层，其中设于所述多个导体柱下方表面的所述线路层的厚度与设于所述置晶凹槽的所述多个凸块的厚度皆大于设于所述介电层下方表面的线路层的厚度；

第一增层线路层，其设于所述第一介电层下方表面；以及多个第一导电盲孔，其设于所述第一介电层中，且所述多个第一导电盲孔电性连接所述第一增层线路层与所述线路层或所述多个凸块；其中所述第一介电层、所述第一增层线路层、与所述多个第一导电盲孔构成第一增层结构或所述第一增层结构的最小增层单位。

6.如权利要求5所述的无核心层封装基板，其中所述多个凸块凸出于所述多个凸块周围的所述第一介电层。

7.一种堆叠封装结构，其特征在于，所述堆叠封装结构包含：如权利要求5或6所述的无核心层封装基板；

晶片，其设于所述置晶凹槽中，且电性连接所述多个凸块；

绝缘材料，其设于所述置晶凹槽与所述晶片之间的空隙中，使所述晶片固定于所述无核心层封装基板，以形成第一封装结构；以及第二封装结构，其设于所述第一封装结构设有所述晶片的一侧，且电性连接所述第一封装结构的所述多个导体柱。

8.一种封装结构，其特征在于，所述封装结构包含：如权利要求5或6所述的无核心层封装基板；

晶片，其设于所述置晶凹槽中，且电性连接所述多个凸块；

绝缘材料，其设于所述置晶凹槽与所述晶片之间的空隙中，使所述晶片固定于所述无核心层封装基板；以及第二增层结构，其设于所述无核心层封装基板设有所述晶片的一侧，其中所述第二增层结构包含至少一个第二介电层、设于所述第二介电层上的第二增层线路层以及设于所述第二介电层中的多个第二导电盲孔，其中部分的所述多个第二导电盲孔电性连接所述多个导体柱与所述第二增层线路层。

说明书

无核心层封装基板与其制造方法

技术领域

[0001] 本发明涉及一种无核心层封装基板与其制造方法。

背景技术

[0002] 随着电子产业的蓬勃发展，电子产品也逐渐进入多功能、高性能的研发 方向。为满足半导体元件高集成度(Integration)以及微型化(Miniaturization)的 要求，半导体封装结构的各项要求也越来越高。举例来说，封装结构中定义 封装基板的线宽、线距的关键尺寸(critical dimension)要求越来越小，封装结构 的整体厚度也要求越小越好。

[0003] 公知的半导体封装结构是将半导体晶片粘贴于基板顶面，进行打线接合 (Wire Bonding)或覆晶接合(Flip Chip)封装。覆晶技术的特征在于半导体晶片与 封装基板间的电性连接是直接以焊料凸块为之而非一般的金线，此种覆晶技 术的优点在于能提高电性接点密度，并降低封装元件尺寸﹔同时，该种覆晶 技术不需使用长度较长的金线，而能降低阻抗及杂讯，提高电性表现以满足 高频信号传输所需。

[0004] 为了进一步改善半导体封装结构的各项特性，相关领域莫不费尽心思开 发。如何能提供一种具有较佳特性的半导体封装结构，实属当前重要研发课 题之一，也成为当前相关领域急需改进的目标。

发明内容

[0005] 本发明提供一种无核心层封装基板与其制造方法，借由特殊的工艺设计， 使电性连接晶片的凸块高出于相连接或相对应的线路层，甚至高于凸块周围 的介电层，而使封装的晶片与封装基板的电性连接品质更好。

[0006] 根据本发明一个实施方式，一种无核心层封装基板的制造方法包含以下 步骤。首先，形成第一图案化金属层于承载基板上，其中第一图案化金属层 具有牺牲区块与多个导体柱。接着，形成介电层于承载基板与第一图案化金 属层上，且平坦化介电层并裸露出第一图案化金属层。然后，薄化第一图案 化金属层，使介电层凸出于第一图案化金属层。接着，形成蚀刻停止层于牺 牲区块上，并形成第二图案化金属层于蚀刻停止层、介电层、与第一图案化 金属层上。接着，形成第一增层结构于第二图案化金属层、蚀刻停止层、介 电层、与第一图案化金属层上。最后，移除承载基板，移除第一图案化金属 层的牺牲区块，并形成置晶凹槽，以及移除蚀刻停止层。

[0007] 在本发明的一个或多个实施方式中，无核心层封装基板的制造方法还包 含移除第一介电层的部分表面厚度，使位于置晶凹槽的第二图案化金属层凸 出于第一介电层并形成多个凸块。

[0008] 在本发明的一个或多个实施方式中，其中第一增层结构包含至少一个第 一介电层、设于第一介电层上的第一增层线路层以及形成于第一介电层中的 多个第一导电盲孔，其中部分的第一导电盲孔电性连接第二图形化金属层与 第一增层线路层。

[0009] 根据本发明另一个实施方式，一种堆叠封装结构的制造方法包含以下步 骤。首先，提供前述的无核心层封装基板。接着，放置晶片于置晶凹槽中， 并与凸块形成电性连接。然后，填充绝缘材料于置晶凹槽与晶片之间的空隙 中，使晶片固定于无核心层封装基板，以形成第一封装结构。最后，设置第 二封装结构于第一封装结构设有晶片的一侧，且第二封装结构电性连接第一 封装结构的导体柱。

[0010] 根据本发明又一个实施方式，一种封装结构的制造方法包含以下步骤。 首先，提供前述的无核心层封装基板。接着，放置晶片于置晶凹槽中，并与 凸块形成电性连接。然后，填充绝缘材料于置晶凹槽与晶片之间的空隙中， 使晶片固定于无核心层封装基板。最后，形成第二增层结构于无核心层封装 基板设有该晶片的一侧，其中第二增层结构包含至少一个第二介电层、形成 于第二介电层上的第二增层线路层以及形成于第二介电层中的多个第二导电 盲孔，其中部分的第二导电盲孔电性连接导体柱与第二增层线路层。

[0011] 根据本发明再一个实施方式，一种无核心层封装基板包含介电层、第一 介电层、图形化金属层、多个导电柱、第一增层线路层以及多个第一导电盲 孔。介电层具有置晶开口与多个贯孔。第一介电层设于介电层下方表面上并 与置晶开口构成置晶凹槽。图形化金属层具有埋设于第一介电层中且部分设 于介电层下方表面的线路层、与埋设且外露于构成置晶凹槽的部分第一介电 层的多个凸块。导体柱设于贯孔中并电性连接线路层，其中设于导体柱下方 表面的线路层的厚度与设于置晶凹槽的凸块的厚度皆大于设于介电层下方表 面的线路层的厚度。第一增层线路层设于第一介电层下方表面。多个第一导 电盲孔设于第一介电层中，且第一导电盲孔电性连接第一增层线路层与线路 层或凸块。其中第一介电层、第一增层线路层、与多个第一导电盲孔构成第 一增层结构或该第一增层结构的最小增层单位。

[0012] 在本发明的一个或多个实施方式中，凸块凸出于该些凸块周围的该第一 介电层。

[0013] 根据本发明再一个实施方式，一种堆叠封装结构，包含前述的无核心层 封装基板、晶片、绝缘材料以及第二封装结构。晶片设于置晶凹槽中，且电 性连接凸块。绝缘材料设于置晶凹槽与晶片之间的空隙中，使晶片固定于无 核心层封装基板，以形成第一封装结构。第二封装结构设于第一封装结构设 有该晶片的一侧，且电性连接导体柱。

[0014] 根据本发明再一个实施方式，一种封装结构，晶片设于置晶凹槽中且电 性连接凸块。绝缘材料设于置晶凹槽与晶片之间的空隙中，使晶片固定于无 核心层封装基板。第二增层结构设于无核心层封装基板设有晶片的一侧，其 中第二增层结构包含至少一个第二介电层、设于第二介电层上的第二增层线 路层以及设于第二介电层中的多个第二导电盲孔，其中部分的第二导电盲孔 电性连接导体柱与第二增层线路层。

[0015] 本发明上述实施方式借由使凸块的高度高出于相连接或相对应的线路 层，甚至高于凸块周围的介电层，而使晶片与凸块的电性连接品质更好。

附图说明

[0016] 图1A～1R为根据本发明一个实施方式的无核心层封装基板的工艺各步 骤的剖面图。

[0017] 图1F’为根据本发明另一个实施方式的无核心层封装基板的工艺其中一 个步骤的剖面图。

[0018] 图1R’为根据本发明又一个实施方式的无核心层封装基板的工艺其中一 个步骤的剖面图。

[0019] 图2A与图2B为根据本发明一个实施方式的堆叠封装结构的工艺各步骤 的剖面图。

[0020] 图2B’为根据本发明另一个实施方式的封装结构的工艺其中一个步骤的 剖面图。

具体实施方式

[0021] 以下将以附图公开本发明的多个实施方式，为明确说明起见，许多具体 的细节将在以下叙述中一并说明。然而，应了解到，这些具体的细节不应用 来限制本发明。也就是说，在本发明部分实施方式中，这些具体的细节是非 必要的。此外，为简化附图起见，一些公知惯用的结构与元件在附图中将以 简单示意的方式描述。

[0022] 本发明不同实施方式提供一种无核心层封装基板的制造方法。由于无核 心层封装基板不具有核心层，因此无核心层封装基板的厚度得以有效减少。 本发明不同实施方式的无核心层封装基板另外具有其他优于现有技术的优 点，以下将分别一一说明。

[0023] 图1A～1R为根据本发明一个实施方式的无核心层封装基板100的工艺各 步骤的剖面图。如图1A所示，形成图案化金属层120于承载基板110上，其 中图案化金属层120包括有牺牲区块122与多个导体柱124。

[0024] 具体来说，首先提供承载基板110。承载基板110可包含基板层(未图示) 与导电晶种层(未图示)，导电晶种层设于基板层上，但并不限于此。在其他实 施方式中，承载基板110可为整块金属。

[0025] 接着，形成阻层(未图示)于承载基板110上，并图案化阻层以形成图案化 开口区(未图示)。然后，形成图案化金属层120于承载基板110上与图案化开 口区中，其包括有牺牲区块122与导体柱124。最后，移除阻层。

[0026] 前述的阻层可为干膜(Dry Film)或湿膜(Wet Film)。前述图案化金属层120 的材质可为比如铜。前述图案化金属层120的形成方法可为电镀。

[0027] 需要注意的是，在其他实施方式中，可以使用其他的制造流程来形成图 案化金属层120。举例来说，可以先形成预备金属层(未图示)于承载基板110 上，再蚀刻预备金属层而形成图案化金属层120。

[0028] 应了解到，以上所举的图案化金属层120的实施方式仅为例示，并非用 来限制本发明，本发明所属本领域技术人员，应根据实际需要，弹性选择图 案化金属层120的实施方式。

[0029] 如图1B所示，形成介电层130于承载基板110与图案化金属层120上。 介电层的材质可包含树脂与玻璃纤维。树脂可为酚醛树脂、环氧树脂、聚亚 酰胺树脂或聚四氟乙烯。介电层的形成方法可如为层压(Lamination)。

[0030] 如图1C所示，平坦化介电层130并裸露出图案化金属层120。平坦化的 方法可为刷磨、化学机械研磨(Chemical-Mechanical Polishing，CMP)等方法。

[0031] 接着，如图1D所示，可以微蚀刻方式薄化图案化金属层120，以使介电 层130凸出于图案化金属层120。

[0032] 如图1E所示，形成导电晶种层140于介电层130上。导电晶种层140的 材质可为金属比如铜。导电晶种层140的形成方法可为化镀如无电电镀 (Electoless plating)或化学气相沉积(CVD)、物理气相沉积(PVD)如溅镀或蒸镀 等。

[0033] 如图1F与图1G所示，形成蚀刻停止层150于牺牲区块122上。

[0034] 如图1F所示，形成阻层920于导电晶种层140以及图案化金属层120上， 并使阻层920在牺牲区块122处形成开口922。

[0035] 接着，以导电晶种层140为导电途径利用电镀形成蚀刻停止层150于牺 牲区块122上。蚀刻停止层150的材质可为金属比如镍，且蚀刻停止层150 的材质与图案化金属层120的材质不同。另外，在其他实施方式中，也可以 不形成导电晶种层140，而蚀刻停止层150的形成方法可为物理气相沉积等方 式。

[0036] 然后，如图1G所示，移除阻层920。

[0037] 特别注意的是，如图1F所示，由于开口922的尺寸小于牺牲区块122的 尺寸，故部分的阻层920覆盖于牺牲区块122上方的导电晶种层140上，所 以蚀刻停止层150没有完全覆盖位于牺牲区块122上方的导电晶种层140，而 此将导致后续工艺的差异。

[0038] 图1F’为根据本发明另一个实施方式的无核心层封装基板100的工艺其 中一个步骤的剖面图。如图1F’所示，由于开口922的尺寸大于牺牲区块122 的尺寸，故阻层920裸露部分位于邻近于牺牲区块122的介电层上的导电晶 种层140，于是部分的蚀刻停止层150将形成于位于邻近于牺牲区块122的介 电层上的导电晶种层140上。

[0039] 如图1H、图1I以及图1J所示，形成另一图案化金属层160于蚀刻停止 层150、导电晶种层140以及图案化金属层120上。

[0040] 如图1H所示，形成阻层930于蚀刻停止层150、导电晶种层140以及图 案化金属层120上，并使阻层930形成图案化开口区932。

[0041] 接着，如图1I所示，以电镀形成图案化金属层160于图案化开口区932 所外露的蚀刻停止层150、导电晶种层140以及图案化金属层120上。

[0042] 最后，如图1J所示，移除阻层930。

[0043] 特别注意的是，由于来自图1F的实施方式，如图1J所示，蚀刻停止层 150没有完全覆盖位于牺牲区块122上方的导电晶种层140，为了避免在后续 的蚀刻工艺中(见图1Q)，因为位于牺牲区块122移除后所形成的置晶凹槽102 内缘无蚀刻停止层150所覆盖的间隙没有受到蚀刻停止层150的保护而伤害 到置晶凹槽102内的图案化金属层160与置晶凹槽102外的图案化金属层160 之间的电性连接结构(即线路层，未图示)，置晶凹槽102内的图案化金属层 160与置晶凹槽102外的图案化金属层160没有电性连接结构。

[0044] 若是在如图1F’的实施方式中，因为蚀刻停止层150完全覆盖位于牺牲区 块122上方的导电晶种层140，所以在后续的蚀刻工艺中(见图1Q)，蚀刻停止 层150将可保护图案化金属层160而不被蚀刻。于是，置晶凹槽102内的图 案化金属层160与置晶凹槽102外的图案化金属层160之间可以设置电性连 接结构。

[0045] 如图1K所示，形成第一介电层210于蚀刻停止层150、导电晶种层140、 图案化金属层120、160上。

[0046] 如图1L所示，形成多个盲孔212于第一介电层210中。盲孔212的形成 方法可为激光烧蚀第一介电层210。

[0047] 接着，如图1M所示，以电镀形成第一增层线路层220与多个第一导电盲 孔230，其中第一增层线路层220设于第一介电层210上，第一导电盲孔230 形成于第一介电层210中并电性连接图案化金属层160与第一增层线路层 220。第一介电层210、第一增层线路层220以及第一导电盲孔230构成第一 增层结构200或第一增层结构200的最小增层单位。

[0048] 如图1N所示，可选择性地形成至少另一个第一介电层214于第一介电层 210与第一增层线路层220上，形成另一个第一增层线路层224于第一介电层214上，且形成另外多个第一导电盲孔234于第一介电层214中并电性连接第 一增层线路层220与第一增层线路层224。

[0049] 接着，形成绝缘保护层830于第一介电层214与第一增层线路层224上， 以保护第一增层线路层224。绝缘保护层830的材质可为防焊材料或树脂比如 环氧树脂。绝缘保护层830的形成方法可为贴合、印刷或涂布等方式。

[0050] 如图1N与图1O所示，移除承载基板110。承载基板110的移除方法可 为拆板、剥离或蚀刻等方式。

[0051] 如图1P与图1Q所示，移除图案化金属层120的牺牲区块122，并形成 置晶凹槽102。

[0052] 如图1P所示，形成阻层940于图案化金属层120与介电层130上，并形 成阻层950于绝缘保护层830与第一增层线路层224上。然后，于阻层940 形成开口942，以裸露牺牲区块122。

[0053] 接着，如图1Q所示，移除图案化金属层120的牺牲区块122，并形成置 晶凹槽102。牺牲区块122的移除方法可为蚀刻，且蚀刻将停止于蚀刻停止层 150。

[0054] 最后，如图1R所示为倒置的无核心层封装基板100，其中并移除阻层940、 950与蚀刻停止层150。

[0055] 图1R’为根据本发明又一个实施方式的无核心层封装基板100的工艺其中 一个步骤的剖面图。如图1R’所示，可使用激光烧蚀移除置晶凹槽102内第 一介电层210的部分表面厚度，使位于置晶凹槽102的图案化金属层160凸 出于第一介电层210并形成多个凸块162。

[0056] 无核心层封装基板100可以进一步形成表面处理层170于裸露于第一介 电层210的图案化金属层160上，表面处理层170的材料可为锡、银、镍、 金、铬/钛、镍/金、镍/钯、镍/钯/金或有机保焊膜(OSP)。

[0057] 应了解到，以上所举的阻层的实施方式仅为示例，并非用来限制本发明， 本发明所属本领域技术人员，应根据实际需要，弹性选择阻层的实施方式。

[0058] 以下公开两种应用无核心层封装基板100的封装结构。

[0059] 图2A与图2B为根据本发明一个实施方式的堆叠封装结构600的工艺各 步骤的剖面图。无核心层封装基板100可应用于堆叠式封装(Package on Package，PoP)。如图2A所示，首先提供前述的无核心层封装基板100(如图 1R’所示)，并放置晶片810于置晶凹槽102中，并可借由焊接等方式与凸块 162形成电性连接。接着，填充绝缘材料(Non-conductive Paste)820于置晶凹 槽102与晶片之间的空隙中。然后，以加热等方式使绝缘材料820固化而使 晶片810固定于无核心层封装基板100中，以形成第一封装结构。

[0060] 如图2B所示，使用第二封装结构610(其内部结构省略)与无核心层封装 基板100及所封装的晶片810，其中第二封装结构610可借由多个焊料球611 电性连接于导体柱124。

[0061] 如图1J所示，由于介电层130凸出于图案化金属层120，所以在介电层 130上的图案化金属层160的底部将会高于在图案化金属层120上的图案化金 属层160的底部。于是，如图1R’所示，凸块162的设置高度将会高于介电 层130的底部，而图案化金属层160的线路层164会设于介电层130下方表 面，因此凸块162的设置高度将会高于线路层164(即凸块162的厚度T1大于 设于介电层130下方表面的线路层164的厚度T2)。凸块162的设置高度高于 第一介电层210，而线路层164设于第一介电层210中，因此对比于凸出于第 一介电层
210的凸块162，线路层164是埋在第一介电层210中。于是，凸块 162与线路层164的设置位置明显有所区隔，因而在无核心层封装基板100工 作时将不会互相干扰。另外，由于凸块
162凸出于线路层164与第一介电层 210，所以晶片810与凸块162的电性连接品质将会更好。

[0062] 特别注意的是，因为凸块162凸出于线路层164与第一介电层210而产 生更好电性连接品质的功效在具有微细间距(fine pitch)的凸块162的实施方式 中会特别明显。此外，凸块162的厚度T1与介电层130下方表面的线路层164的厚度T2之间的厚度差可以借由图1C与图1D中所示的薄化工艺来决定。

[0063] 另外，相较于传统下基板借由焊料球与第二封装结构610的焊料球611 连接，无核心层封装基板100使用导体柱124与焊料球611连接。如此一来， 将可避免传统第一封装结构的焊料球与焊料球611在回焊(reflow)时同时熔融 而使传统第一封装结构的焊料结构与第二封装结构610的焊料球611的整体 结构的宽度变大。于是，使用无核心层封装基板100将能达成达成微细间距 (fine pitch)的需求。

[0064] 此外，由于晶片810周围的介电层130在无核心层封装基板100的早期 工艺即形成，所以无核心层封装基板100的形状将会被介电层130所固定， 而减少因为工艺过程的温差而产生无核心层封装基板100的翘曲情况，因而 避免焊料球611因为上下封装结构的热膨胀程度不同导致翘曲等问题，进而 使堆叠封装结构600无法正常工作的情况。

[0065] 以下将讨论另一种实施方式的封装结构700。如图2A所示，首先提供前 述的第一封装结构。接着，如图2B’所示，其为根据本发明另一个实施方式 的封装结构700的工艺其中一个步骤的剖面图，形成第二增层结构400于无 核心层封装基板100具有晶片810的一侧，其中第二增层结构400包含第二 介电层410、设于第二介电层410上的第二增层线路层420以及形成于第二介 电层410中的多个第二导电盲孔430，其中部分的第二导电盲孔430电性连接 导体柱124与所述第二增层线路层420。最后，形成绝缘保护层840于第二介 电层
410与第二增层线路层420上，以保护第二增层线路层420。

[0066] 如图1R所示，借由图1A～1R所示的工艺可以制造一种无核心层封装基 板100。无核心层封装基板100包含介电层130、第一介电层210、图案化金 属层160以及多个导体柱124。介电层130具有多个贯孔132与置晶开口134。 第一介电层210设于介电层130下方表面，并与置晶开口134形成置晶凹槽 102。图形化金属层160具有埋设于第一介电层210中且部分设于介电层130 下方表面的线路层164与埋设且外露于形成置晶凹槽的部分第一介电层210 的多个凸块162。多个导体柱124，设于贯孔132中，并电性连接线路层164， 其中设于导体柱124下方表面的线路层164与凸块162的厚度T1大于设于介 电层130下方表面的线路层164的厚度T2。

[0067] 如图1R’所示，图1R’中的无核心层封装基板100与图1R中的无核心层 封装基板100大致相同，主要不同之处在于，凸块162凸出于第一介电层210。

[0068] 无核心层封装基板100还可包含第一增层线路层220以及多个第一导电 盲孔230。第一增层线路层220设于第一介电层210下方表面。多个第一导电 盲孔230设于第一介电层
210中，其中部分的第一导电盲孔230电性连接第 一增层线路层220与线路层164。第一介电层210、第一增层线路层220以及 第一导电盲孔230组成第一增层结构200。

[0069] 如图2B所示，借由图2A与图2B所示的工艺可以制造一种堆叠封装结 构600。堆叠封装结构600包含前述的无核心层封装基板100、晶片810、绝 缘材料820以及第二封装结构610。晶片810设于置晶凹槽102中，且电性连 接凸块162。绝缘材料820设于置晶凹槽102与晶片810的间的空隙中，使晶 片810固定于无核心层封装基板100，以形成第一封装结构。第二封装结构 610设于第一封装结构设有该晶片的一侧，且可借由多个焊料球611电性连接 第一封装结构的导体柱124。

[0070] 如图2B’所示，借由图2A与图2B’所示的工艺可以制造另一种封装结 构700。封装结构700包含前述的无核心层封装基板100、晶片810、绝缘材 料820以及第二增层结构400。晶片810设于置晶凹槽102中，且电性连接凸 块162。绝缘材料820设于置晶凹槽102与晶片
810之间的空隙中，使晶片 810固定于无核心层封装基板100。第二增层结构400设于无核心层封装基板 100设有晶片810的一侧，其中第二增层结构400包含至少一个第二介电层 
410、设于第二介电层410上的第二增层线路层420以及设于第二介电层410 中的多个第二导电盲孔430，其中部分的第二导电盲孔430电性连接导体柱 124与第二增层线路层420。

[0071] 本发明上述实施方式借由使凸块162的设置高度高于线路层164，甚至使 凸块162凸出于其周围的第一介电层210，而使晶片810与凸块162的电性连 接品质更好。

[0072] 虽然本发明已以实施方式公开如上，然其并非用来限定本发明，任何本 领域技术人员，在不脱离本发明的精神和范围内，可作各种不同的选择和修 改，因此本发明的保护范围由权利要求书及其等同形式所限定。