半导体器件及其沟道结构

摘要

本发明公开了具有复合结构的半导体器件，该半导体器件包括沟道结构，该沟道结构具有：内芯杆，基本沿着半导体器件的沟道方向延伸；和外部套管层，设置在内芯杆上。内芯杆机械支撑半导体器件的沟道长度上的套管构件。本发明的实施例还涉及半导体器件的沟道结构。

权利要求

1.一种半导体器件，包括：

复合结构，包括：

内芯杆，包括芯栅极堆叠件并且基本沿着所述半导体器件的沟道方向延伸；以及外部套管层，由2-D层状沟道材料制成并且设置在所述内芯杆上，其中，所述内芯杆机械支撑所述半导体器件的沟道长度上的所述外部套管层。

2.根据权利要求1所述的器件，其中，所述外部套管层的纵向覆盖范围至少横跨所述半导体器件的所述沟道长度延伸并且限定所述半导体器件的沟道区。

3.根据权利要求2所述的器件，

其中，所述内芯杆限定基本均匀的截面轮廓；

其中，所述外部套管层基本共形地环绕在所述内芯杆上；

其中，所述外部套管层包括单层结构和多层结构中的一种。

4.根据权利要求3所述的器件，所述外部套管层完整地套在所述内芯杆的截面轮廓上。

5.根据权利要求3所述的器件，其中，所述外部套管层部分地套在所述内芯杆的截面轮廓上，从而至少保留横越在所述半导体器件的所述沟道长度上的所述外部套管层的边。

6.根据权利要求5所述的器件，其中，所述外部套管层包括至少一种2-D拓扑绝缘体材料。

7.根据权利要求2所述的器件，其中，所述内芯杆包括垂直布置的圆柱，所述垂直布置的圆柱的带隙比所述外部套管层的带隙宽，并且所述垂直布置的圆柱基本垂直于下面的衬底的平面。

8.根据权利要求2所述的器件，其中，所述内芯杆包括垂直布置的芯栅极堆叠件，所述芯栅极堆叠件基本垂直于下面的衬底的平面。

9.根据权利要求8所述的器件，其中，所述芯栅极堆叠件包括金属栅极材料和高k栅极电介质。

10.根据权利要求2所述的器件，其中，所述内芯杆包括横向布置的圆柱，所述横向布置的圆柱的带隙比所述外部套管层的带隙宽，并且所述横向布置的圆柱基本平行于下面的衬底的平面。

11.根据权利要求2所述的器件，其中，所述内芯杆包括横向布置的芯栅极堆叠件，所述芯栅极堆叠件基本平行于下面的衬底的平面。

12.根据权利要求11所述的器件，其中，所述芯栅极堆叠件包括金属栅极材料和高k栅极电介质。

13.一种半导体器件，包括：

复合结构，包括：

内芯杆，包括芯栅极堆叠件并且基本沿着所述半导体器件的沟道方向延伸；和外部套管层，由2-D层状沟道材料制成并且设置在所述内芯杆上，其中，所述内芯杆机械支撑所述半导体器件的沟道长度上的所述外部套管层；

其中，所述外部套管层的中心部分横越在所述半导体器件的所述沟道长度上，并且限定所述半导体器件的沟道区；

其中，所述外部套管层的相对的一对端部分别限定所述半导体器件的源极区和漏极区。

14.根据权利要求13所述的器件，其中，所述外部套管层的所述中心部分比所述外部套管层的相对的端部薄。

15.根据权利要求13所述的器件，还包括：全环栅结构，设置在所述沟道区处的所述外部套管层上。

16.根据权利要求15所述的器件，其中，所述全环栅结构包括金属栅极材料和高k栅极电介质。

17.根据权利要求13所述的器件，其中，所述内芯杆包括芯栅极堆叠件，所述芯栅极堆叠件包括金属栅极材料和高k栅极电介质。

18.根据权利要求13所述的器件，还包括：至少一个环状结构的接触件，所述至少一个环状结构的接触件设置在围绕所述内芯杆的端部的所述外部套管层上。

19.一种半导体器件，包括：

复合结构，包括：

内芯杆，包括芯栅极堆叠件并且基本沿着所述半导体器件的沟道方向延伸；和外部套管层，由2-D层状沟道材料制成并且设置在所述内芯杆上，其中，所述内芯杆机械支撑所述半导体器件的沟道长度上的外部套管层；

其中，所述外部套管层的纵向覆盖范围至少横跨所述半导体器件的所述沟道长度延伸并且限定所述半导体器件的沟道区；以及全环栅结构，设置在所述沟道区处的所述外部套管层上。

说明书

半导体器件及其沟道结构

技术领域

[0001] 本发明总的来说涉及半导体器件，并且尤其涉及包含二维层状沟道材料的三维半导体器件。

背景技术

[0002] 尽管实现了多种增强技术，但是目前的硅基晶体管的性能和可扩展性正在达到基本极限。正在考虑诸如Ge和III-V族半导体的可选的半导体材料，但是这些相对昂贵的材料的超薄体性能可扩展性仍然是一个挑战。

发明内容

[0003] 本发明的实施例提供了一种半导体器件，包括：复合结构，包括：内芯杆，基本沿着所述半导体器件的沟道方向延伸；以及外部套管层，设置在所述内芯杆上，其中，所述内芯杆机械支撑所述半导体器件的沟道长度上的所述外部套管层。

[0004] 本发明的另一实施例提供了一种半导体器件，包括：复合结构，包括内芯杆，基本沿着所述半导体器件的沟道方向延伸；和外部套管层，设置在所述内芯杆上，其中，所述内芯杆机械支撑所述半导体器件的沟道长度上的所述外部套管层；其中，所述外部套管层的中心部分横越在所述半导体器件的所述沟道长度上，并且限定所述半导体器件的沟道区；
其中，所述外部套管层的相对的一对端部分别限定所述半导体器件的源极区和漏极区。

[0005] 本发明的又一实施例提供了一种半导体器件，包括：复合结构，包括内芯杆，基本沿着所述半导体器件的沟道方向延伸；和外部套管层，设置在所述内芯杆上，其中，所述内芯杆机械支撑所述半导体器件的沟道长度上的外部套管层；其中，所述外部套管层的纵向覆盖范围至少横跨所述半导体器件的所述沟道长度延伸并且限定所述半导体器件的沟道
区；以及全环栅结构，设置在所述沟道区处的所述外部套管层上。

附图说明

[0006] 当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明的各方面。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚地讨论，各种部件的尺寸可以被任意增加或减少。

[0007] 图1A至图1C示出了根据本发明的实施例的半导体器件的透视图。

[0008] 图2A至图2D示出了根据本发明的实施例的半导体器件的一部分的等轴视图和截面图。

[0009] 图3A至图3B示出了根据本发明的实施例的半导体结构的一部分的等轴视图和截面图。

[0010] 图4A至图4B示出了根据本发明的实施例的半导体结构的一部分的等轴视图和截面图。

[0011] 图5A至图5B示出了根据本发明的多个实施例的半导体器件的一部分的等轴视图。

[0012] 图6A至图6D示出了根据本发明的多个实施例的半导体器件的一部分的等轴视图。

[0013] 图7A至图7I示出了根据本发明的实施例的在多个制造阶段中的半导体器件的一部分的等轴视图和截面图。

具体实施方式

[0014] 以下公开内容提供了多种不同实施例或实例，用于实现所提供主题的不同特征。以下将描述组件和布置的特定实例以简化本发明。当然，这些仅是实例并且不意欲限制本
发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部
件和第二部件不直接接触的实施例。另外，本发明可以在多个实例中重复参考符号和/或字符。这种重复是为了简化和清楚的目的，并且其本身不表示所讨论的各个实施例和/或配置之间的关系。

[0015] 此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等空间关系术语以描述如图所示的一个元件或部件与另一元件或部件的关系。除图中所示的方位之外，空间关系术语意欲包括使用或操作过程中的器件的不同的方位。装置可以以其他方式定位(旋转90度或在其他方位)，并且在本文中使用的空间关
系描述符可同样地作相应地解释。

[0016] 为了参考方向的简化和准确，提供x-y-z参考坐标，其中通常在第一方向上沿着衬底表面定位x轴，通常沿着衬底表面垂直于x轴定位y轴，同时通常沿着关于衬底的平面垂直的方向定位z轴(多数情况下，通过x-y平面定义)。

[0017] 尽管实现了多种增强技术(诸如用于增强型静电控制的新型器件架构、通过应变沟道(strained channels)使传输增强、改进的掺杂剂活化和寄生电阻减小)，但是目前的
硅基晶体管的性能和可扩展性正在达到基本极限。正在考虑诸如Ge和III-V族的可选的半
导体材料，但是这些相对昂贵的材料的超薄体性能可扩展性仍然是一个挑战。

[0018] 相反地，2D过渡金属硫族化合物“TMD”的单层或超薄层似乎具有突出的传输特性，TMD通常具有通式TX2，其中T通常表示来自元素周期表{IVB、VB、VIB}族的过渡金属，并且X表示来自{S、Se、Te}族的一种元素。这些层状材料展示出不同范围的电气特性，从块状材料的间接带隙变化到薄层厚度材料的直接带隙。TMD材料的独特的特性已经显示出应用在纳米电子中的巨大潜能。

[0019] 在结构上，层状TMD可被认为是堆叠的二维X-T-X夹层。每一夹层内的键合都具有很强的共价键类型，以给夹层提供突出的层内强度，但是夹层间的键合具有较弱的范德华
类型(van der Waals type)。通常将层状TMD的晶体结构描述为1T、2H、3R、4Ha、4Hb、6R相[1、2]。整数表示垂直于X-T-X层的每个晶胞(unit cell)的X-T-X层数，同时T、H和R分别表示三角形、六边形、对称菱面体。插层工艺(process of intercalation)在弱耦合夹层之间引入外来原子或分子。插层不仅增加了层分离，而且提供了调整主体材料的电气特性的有
效方法。

[0020] 另一方面，诸如硅、锗和锡的某些元素的2-D膜表现得像在其边缘处可能具有室温超导特性的拓扑绝缘体。具体地，硅烯、锗烯和锡烯分别是硅(Si)的2-D同素异形体、锗(Ge)的2-D同素异形体和锡(Sn)的2-D同素异形体。拓扑绝缘体表现得像在其内部是绝缘体，然
而在其边界部分(如，块状物的表面或薄膜的边缘)展示出导电特性，这意味着载流子只能
沿着该材料的边界部分移动。特别地，已经显示出2-D锡(锡烯)表现得像在锡烯带的边缘处可能具有室温超导特性的拓扑绝缘体。

[0021] 由于插层式(intercalated)TMD、石墨和其他层状结构的过渡金属氮化物(TMD)的特殊结构和传输特性(尤其是超导性)，所以它们已经引起了广泛关注。特别地，由于最近在石墨插层化合物(GIC’s)YbC6、CaC6、CuxTiSe2和锡烯中发现了超导性，所以引起了新的兴趣。这种独特的特性使2-D TMD和拓扑绝缘体材料成为用于场效应晶体管(“FET”)的有希望的候选。例如，由于这些2-D层状材料的表面具有金属性/导电性，所以源极/漏极掺杂工艺将不再像采用传统的硅基材料的器件所要求的那样有必要。而且，可以通过施加合适的栅
极电压来使由这些2-D层状材料制成的导电沟道导通。

[0022] 在薄膜的形成中，取决于膜厚度，一些拓扑绝缘体(诸如Sb2Te3(三碲化二锑)、Bi2Se3(三硒化二铋)或Bi2Te3(三碲化二铋))可以展示出金属性或半导体性。可以通过薄膜厚度来控制带隙的宽度。例如，这种材料的更薄的膜可以展示出半导体性质，而这种材料的更厚的膜展示出金属特性。因此有可能制造具有更厚的源极和漏极以及更薄的沟道区的场
效应晶体管，其中源极和漏极具有金属性，并且沟道区是半导体。

[0023] 图1A至图1C示出了根据本发明的实施例的半导体器件的透视图。如本发明中所使用的，术语半导体器件通常指全环栅(GAA)晶体管，该GAA晶体管可以包括任何基于纳米线
的多栅极器件。其他的晶体管结构和类似的结构都在本发明所考虑的范围内。GAA晶体管可以包括在微处理器、存储器单元和/或其他集成电路(IC)中。

[0024] 首先看器件100、100′和100″，分别显示出多沟道垂直全环栅(“VGAA”)器件、单沟道垂直全环栅器件和单沟道横向全环栅(“HGAA”)器件的外观。然而，与具有类似结构外观的传统的器件(通常依赖于由掺杂剂改性的半导体材料制成的梁结构(beam structure)作为载流子沟道)相比，根据本发明的器件包括使用可具有增强的沟道性能的2-D层状材料的
复合结构。

[0025] 图1A示出了根据本发明的一个实施例的半导体器件100的透视图。特别地，示例性器件100采用了多沟道VGAA架构的3-D结构布置。像这样的垂直沟道器件组成了新的设计架
构，其中关于晶圆/衬底的平面垂直地布置器件的源极区和漏极区。晶体管器件的沟道结构基本垂直延伸，以桥接在源极区与漏极区之间，并且限定垂直沟道的方向。由于将器件的源极区、沟道区和漏极区布置为关于衬底的平面垂直的堆叠件，所以垂直沟道构构提供了显
著减小的横向轮廓。

[0026] 示例性器件100包括衬底101a的表面上的一对复合结构102a，以作为器件的沟道结构，每一个复合结构都包括具有基本垂直延伸的圆柱形轮廓的内芯杆110a。在一些实施
例中，例如，衬底101a是选择性地包括Si和Ge材料的半导体块状衬底。在一些实施例中，衬底101a包括绝缘体上硅(SOI)结构、绝缘体上SiGe(SiGeOI)或绝缘体上Ge(GeOI)。在一些实施例中，衬底101a可以包括：化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和锑化铟；合金半导体，包括SiGe、SiGeSn、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和GaInAsP；
其他合适的材料；或它们的组合。

[0027] 包括合适的2-D层状沟道材料的外部套管层120a设置在内芯杆110a上，从而得到基本垂直延伸的复合结构102a。合适的2-D层状沟道材料可以包括层状过渡金属硫族化合
物(其具有通式TX2，其中T通常是来自元素周期表的IVB族、VB族、VIB族的过渡金属原子，同时X是硫、硒和碲中的一种)和2-D拓扑绝缘体(诸如Sb2Te3(三碲化二锑)、Bi2Se3(三硒化二铋)、Bi2Te3(三碲化二铋)、硅烯、锗烯和锡烯)。通常，内芯杆由带隙比2-D层状沟道材料的带隙更宽的材料制成。在一些实施例中，内芯杆110a由绝缘材料制成。而且，在一些实施例中，内芯杆110a由与衬底101a相同的材料制成，然后通过绝缘层来覆盖内芯杆110a。

[0028] 器件100还包括横向围绕和环绕复合结构102a的中间部分(如，沟道部分)的栅极结构130a，以提供沟道控制。此外，一对源极/漏极接触件140a分别套在复合结构的端部
(即，顶部和根部)的至少一部分上，以能够电连接至示例性器件100的沟道部分(被外部套
管层120a环绕，因此不能直接看到)的相对两端处的源极/漏极区(被套在相应的源极/漏极
接触件140a下，因此不能在图中直接看到)。

[0029] 外部套管层120a横向环绕在内芯杆110a的侧围。外部套管层120a的垂直环绕覆盖范围(coverage)(如，沿着沟道方向的关于内芯杆的纵轴的覆盖范围)至少横跨器件100的
沟道区(如，器件的与栅极结构130a相接触的中间部分)延伸。特别地，外部套管层120a桥接在示例性器件100的垂直布置的源极区与漏极区之间，以提供基本垂直的载流子传导路径。
横向围绕的栅极结构130a的GAA布置能够更加有效地控制流经沟道的电流，从而允许实现
更短的栅极节点。

[0030] 图1B示出了根据本发明的另一个实施例的半导体器件100′的透视图。示例性器件100′也采用VGAA布置，还使用了衬底101b的表面上的单个垂直沟道结构。衬底101b可以共享与之前实例的部件类似的部件，因此为了简洁，这些部件的细节将会被省略。

[0031] 具体地，示例性器件100′包括基本在垂直方向上(沿着z轴)延伸的单沟道结构，该单沟道结构包括具有长且窄的椭圆形轮廓的内芯杆110b。包括合适的2-D层状沟道材料的外部套管层120b设置在内芯杆110b上，从而得到垂直延伸的复合结构102b。合适的2-D层状沟道材料可以包括层状过渡金属硫族化合物(其具有通式TX2，其中T通常是来自元素周期
表的IVB族、VB族、VIB族的过渡金属原子，同时X是硫、硒和碲中的一种)和2-D拓扑绝缘体(诸如Sb2Te3(三碲化二锑)、Bi2Se3(三硒化二铋)、Bi2Te3(三碲化二铋)、硅烯、锗烯和锡烯)。
在一些实施例中，内芯杆110b由绝缘材料制成。而且，在一些实施例中，内芯杆110b由与衬底101b相同的材料制成，并且通过薄的绝缘体来覆盖内芯杆110b。

[0032] 器件100′还包括环绕复合结构102b的中间部分的横向围绕的栅极结构130b，以提供沟道控制。此外，一对源极/漏极接触件140b分别套在复合结构102b的端部的至少一部分上，以能够电连接至示例性器件100′的相应的源极/漏极区(不能在图中直接看到)。

[0033] 类似地，外部套管层120b横向地环绕在内芯杆110b的侧围。外部套管层120b的垂直环绕覆盖范围至少横跨器件100′的沟道部分(如，器件的与栅极结构130b接触的中间部
分)延伸。外部套管层120b桥接在示例性器件100′的垂直布置的源极区与漏极区(被套在源极/漏极接触件140b下，因此不能在图中直接看到)之间，以提供基本垂直的载流子传导路
径。特别地，椭圆形内芯杆110b的较大的截面轮廓会需要外部套管层120b的较大的侧面覆
盖范围，该较大的侧面覆盖范围通常提供导致增大的导通电流的较宽的传导表面。

[0034] 图1C示出了根据本发明的另一个实施例的半导体器件100″的透视图。示例性器件100″采用具有单个横向沟道结构的HGAA布置。具体地，示例性器件100″包括单沟道结构，该单沟道结构包括：横向延伸的内芯杆110c，通常具有矩形轮廓；和外部套管层120c，包括合适的2-D层状沟道材料。合适的2-D层状沟道材料可以包括层状过渡金属硫族化合物(其具
有通式TX2，其中T通常是来自元素周期表的IVB族、VB族、VIB族的过渡金属原子，同时X是硫、硒和碲中的一种)和2-D拓扑绝缘体(诸如Sb2Te3(三碲化二锑)、Bi2Se3(三硒化二铋)、Bi2Te3(三碲化二铋)、硅烯、锗烯和锡烯)。外部套管层120c环绕内芯杆110c，以得到基本横向(如，沿着x轴)延伸的复合结构102c。器件100″还包括垂直围绕和环绕复合结构102c的中间部分的栅极结构130c，以提供沟道控制。在一些实施例中，内芯杆110c由绝缘材料制成。
而且，在一些实施例中，内芯杆110c由与衬底101c相同的材料制成，并且通过薄的绝缘体来覆盖内芯杆110c。

[0035] 类似地，一对源极/漏极接触件140c分别套在复合结构102c的端部(即，相应的侧端部分)的至少一部分上，以能够电连接至示例性器件100″的源极/漏极区(被套在源极/漏极接触件下，不能在图中直接看到)。

[0036] 外部套管层120c环绕内芯杆110c的侧围。外部套管层120c的横向环绕覆盖范围至少横跨器件100″的沟道部分(如，器件的与栅极结构130c接触的中间部分)延伸。特别地，外部套管层120c横越在示例性器件100″的横向布置的源极区与漏极区之间，以提供基本横向的载流子传导路径。

[0037] 同时参考图2A和2B。图2A示出了根据本发明的一个实施例的半导体器件的一部分的等轴视图，同时图2B示出了图2A中所示的结构沿着该结构的纵向几何轴的截面视图。同
时，图2A和图2B提供了根据本发明的实施例的器件的示例性沟道部分的更加详细的图片。

[0038] 示例性器件的沟道部分使用复合结构202，该复合结构202包括内芯杆210和外部套管层220。虽然本图示出了基本垂直定位的复合结构202，但是这样的布置主要是为了说
明的方便和简洁，根据具体的设计需要，复合结构的实际布置可以是水平的也可以是垂直
的。

[0039] 在本实施例中，内芯杆210通常呈现出具有基本均匀的圆形截面形状的柱形轮廓。外部套管层220围绕内芯杆210的横断面外围(如，圆形截面轮廓)基本共形地设置在内芯杆
210上。而且，外部套管层220的纵向环绕覆盖范围基本横跨内芯杆210的全长延伸，不仅到达内芯杆210的中心部分(其包括器件的沟道区)，而且到达内芯杆210的相应的两个端部
(分别包括源极/漏极区)。

[0040] 本实例示出了使用超薄外部套管层作为载流子沟道。然而，在一些实施例中，布置为交替堆叠件的多个外部套管层(如，具有布置在它们之间的绝缘层)还可以应用于增强通态电流。

[0041] 示例性器件还包括横向围绕和环绕复合结构202的中间部分(如，沟道部分)的栅极结构230，以提供沟道控制。而且，环状结构的一对源极/漏极接触件240分别在复合结构
202的端部处套在复合结构202的至少一部分上。源极/漏极接触件240电接触外部套管层
220，以能够电连接至示例性器件的相应的源极/漏极区。

[0042] 在一些实施例中，内芯杆210由一种或多种绝缘材料制成。在一些实施例中，内芯杆210由包括低k层间介电材料的绝缘材料制成。在一些实施例中，内芯杆210由与衬底相同的材料制成，内芯杆210立在衬底上，并且通过薄的绝缘体来覆盖内芯杆210。外部套管层
220包括一种或多种合适的2-D层状沟道材料。合适的2-D层状沟道材料可以包括：层状过渡金属硫族化合物，例如，二硫化钼(MoS2)、二硒化钼(MoSe2)、磷烯(phosphorene)(黑磷)、磷烯多层(蓝磷)、二硫化钨(WS2)、二硒化钨(WSe2)和二碲化钼(MoTe2)；和2-D拓扑绝缘体，诸如Sb2Te3(三碲化二锑)、Bi2Se3(三硒化二铋)、Bi2Te3(三碲化二铋)、硅烯、锗烯和锡烯。因为外部套管层220的2-D层状沟道材料通常是薄的，并且缺少机械强度而不能维持期望的形
状，所以采用下面的内芯杆210作为结构骨架，以向薄且易弯的外部套管层220提供机械支
撑。

[0043] 栅极结构230可以是包括栅极介电层231和栅极材料层232的栅极堆叠件。栅极介电层231可以包括高k介电材料，例如包括以下元素的氧化物：Si、Ge、Li、Be、Mg、Ca、Sr、Sc、Y、Zr、Hf、Al、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu以及它们的混合物。可以使用合适的工艺来形成栅极介电层，诸如原子层沉积(ALD)、化学汽相沉积(CVD)、物理汽相沉积(PVD)、热氧化、紫外臭氧氧化或它们的组合。栅极材料层232可以包括金属材料，诸如Al、Cu、W、Ti、Ta、TiN、TiAl、TiAlN、TaN、TaC、TiC、NiSi、CoSi、具有可兼容的功函数的其他导电材料或它们的组合。可以使用合适的工艺来实施栅极材料的沉积，诸如ALD、CVD、PVD、镀或它们的组合。

[0044] 虽然源极/漏极接触件240在本图中示为圆环形的环状，但是源极/漏极接触件240也可以是具有其他合适的形状的环状结构，布置源极/漏极接触件240，以在复合结构202的端部处至少部分地套在复合结构202的相应的源极/漏极部分上。源极/漏极接触件240可以
通过合适的沉积技术由合适的导电材料制成，以能够电连接至示例性器件的源极/漏极区。

[0045] 参考图2C，在一些实施例中，源极区和漏极区中的套管材料可以比沟道区中的套管材料厚，使得源极区和漏极区中的套管材料展示出金属导电性(拓扑绝缘体)，并且沟道
区中的套管材料展示出半导体性。如图2C所示，外部套管层220′包括具有更薄的轮廓的中间部分220a(其限定了沟道区)，而外部套管层220′的相应的端部220b(其分别限定了源极/漏极区)具有更厚的轮廓。因此，图2D示出了沿着图2C的沟道布置的纵向几何轴的使用图2C的沟道布置的结构的截面图。因为本实例的普遍的结构组件与之前的实施例所描述的结构
组件类似，所以为了简洁，省略这些结构组件的细节。

[0046] 参考图3A和图3B，图3A示出了根据本发明的另一个实施例的半导体器件的一部分的等轴视图，同时图3B示出了图3A中所示的结构沿着该结构的纵向几何轴的截面图。

[0047] 在本实施例中，示例性器件也包括复合结构302，该复合结构302包括内芯杆310和外部套管层320。虽然本图示出了基本垂直定位的复合结构，但是这样的布置主要是为了说明的方便和简洁，根据具体的设计需要，复合结构的实际布置可以是水平的也可以是垂直
的。

[0048] 类似地，内芯杆310通常呈现出圆柱形轮廓。外部套管层320围绕内芯杆310的横断面外围基本共形地设置在内芯杆310上。而且，外部套管层320的纵向环绕覆盖范围基本横
跨内芯杆310的全长延伸，不仅到达内芯杆310的中心部分(限定器件的沟道区)，而且到达
内芯杆310的相应的两个端部(限定源极/漏极区)。虽然本实例示出了使用超薄套管层作为
沟道材料，但是在一些实施例中，可以应用多层套管层，以进一步增大通态电流。此外，一对源极/漏极接触件340分别在复合结构302的端部处套在外部套管层320上，以能够电连接至
示例性器件的源极/漏极区。

[0049] 外部套管层320包括合适的2-D层状沟道材料，该2-D层状沟道材料可以包括：层状过渡金属硫族化合物，例如，二硫化钼(MoS2)、二硒化钼(MoSe2)、磷烯(黑磷)、磷烯多层(蓝磷)、二硫化钨(WS2)、二硒化钨(WSe2)和二碲化钼(MoTe2)；和2-D拓扑绝缘体，诸如Sb2Te3(三碲化二锑)、Bi2Se3(三硒化二铋)、Bi2Te3(三碲化二铋)、硅烯、锗烯和锡烯。因为外部套管层
320的2-D层状沟道材料通常是薄的，并且缺少机械强度而不能维持期望的形状，因此实施
下面的内芯杆310作为结构骨架，以向薄且易弯的外部套管层320的沟道材料提供机械支
撑。

[0050] 然而，代替由绝缘体制成的内杆，本实施例的内芯杆310也用作包括栅极介电层311和栅极材料层312的内芯栅极堆叠件。

[0051] 特别地，不像大多数传统的器件布置，这种独特的芯栅极堆叠件配置能够从沟道结构内控制沟道活动。具体地，这种布置不仅在封闭的栅极与套住的沟道层(sleeving 
channel layer)之间提供宽的全环控制表面/区域(这样能够使栅极结构对载流子沟道施
加有效的影响)，而且代替了传统设计的占空间的外部栅极堆叠件(这样显著地减少了半导
体器件所需要的空间)。因此，本实施例提供了芯栅极/沟道全环器件架构。

[0052] 如图3B所示，内芯杆/芯栅极结构310可以包括：栅极堆叠件，包括栅极介电层311和栅极材料层312。栅极介电层311可以包括高k介电材料，例如包括以下元素的氧化物：Si、Ge、Li、Be、Mg、Ca、Sr、Sc、Y、Zr、Hf、Al、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu以及它们的混合物。可以使用合适的工艺来形成栅极介电层，诸如原子层沉积(ALD)、化学汽相沉积(CVD)、物理汽相沉积(PVD)、热氧化、紫外臭氧氧化或它们的组合。栅极材料层312可以包括金属材料，诸如Al、Cu、W、Ti、Ta、TiN、TiAl、TiAlN、TaN、TaC、TiC、NiSi、CoSi、具有可兼容的功函数的其他的导电材料或它们的组合。可以使用合适的工艺来实施栅极材料的沉
积，诸如ALD、CVD、PVD、镀或它们的组合。

[0053] 虽然源极/漏极接触件340在本图中示为圆环形的环状结构，但是源极/漏极接触件340可以是具有其他合适的形状的结构，布置源极/漏极接触件340，以朝着复合结构302
的端部与相应的源极/漏极部分建立电连接。源极/漏极接触件340可以通过合适的沉积技
术由合适的导电材料制成，以能够电连接至示例性器件的源极/漏极区。由于少了外部栅
极，所以可以实现相对的源极/漏极接触件340之间的更短的距离，以得到更加紧凑的半导
体轮廓。

[0054] 在一些实施例中，源极区和漏极区中的套管材料可以比沟道区中的套管材料厚，使得以与图2C/图2D所示的方式类似的方式，源极区和漏极区中的套管材料展示出金属导
电性(拓扑绝缘体)，并且沟道区中的套管材料展示出半导体性。

[0055] 参考图4A和图4B，图4A示出了根据本发明的另一个实施例的半导体器件的一部分的等轴视图，同时图4B示出了图4A中所示的结构沿着该结构的纵向几何轴的截面图。

[0056] 示例性器件的沟道部分使用双栅极配置，该双栅极配置包括复合结构402和外部全环栅430，复合结构402包括内芯杆/芯栅极堆叠件410和外部套管层420。这种多栅极布置可以用于执行诸如NAND逻辑门的逻辑操作。虽然本图示出了基本垂直定位的复合结构，但
是这样的布置主要是为了示图的方便和简洁，根据具体的设计需要，复合结构的实际布置
可以是水平的也可以是垂直的。

[0057] 同样地，本实施例的内芯杆410通常呈现出圆柱形轮廓。外部套管层420围绕内芯杆410的横断面外围基本共形地设置在内芯杆410上。外部套管层420的纵向环绕覆盖范围
基本横跨内芯杆410的全长延伸，不仅到达内芯杆410的中心部分(其包括器件的沟道区)，
而且到达内芯杆410的相应的两个端部(其分别包括源极/漏极区)。

[0058] 外部套管层420可以包括合适的2-D层状沟道材料，该2-D层状沟道材料包括：层状过渡金属硫族化合物，例如，二硫化钼(MoS2)、二硒化钼(MoSe2)、磷烯(黑磷)、磷烯多层(蓝磷)、二硫化钨(WS2)、二硒化钨(WSe2)和二碲化钼(MoTe2)；和2-D拓扑绝缘体，诸如Sb2Te3(三碲化二锑)、Bi2Se3(三硒化二铋)、Bi2Te3(三碲化二铋)、硅烯、锗烯和锡烯。

[0059] 对外部套管层420提供机械支撑和沟道控制的内芯杆410可以包括栅极堆叠件，该栅极堆叠件包括栅极介电层411和栅极材料层412。同样地，外部栅极结构430可以包括栅极堆叠件，该栅极堆叠件包括栅极介电层431和栅极材料层432。

[0060] 栅极介电层411/431可以包括高k介电材料，例如包括以下元素的氧化物：Si、Ge、Li、Be、Mg、Ca、Sr、Sc、Y、Zr、Hf、Al、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu以及它们的混合物。可以使用合适的工艺来形成栅极介电层，诸如原子层沉积(ALD)、化学汽相沉积(CVD)、物理汽相沉积(PVD)、热氧化、紫外臭氧氧化或它们的组合。栅极材料层412/432可以包括金属材料，诸如Al、Cu、W、Ti、Ta、TiN、TiAl、TiAlN、TaN、TaC、TiC、NiSi、CoSi、具有可兼容的功函数的其他的导电材料或它们的组合。可以使用合适的工艺来实施栅极材料的沉积，诸如ALD、CVD、PVD、镀或它们的组合。

[0061] 另外，一对源极/漏极接触件440分别朝着复合结构402的端部环绕在外部套管层420上，以能够电连接至器件的相应的源极/漏极区。虽然源极/漏极接触件440在本图中示
为圆环，但是源极/漏极接触件440可以是其他合适的形状的结构，布置源极/漏极接触件
440，以套在复合结构402的端部的至少一部分上。源极/漏极接触件440可以通过合适的沉
积技术由合适的导电材料制成，以能够电连接至示例性器件的相应的源极/漏极区。

[0062] 在一些实施例中，源极区和漏极区中的套管材料可以比沟道区中的套管材料厚，使得以与图2C/图2D所示的方式类似的方式，源极区和漏极区中的套管材料展示出金属导
电性(拓扑绝缘体)，并且沟道区中的套管材料展示出半导体性。

[0063] 图5A至图5B示出了根据本发明的多个实施例的半导体器件的一部分的等轴视图。具体地，图5A和图5B示出了根据本发明的实施例的器件的复合结构的示例性形状和定位。
如图5A所示，对于垂直的器件架构，该器件架构的复合结构(更确切地说，该器件架构的内芯杆)可以是具有基本均匀的截面轮廓的伸长的圆柱形/柱形结构，以关于衬底的平面基本
垂直的方式(如，沿着z轴)布置该复合结构。同样地，如图5B所示，对于水平的器件布置，该器件布置的复合结构可以是具有基本均匀的截面轮廓的伸长的梁结构(beam structure)，
以关于衬底的平面基本水平的方式(如，沿着x轴)布置该复合结构。在一些实施例中，沟道结构的截面轮廓包括如图5A所示的尺寸，例如，具有在从约2nm至约100nm的范围内的截面
宽度。在一些实施例中，复合结构(或内芯杆)的长度在从约10nm至约50nm的范围内。

[0064] 图6A至图6D示出了根据本发明的多个实施例的半导体器件的一部分的等轴视图。具体地，图6A至图6D示出了根据本发明的多个实施例的外部套管层的示例性结构布置。

[0065] 参考图6A，对于使用包括直接带隙2-D层状材料(例如，TMD)的套管层的复合结构，该复合结构(诸如结构602a)可以采用完整地套在内芯杆610周围的外围封闭的外部套管层620。为了说明的简洁，示例性内芯杆610通常呈现出圆柱形轮廓。

[0066] 具体地，示例性外部套管层620围绕内芯杆610的横断面外围基本共形地设置在内芯杆610上。在该实例中，外部套管层620的纵向环绕覆盖范围基本横跨内芯杆610的全长延伸，不仅到达内芯杆610的中心部分(限定器件的沟道区)，而且到达内芯杆610的相应的两
个端部(分别限定源极/漏极区)。

[0067] 使用2-D层状沟道材料的独特特性，从而构成的导电沟道(如，在薄的层状结构的中间部分处限定的)可以展示出非零带隙(none-zero band gap)/半导体特性，因此可以通
过施加合适的栅极电压来使该导电沟道导通。另一方面，2-D层状沟道材料的外表面(如，在复合结构602a的分别限定器件的源极/漏极的顶部/根部)仍然是金属/导电的。因此，传统
器件所需要的源极/漏极掺杂工艺将不再是必需的。因此，源极/漏极接触件(诸如在之前的实例中示出的环状结构的接触件)可以直接设置在套管层上，以建立与下面的源极/漏极区
的电连接。

[0068] 参考图6B至图6C，对于使用包括2-D拓扑绝缘体材料的套管层的复合结构，该2-D拓扑绝缘体材料的特性类似于内部是绝缘体而在其边缘部分表现出(超)导电性的材料，该
复合结构(诸如结构602b/602c/602d)可以采用部分地套在内芯杆610上的纵向延伸的外部
套管层620′/620″/620″′，至少保留横越器件的沟道长度(如，中间部分)的至少一个边
620a′/620a″/620a″′。

[0069] 例如，图6B示出了示例性的外部套管层620′，该外部套管层620′的总体宽度刚好不完全地环绕内芯杆610的基本圆形截面轮廓的周围。该部分套管布置至少保留了横跨复合结构602b的中间部分的纵向延伸的开放的边(open edge)620a′。然后，环状结构的接触件(如之前的实例中所讨论的)可以设置在复合结构602b的相应的端部处的外部套管层
620′上方，以能够电连接至下面的源极/漏极区。

[0070] 图6C示出了采用分离的形式的示例性的外部套管层620″，即围绕内芯杆610的截面轮廓的周围的纵向延伸的带。该部分套管布置提供了横跨复合结构602c的至少中间部分
的多个纵向延伸的开放的边602a″，以得到沿着该边的多个传导路径。

[0071] 图6D示出了具有设置在外部套管层620″′的中心部分处的“窗口”(例如，纵向狭缝)的示例性外部套管层620″′，从而得到了沿着复合结构602d的沟道方向的纵向延伸的封闭的(一对)边620a″′。

[0072] 虽然示出的边620a′/620a″/620a″′基本沿着内芯杆610的轴向(如，沿着z轴)延伸，但是边620a′/620a″/620a″′的实际延伸方向不必如此，只要边620a′/620a″/620a″′横越复合结构的沟道区(例如，从源极区至漏极区)，就可以采用其他的延伸角度(该边甚至可以不是直线)。

[0073] 因此，可以使用拓扑绝缘体的纵向延伸的边620a′/620a″/620a″′的(超)导电特性来产生有效的载流子沟道，使得在沟道导通时，允许电荷载流子从器件的源极区传输到器件的漏极区(反之亦然)。

[0074] 图7A至图7H示出了根据本发明的实施例的在多个制造阶段中的半导体器件的一部分的等轴视图和截面图。具体地，提供根据本发明的一个实施例的沟道结构的示例性制
造工艺以用于说明。

[0075] 参考图7A，示出了根据本发明的一个实施例的在制造的电介质沉积阶段中的半导体器件的沟道部分的等轴视图。具体地，介电材料701(如，层间电介质/ILD)设置在衬底700上。形成具有适当的厚度(如，从约10nm至约50nm)的介电材料，以用于随后的内芯杆形成工艺。使用等轴视图的稍微倾斜的角度是为了更好的示出随后形成的内芯杆的截面轮廓。然
而，在一些实施例中，内芯杆可以由与衬底700相同的材料制成，并且通过薄的绝缘体来覆盖该内芯杆。在这种情况下，硬掩模和合适的定向蚀刻的组合可以用于在衬底700上限定垂直的内芯杆。

[0076] 参考图7B，示出了根据本发明的一个实施例的在制造的内芯杆形成阶段中的半导体器件的沟道部分的等轴视图。具体地，预定形状的蚀刻掩模(图中未示出)可以设置在介
电层的顶面上，以限定内芯杆的特定的截面轮廓。执行合适的蚀刻工艺(诸如各向异性/定
向蚀刻)，以使介电层的未被掩蔽的区域向下凹进至预定的深度，从而生成基本垂直延伸且具有预定高度的内芯杆710。在一些实施例中，可以完全去除介电材料的未被掩蔽的部分，只保留立在衬底700的顶面上的内芯杆710。为了说明的简洁，与之前实例中所示的类似，示例性内芯杆710呈现出基本是圆形的截面轮廓。当然，可以根据具体设计需要和操作需要而采用其他形状的截面。

[0077] 参考图7C，示出了根据本发明的一个实施例的在周遭的接触层沉积阶段中的半导体器件的沟道部分的等轴视图。具体地，导电层704a设置在内芯杆710的根部。导电层704a可以包括合适的金属材料，并且随后回蚀刻以及平坦化导电层704a，以在内芯杆710的根部处限定第一源极/漏极接触件740a(如图7D所示)。进一步处理第一源极/漏极接触件740a，
以产生期望的接触件轮廓。

[0078] 参考图7D，示出了根据本发明的一个实施例的在制造的2-D层状沟道材料沉积阶段中的半导体器件的沟道部分的等轴视图。具体地，2-D层状沟道材料的2-D沟道层702设置在内芯杆710上方以及设置在位于内芯杆710的根部处的第一源极/漏极接触件740a上。将
在随后处理2-D沟道层702，以限定环绕内芯杆710的外围的套管层720(如图7I所示)。

[0079] 2-D沟道层702的提供可以包括微机械/化学/液体剥离、物理汽相沉积(PVD)、水热合成、前体热分解、外延/分子束外延(MBE)、原子层沉积(ALD)、化学汽相沉积(CVD)、
Langmuir-Blodgett沉积和它们的合适的组合。在一些实施例中，在沉积2-D层状沟道材料
之前，对内芯杆710的暴露表面提供表面处理，以调整内芯杆710使其更好地与2-D沟道层
702粘合。在一些实施例中，在沉积2-D沟道层702之前，在内芯杆710的表面上提供薄的界面层，以增强2-D沟道层702与内芯杆710的表面之间的粘合。而且，在一些实施例中，执行内芯杆710的表面沉积或表面处理，以钝化2-D层状沟道材料或增强2-D层状沟道材料的稳定性。

[0080] 另一方面，2-D沟道层702与第一源极/漏极接触件740a之间的表面接触件建立了2-D沟道层702与第一源极/漏极接触件740a之间的电连接，因此当沟道导通时，电荷载流子能够在2-D沟道层702和第一源极/漏极接触件740a之间流通。

[0081] 参考图7E，示出了如图7D所示的在制造的2-D层状沟道材料沉积阶段中的半导体器件的沟道部分的截面图。为了说明的简单和简洁，沿着纵轴(如z轴)的沟道结构的截面图将用于进行讨论。

[0082] 特别地，图7E的截面图示出，示例性制造工艺产生外部套管层720，外部套管层720的纵向环绕覆盖范围未跨越内芯杆710的全长(高度)。具体地，在该实施例中，内芯杆710的根部被接触件层740a包围，而不是被2-D沟道层702包围。然而，可以通过稍微调整制造工艺的顺序(如，在接触件形成工艺之前执行2-D层沉积工艺)来得到全长跨越的套管层(如在之前的实例中所示)。

[0083] 参考图7F，示出了根据本发明的一个实施例的在制造的栅极堆叠件沉积阶段中的半导体器件的沟道部分的截面图。具体地，栅极介电层731设置在2-D沟道层702上，栅极介电层731至少覆盖复合结构(其包括内芯杆710和外部套管层720)的中间沟道部分。然后在
栅极介电层731上设置栅极材料层732至预定高度(其确定器件的栅极节点长度)。因此，栅
极材料层732和栅极介电层731包围2-D沟道层702上限定的中间(沟道)部分，以形成全环栅
堆叠结构730。可以回蚀刻并且平坦化栅极堆叠结构730，以产生期望的栅极堆叠件轮廓。用于栅极堆叠结构的材料的合适的选择可与之前所讨论的材料类似，因此为了简洁就不再重
复。

[0084] 参考图7G，示出了根据本发明的一个实施例的在制造的电介质沉积阶段中的半导体器件的沟道部分的截面图。具体地，层间介电(ILD)层735设置在栅极材料层732上。特别地，示例性ILD层735到达导电栅极材料层732之上的高度并且与复合结构的外表面上的栅
极介电层731接触。可以平坦化并且回蚀刻ILD层735，以生成期望的轮廓，从而形成防止栅极堆叠件和随后设置的源极/漏极接触件之间短路的绝缘结构。

[0085] 参考图7H，示出了根据本发明的一个实施例的在制造的第二接触层沉积阶段中的半导体器件的沟道部分的截面图。具体地，去除ILD层735的平坦化表面之上的部分栅极介
电层731。此外，使2-D沟道层702上的栅极介电层731凹进，以与ILD层735的平坦化表面基本齐平。然后，第二导电层704b设置在ILD层735的平坦化表面上以及设置在外部套管层720上方。如图7I中所示，接触件层704b可以包括合适的金属材料，随后处理该金属材料，以限定第二源极/漏极接触件704b。

[0086] 参考图7I，示出了根据本发明的一个实施例的在制造的完成阶段中的半导体器件的沟道部分的截面图。为了说明的简单，从图中省略某些部件(如层间介电层735)，因此提供了与之前的实例中所示的结构布置类似的结构布置的近似的视图。具体地，回蚀刻并且
平坦化导电层/接触件层704b，以暴露内芯杆710的顶面，从而形成第二源极/漏极接触件
704b。

[0087] 示例性器件包括具有内芯杆710的复合结构，内芯杆710对环绕在内芯杆710上的外部套管层720提供机械支撑。虽然在本实施例中外部套管层720没有完全横跨内芯杆710
的全长延伸，但是外部套管层720跨越半导体器件的中间(沟道)部分。而且，围绕的栅极堆叠结构730设置在复合结构的中间部分的周围，从而包围该复合结构的沟道部分，以提供全环沟道控制。此外，外部套管层720分别在复合结构的根部处接触第一源极/漏极接触件
740a，并且在复合结构的顶部处接触第二接触件层704b，以能够建立与半导体器件的源极/漏极区的电连接。

[0088] 通过使用2-D层状沟道材料的丰富的物理特性，可以得到具有高通断电流比率和良好的电气性能的电子器件。特别地，3-D器件架构中的合适的2-D层状沟道材料的实施可
以达到进一步缩放、可适应于苛刻的(如，亚20nm)栅极长度的高性能低功率器件。此外，使用复合结构的垂直器件可以对可堆叠的、自绝缘的单片3-D集成电路(3DIC)提供偏压，以得到更高程度的器件集成。

[0089] 因此，本发明的一个方面提供了一种半导体器件，该半导体器件包括沟道结构，该沟道结构包括基本沿着半导体器件的沟道方向延伸的内芯杆和设置在内芯杆上的外部套管层。内芯杆机械支撑半导体器件的沟道长度上的套管构件。

[0090] 在上述半导体器件中，其中，所述外部套管层的纵向覆盖范围至少横跨所述半导体器件的所述沟道长度延伸并且限定所述半导体器件的沟道区。

[0091] 在上述半导体器件中，其中，所述外部套管层的纵向覆盖范围至少横跨所述半导体器件的所述沟道长度延伸并且限定所述半导体器件的沟道区，其中，所述内芯杆限定基
本均匀的截面轮廓；其中，所述外部套管层基本共形地环绕在所述内芯杆上；其中，所述外部套管层包括单层结构和多层结构中的一种。

[0092] 在上述半导体器件中，其中，所述外部套管层的纵向覆盖范围至少横跨所述半导体器件的所述沟道长度延伸并且限定所述半导体器件的沟道区，其中，所述内芯杆限定基
本均匀的截面轮廓；其中，所述外部套管层基本共形地环绕在所述内芯杆上；其中，所述外部套管层包括单层结构和多层结构中的一种，其中，所述外部套管层完整地套在所述内芯
杆的截面轮廓上。

[0093] 在上述半导体器件中，其中，所述外部套管层的纵向覆盖范围至少横跨所述半导体器件的所述沟道长度延伸并且限定所述半导体器件的沟道区，其中，所述内芯杆限定基
本均匀的截面轮廓；其中，所述外部套管层基本共形地环绕在所述内芯杆上；其中，所述外部套管层包括单层结构和多层结构中的一种，其中，所述外部套管层完整地套在所述内芯
杆的截面轮廓上，其中，所述外部套管层包括至少一种2-D层状沟道材料。

[0094] 在上述半导体器件中，其中，所述外部套管层的纵向覆盖范围至少横跨所述半导体器件的所述沟道长度延伸并且限定所述半导体器件的沟道区，其中，所述内芯杆限定基
本均匀的截面轮廓；其中，所述外部套管层基本共形地环绕在所述内芯杆上；其中，所述外部套管层包括单层结构和多层结构中的一种，其中，所述外部套管层部分地套在所述内芯
杆的截面轮廓上，从而至少保留横越在所述半导体器件的所述沟道长度上的所述外部套管
层的边。

[0095] 在上述半导体器件中，其中，所述外部套管层的纵向覆盖范围至少横跨所述半导体器件的所述沟道长度延伸并且限定所述半导体器件的沟道区，其中，所述内芯杆限定基
本均匀的截面轮廓；其中，所述外部套管层基本共形地环绕在所述内芯杆上；其中，所述外部套管层包括单层结构和多层结构中的一种，其中，所述外部套管层部分地套在所述内芯
杆的截面轮廓上，从而至少保留横越在所述半导体器件的所述沟道长度上的所述外部套管
层的边，其中，所述外部套管层包括至少一种2-D拓扑绝缘体材料。

[0096] 在上述半导体器件中，其中，所述外部套管层的纵向覆盖范围至少横跨所述半导体器件的所述沟道长度延伸并且限定所述半导体器件的沟道区，其中，所述内芯杆包括垂
直布置的圆柱，所述垂直布置的圆柱的带隙比所述外部套管层的带隙宽，并且所述垂直布
置的圆柱基本垂直于下面的衬底的平面。

[0097] 在上述半导体器件中，其中，所述外部套管层的纵向覆盖范围至少横跨所述半导体器件的所述沟道长度延伸并且限定所述半导体器件的沟道区，其中，所述内芯杆包括垂
直布置的芯栅极堆叠件，所述芯栅极堆叠件基本垂直于下面的衬底的平面。

[0098] 在上述半导体器件中，其中，所述外部套管层的纵向覆盖范围至少横跨所述半导体器件的所述沟道长度延伸并且限定所述半导体器件的沟道区，其中，所述内芯杆包括垂
直布置的芯栅极堆叠件，所述芯栅极堆叠件基本垂直于下面的衬底的平面，其中，所述芯栅极堆叠件包括金属栅极材料和高k栅极电介质。

[0099] 在上述半导体器件中，其中，所述外部套管层的纵向覆盖范围至少横跨所述半导体器件的所述沟道长度延伸并且限定所述半导体器件的沟道区，其中，所述内芯杆包括横
向布置的圆柱，所述横向布置的圆柱的带隙比所述外部套管层的带隙宽，并且所述横向布
置的圆柱基本平行于下面的衬底的平面。

[0100] 在上述半导体器件中，其中，所述外部套管层的纵向覆盖范围至少横跨所述半导体器件的所述沟道长度延伸并且限定所述半导体器件的沟道区，其中，所述内芯杆包括横
向布置的芯栅极堆叠件，所述芯栅极堆叠件基本平行于下面的衬底的平面。

[0101] 在上述半导体器件中，其中，所述外部套管层的纵向覆盖范围至少横跨所述半导体器件的所述沟道长度延伸并且限定所述半导体器件的沟道区，其中，所述内芯杆包括横
向布置的芯栅极堆叠件，所述芯栅极堆叠件基本平行于下面的衬底的平面，其中，所述芯栅极堆叠件包括金属栅极材料和高k栅极电介质。因此，本发明的另一个方面提供了一种半导体器件，该半导体器件包括复合结构，该复合结构包括：内芯杆，基本沿着半导体器件的沟道方向延伸；和外部套管层，设置在内芯杆上。内芯杆机械支撑半导体器件的沟道长度上的套管构件。而且，外部套管层的中心部分横越在半导体器件的沟道长度上并且限定半导体
器件的沟道区。此外，外部套管层的相对的一对端部分别限定半导体器件的源极区和漏极
区。

[0102] 在上述半导体器件中，其中，所述外部套管层的所述中心部分比所述外部套管层的相对的端部薄。

[0103] 在上述半导体器件中，其中，所述半导体器件还包括：全环栅结构，设置在所述沟道区处的所述外部套管层上。

[0104] 在上述半导体器件中，其中，所述半导体器件还包括：全环栅结构，设置在所述沟道区处的所述外部套管层上，其中，所述全环栅结构包括金属栅极材料和高k栅极电介质。

[0105] 在上述半导体器件中，其中，所述内芯杆包括芯栅极堆叠件，所述芯栅极堆叠件包括金属栅极材料和高k栅极电介质。

[0106] 在上述半导体器件中，其中，所述半导体器件还包括：至少一个环状结构的接触件，所述至少一个环状结构的接触件设置在围绕所述内芯杆的端部的所述外部套管层上。

[0107] 因此，本发明的又一个方面提供了一种半导体器件，该半导体器件包括复合结构和设置在沟道区处的外部套管层上的全环栅结构，该复合结构包括：内芯杆，基本沿着半导体器件的沟道方向延伸；和外部套管层，设置在内芯杆上。内芯杆机械支撑半导体器件的沟道长度上的套管构件。而且，外部套管层的纵向覆盖范围至少横跨半导体器件的沟道长度
延伸并且限定半导体器件的沟道区。

[0108] 上面论述了若干实施例的部件，使得本领域的普通技术人员可以更好地理解本发明的各个方面。本领域的普通技术人员应该理解，可以很容易地使用本发明作为基础来设
计或更改其他用于达到与这里所介绍实施例相同的目的和/或实现相同优点的工艺和结
构。本领域的普通技术人员也应该意识到，这种等效构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、更换以及改变。