用于偏置射频开关的装置和方法

摘要

本文提供了用于偏置射频(RF)开关的装置和方法。在一些实现中，RF开关电路包括自适应开关偏置电路，其控制一个或多个场效应晶体管(FET)开关的栅极电压和/或沟道电压。另外，自适应开关偏置电路由高功率电源电压和低功率电源电压供电，并且能够用来基于一个或多个开关启用信号的状态来选择性地接通或关断FET开关。自适应开关偏置电路基于高功率电源电压和低功率电源电压之间的电压差来自适应地偏置FET开关的栅极电压和/或沟道电压以提供适合于两种以上不同的电源电压电平的开关偏置。

权利要求

1.射频(RF)开关电路，包括：

一个或多个场效应晶体管(FET)开关，其包括第一FET开关；以及

自适应开关偏置电路，其被配置用于控制所述第一FET开关的栅极电压和沟道电压，其中所述自适应开关偏置电路被配置用于接收开关启用信号，其中所述自适应开关偏置电路被配置为当所述开关启用信号处于第一状态时通过接通电压来偏置所述第一FET开关以接通所述第一FET开关，并且其中，所述自适应开关偏置电路被配置用于当所述开关启用信号处于第二状态时通过关断电压来偏置所述第一FET开关以关断所述第一FET开关，其中所述自适应开关偏置电路被配置用于由高功率电源电压和低功率电源电压来与所述第一FET开关独立地供电，并且其中，所述自适应开关偏置电路被配置用于基于所述高功率电源电压与所述低功率电源电压之间的电压差来自适应地控制所述接通电压的量值和所述关断电压的量值，并且其中所述自适应开关偏置电路包括：电源相关电压生成电路，其被配置用于接收所述高功率电源电压并生成与所述高功率电源电压的电压电平相关地变化的相关电压，其中所述电源相关电压生成电路被配置用于生成电压降；以及分压器，其被配置用于基于所述相关电压与所述低功率电源电压之间的电压差来生成偏置电压。

2.如权利要求1所述的RF开关电路，其中所述自适应开关偏置电路被配置用于将所述第一FET开关的栅极电压控制到所述偏置电压。

3.如权利要求2所述的RF开关电路，其中所述自适应开关偏置电路还包括被配置用于接收开关启用信号的开关控制逻辑电路，其中当所述开关启用信号处于所述第一状态时，所述开关控制逻辑电路将所述第一FET开关的沟道电压控制到所述高功率电源电压，并且其中，当所述开关启用信号处于所述第二状态时，所述开关控制逻辑电路将所述第一FET开关的沟道电压控制到所述低功率电源电压。

4.如权利要求1所述的RF开关电路，其中所述自适应开关偏置电路被配置用于将所述第一FET开关的沟道电压控制到所述偏置电压。

5.如权利要求4所述的RF开关电路，其中所述自适应开关偏置电路还包括被配置用于接收所述开关启用信号的开关控制逻辑电路，其中当所述开关启用信号处于所述第一状态时，所述开关控制逻辑电路将所述第一FET开关的栅极电压控制到低功率电源电压，并且其中，当所述开关启用信号处于所述第二状态时，所述开关控制逻辑电路将所述第一FET开关的栅极电压控制到所述高功率电源电压。

6.如权利要求1所述的RF开关电路，其中所述电源相关电压生成电路包括减法电路，所述减法电路被配置用于通过从所述高功率电源电压中减去预定电压量来生成相关电压。

7.如权利要求6所述的RF开关电路，其中所述电源相关电压生成电路还包括被配置用于生成预定电压量的带隙电压基准电路，其中所述预定电压量包括带隙基准电压。

8.如权利要求6所述的RF开关电路，其中所述分压器包括串联地电连接在所述相关电压和所述低功率电源电压之间的第一电阻器和第二电阻器。

9.如权利要求1所述的RF开关电路，其中所述一个或多个FET开关包括多个FET开关，其中所述自适应开关偏置电路被配置用于控制所述多个FET开关中的每一个的栅极电压和沟道电压。

10.如权利要求1所述的RF开关电路，其中所述自适应开关偏置电路包括被配置用于控制所述第一FET开关的栅极电压的栅极偏置输出以及被配置用于控制所述第一FET开关的沟道电压的沟道偏置输出，其中所述RF开关电路还包括：栅极偏置电阻器，其电连接在所述栅极偏置输出与所述第一FET开关的栅极之间；以及第一沟道偏置电阻器，其电连接在所述沟道偏置输出与所述第一FET开关的源极之间；

以及

第二沟道偏置电阻器，其电连接在所述第一FET开关的源极与所述第一FET开关的漏极之间。

11.如权利要求10所述的RF开关电路，还包括：

RF输入端子；

RF输出端子；

第一DC阻断电容器，其电连接在所述RF输入端子与所述第一FET开关的源极之间；以及第二DC阻断电容器，其电连接在所述第一FET开关的漏极与所述RF输出端子之间。

12.偏置射频(RF)开关的电子实现方法，所述方法包括：

利用高功率电源电压和低功率电源电压与所述射频开关独立地为自适应开关偏置电路供电；

基于所述高功率电源电压和所述低功率电源电压之间的电压差来控制接通电压的量值和关断电压的量值；

接收开关启用信号作为所述自适应开关偏置电路的输入；以及

利用所述自适应开关偏置电路来控制第一场效应晶体管(FET)开关的栅极电压和沟道电压，其中控制所述第一FET开关的栅极电压和沟道电压包括：当所述开关启用信号处于第一状态时，利用所述接通电压来偏置所述第一FET开关，以及当所述开关启用信号处于第二状态时，利用所述关断电压来偏置所述第一FET开关利用电源相关电压生成电路来由所述高功率电源电压生成相关电压，其中所述相关电压与所述高功率电源电压的电压电平相关地变化；以及基于利用分压器来划分所述相关电压与所述低功率电源电压之间的电压差来生成偏置电压。

13.如权利要求12所述的方法，还包括将所述第一FET开关的栅极电压控制到所述偏置电压。

14.如权利要求13所述的方法，还包括：当所述开关启用信号处于所述第一状态时，将所述第一FET开关的沟道电压控制到所述高功率电源电压，而当所述开关启用信号处于所述第二状态时，将所述第一FET开关的沟道电压控制到所述低功率电源电压。

15.如权利要求12所述的方法，还包括将所述第一FET开关的所述沟道电压控制到所述偏置电压。

16.如权利要求15所述的方法，还包括：当所述开关启用信号处于所述第一状态时，将所述第一FET开关的栅极电压控制到所述低功率电源电压，而当所述开关启用信号处于所述第二状态时，将所述第一FET开关的栅极电压控制到所述高功率电源电压。

17.如权利要求12所述的方法，其中生成所述相关电压包括将所述高功率电源电压偏移预定电压量。

18.如权利要求12所述的方法，还包括利用带隙电压基准电路来生成基准电压，其中预定电压量包括带隙基准电压。

19.射频(RF)系统，包括：

场效应晶体管(FET)开关，其电连接在所述RF系统的信号路径中；以及

自适应开关偏置电路，其被配置用于控制所述FET开关的栅极电压和沟道电压，其中所述自适应开关偏置电路被配置用于接收开关启用信号，其中所述自适应开关偏置电路被配置用于当所述开关启用信号处于第一状态时通过接通电压来偏置所述FET开关以接通所述FET开关，并且其中所述自适应开关偏置电路被配置用于当所述开关启用信号处于第二状态时通过关断电压来偏置所述FET开关以关断所述FET开关，其中所述自适应开关偏置电路被配置用于由高功率电源电压和低功率电源电源来与所述FET开关独立地供电，并且其中所述自适应开关偏置电路被配置用于基于所述高功率电源电压和所述低功率电源电压之间的电压差来控制所述接通电压的量值和所述关断电压的量值；并且其中所述自适应开关偏置电路包括：

电源相关电压生成电路，其被配置用于接收所述高功率电源电压并生成与所述高功率电源电压的电压电平相关地变化的相关电压，其中所述电源相关电压生成电路被配置用于生成电压降；以及分压器，其被配置用于基于所述相关电压与所述低功率电源电压之间的电压差来生成偏置电压。

20.如权利要求19所述的RF系统，还包括包含所述FET开关的数字步进衰减器。

21.如权利要求19所述的RF系统，还包括包含所述FET开关的天线开关模块。

说明书

用于偏置射频开关的装置和方法

技术领域

[0001] 本发明的实施方案涉及电子系统，更特别地涉及射频开关的偏置。

背景技术

[0002] 射频(RF)系统可以包括用于各种用途的RF开关。

[0003] 在一个实施例中，诸如移动设备或基站的RF系统可以包括利用RF开关实现的天线开关模块(ASM)。另外，天线开关模块能够用来将天线与系统的特定的发送或接收路径电连接，从而允许多个部件访问天线。

[0004] 在另一实施例中，RF系统可以包括数字步进衰减器(DSA)，DSA可以包括接通或关断以控制由DSA提供的衰减量的RF开关。

发明内容

[0005] 在一个方案中，一种射频(RF)开关电路包括：一个或多个场效应晶体管(FET)开关，包括第一FET开关；以及自适应开关偏置电路，其构造为控制第一FET开关的栅极电压和沟道电压。自适应开关偏置电路构造为接收开关启用信号。另外，自适应开关偏置电路构造为：当开关启用信号处于第一状态时，通过接通电压来偏置第一FET开关以接通第一FET开关，而当开关启用信号处于第二状态时，通过关断电压来偏置第一FET开关以关断第一FET开关。自适应开关偏置电路构造为由高功率电源电压和低功率电源电压供电。自适应开关偏置电路构造为基于高功率电源电压和低功率电源电压之间的电压差来控制接通电压的量值和关断电压的量值。

[0006] 在另一方案中，提供了一种偏置RF开关的电子实现方法。该方法包括：利用高功率电源电压和低功率电源电压来为自适应开关偏置电路供电；基于高功率电源电压和低功率电源电压之间的电压差来控制接通电压的量值和关断电压的量值；接收开关启用信号作为自适应开关偏置电路的输入；以及利用自适应开关偏置电路来控制第一FET开关的栅极电压和沟道电压。控制第一FET开关的栅极电压和沟道电压包括：当开关启用信号处于第一状态时，利用接通电压来偏置第一FET开关，而当开关启用信号处于第二状态时，利用关断电压来偏置第一FET开关。

[0007] 在另一方案中，提供了一种RF系统。RF系统包括：FET开关，其电连接在RF系统的信号路径中；以及自适应开关偏置电路，其构造为控制FET开关的栅极电压和沟道电压。自适应开关偏置电路构造为接收开关启用信号。另外，自适应开关偏置电路构造为：当开关启用信号处于第一状态时，通过接通电压来偏置FET开关以接通FET开关，而当开关启用信号处于第二状态时，通过关断电压来偏置FET开关以关断FET开关。自适应开关偏置电路构造为由高功率电源电压和低功率电源电压供电，自适应开关偏置电路构造为基于高功率电源电压和低功率电源电压之间的电压差来控制接通电压的量值和关断电压的量值。

附图说明

[0008] 图1是依照本文教导的可以包括一个或多个RF开关电路的射频(RF)系统的一个实施例的示意图。

[0009] 图2是根据一个实施方案的RF开关电路的电路图。

[0010] 图3A是根据另一实施方案的RF开关电路的电路图。

[0011] 图3B是根据另一实施方案的RF开关电路的电路图。

[0012] 图4A是根据另一实施方案的RF开关电路的电路图。

[0013] 图4B是根据另一实施方案的RF开关电路的电路图。

[0014] 图5是根据另一实施方案的RF开关电路的电路图。

[0015] 图6是接通状态沟道电阻和关断状态功率使用对栅极-源极电压的曲线图的一个实施例。

具体实施方式

[0016] 下面对实施方案的详细说明提供了本发明的具体实施方案的各方面描述。然而，本发明可以通过如权利要求所限定和涵盖的多种不同方式来具体实施。在该说明书中，参考了附图，在附图中相似的附图标记可以表示相同或功能上相似的元件。

[0017] 本文提供了用于射频(RF)开关的装置和方法。在一些实现中，RF开关电路包括自适应开关偏置电路，其控制一个或多个场效应晶体管(FET)开关的栅极电压和/或沟道电压。另外，自适应开关偏置电路由高功率电源电压和低功率电源电压供电，并且能够用来基于一个或多个开关启用信号的状态来选择性地接通或关断FET开关。自适应开关偏置电路基于高功率电源电压和低功率电源电压之间的电压差来自适应地偏置FET开关以提供适用于两种以上不同电源电压电平的开关偏置。例如，自适应开关偏置电路可以基于高功率电源电压和低功率电源电压之间的电压差来控制开关接通电压的量值和开关关断电压的量值。

[0018] 通过自适应地偏置FET开关，RF开关电路能够在各种电子系统和/或应用中使用。例如，当利用不同电压电平的外部电源电压供电时，自适应开关偏置电路能够向FET开关提供不同的偏置电压电平。通过提供以此方式自适应偏置的RF开关电路，RF开关电路能够在使用不同外部电源电压电平的应用中使用，同时避免了制造与适用于特定的外部电源电压电平的不同RF开关设计相关联的多个集成电路或芯片变型例的需要。

[0019] 自适应开关偏置能够用来实现接通状态阻抗与关断状态功率使用之间的期望的权衡，这能够有助于满足或超越与插入损耗、功率使用、线性、失真和/或RF隔离相关联的性能规格。而且，自适应开关偏置电路能够用来将栅极偏置电压和/或沟道偏置电压控制到与晶体管最大过压和/或可靠性约束相符合的电平。

[0020] 图1是依照本文教导的可以包括一个或多个RF开关电路的RF系统10的一个实施例的示意图。

[0021] 虽然RF系统10图示出了可以包括如本文所述的RF开关电路的电子系统的一个实施例，但是RF开关电路可以在其他电子系统配置中使用。另外，虽然在图1中示出了特定的部件配置，但是RF系统可以按各种方式进行改造和改进。例如，RF系统10可以包括更多或更少的接收和/或发送路径。另外，RF系统10能够改进以包括更多或更少的部件和/或不同的部件布置，包括例如RF开关电路的不同布置。

[0022] 在图示的配置中，RF系统10包括基带处理器1、I/Q调制器2、I/Q解调器3、第一数字步进衰减器4a、第二数字步进衰减器4b、滤波器5、功率放大器6、天线开关模块7、低噪声放大器8和天线9。

[0023] 如图1所示，基带处理器1生成同相(I)发送信号和正交相位(Q)发送信号，这些信号提供给I/Q调整器2。另外，基带处理器1接收来自I/Q解调器3的I接收信号和Q接收信号。I发送信号和Q发送信号对应于特定振幅、频率和相位的正弦波或发送信号的信号分量。例如，I发送信号和Q发送信号分别代表同相正弦分量和正交相位正弦分量，并且可以是发送信号的等同表征。另外，I接收信号和Q接收信号对应于特定振幅、频率和相位的接收信号的信号分量。

[0024] 在一些实现中，I发送信号、Q发送信号、I接收信号和Q接收信号可以是数字信号。另外，基带处理器1可以包括数字信号处理器、微处理器或其组合，用来处理数字信号。

[0025] I/Q调制器2接收来自基带处理器1的I发送信号和Q发送信号且处理它们以生成调制RF信号。在一些配置中，I/Q调整器2可以包括：DAC，其配置为将I发送信号和Q发送信号转换成模拟格式；混频器，其将I发送信号和Q发送信号升频转换成射频；以及信号组合器，其用来将经升频转换的I信号和Q信号组合成经调制的RF信号。

[0026] 第一数字步进衰减器4a接收经调制的RF信号，并且衰减调制RF信号以生成经衰减的RF信号。第一数字步进衰减器4a能够有助于获得与发送相关联的期望增益和/或功率电平。在图示的配置中，第一数字步进衰减器4a包括第一RF开关电路20a。第一数字步进衰减器4a图示出了可以包括依照本文教导的一个或多个RF开关电路的电路的一个实施例。例如，第一数字步进衰减器4a可以包括衰减器级的级联，其中每个可以利用RF开关电路来旁通以有助于提供数字可调量的衰减。

[0027] 滤波器5接收来自第一数字步进衰减器4a的经衰减的RF信号，并且将经滤波的RF信号提供给功率放大器6的输入。在一些配置中，滤波器可以是配置为提供带通滤波的带通滤波器。然而，滤波器5可以是低通滤波器、带通滤波器或高通滤波器，取决于应用。

[0028] 功率放大器6能够放大经滤波的RF信号以生成经放大的RF信号，该经放大的RF信号提供给天线开关模块7。天线开关模块7进一步与天线9以及与低噪声放大器8的输入电连接。天线开关模块7能够用来将天线9与功率放大器6的输出或者与低噪声放大器8的输入选择性地连接。

[0029] 在图示的配置中，天线开关模块7包括第二RF开关电路20b。天线开关模块7图示出可以包括依照本文教导的一个或多个RF开关电路的电路的另一实施例。例如，天线开关模块7可以包括实现为单刀多掷开关的RF开关电路。虽然图1图示出天线开关模块7作为双刀单掷开关的配置，天线开关模块7可以被改造以包括额外的刀和/或掷。

[0030] LNA8接收来自天线开关模块7的天线接收信号，并且生成放大的天线接收信号，该放大的天线接收信号提供给第二数字步进衰减器4b。第二数字步进衰减器4b能够将放大的天线接收信号衰减数字可控衰减量。如图1所示，第二数字步进衰减器4b生成经衰减的接收信号，该经衰减的接收信号提供给I/Q解调器3。包括第二数字步进衰减器4b能够有助于为I/Q解调器3提供具有期望的振幅和/或功率电平的信号。在图示的配置中，第二数字步进衰减器4b包括第三RF开关电路20c。第二数字步进衰减器4b图示出可以包括依照本文教导的一个或多个RF开关电路的电路的另一实施例。

[0031] I/Q解调器3能够用来生成I接收信号和Q接收信号，如之前所描述的。在一些配置中，I/Q解调器3可以包括用来将经衰减的接收信号与大约九十度异相的一对时钟信号进行混合的一对混合器。另外，混合器能够生成降频转换信号，该降频转换信号能够提供给ADC，ADC用来生成I接收信号和Q接收信号。

[0032] RF系统10能够用于利用各种通信标准来发送和/或接收RF信号，各种通信标准包括例如全球移动通信系统(GSM)、码分多址(CDMA)、宽带CDMA(W-CDMA)、长期演进(LTE)、3G、3GPP、4G和/或增强数据率GSM演进(EDGE)以及其他专用和非专用的通信标准。

[0033] 在RF系统的发送或接收路径中设置RF开关会影响系统的性能。例如，当RF开关路径包含在收发机的发送路径中时，RF开关在工作于接通或闭合状态时会具有不期望的插入损耗。例如，插入损耗可以与由于电阻损耗引起的信号功率损耗相关联。此外，当RF开关工作在关断或断开状态时，RF开关仍具有会影响RF隔离的有限关断状态阻抗。例如，RF开关会影响各种RF性能规格，例如相邻沟道功率比(ACPR)。另外，当RF开关关断但是以分流配置沿着有源信号路径定位时，RF开关的有限关断状态阻抗也会导致信号损失。

[0034] 因此，由于各种原因，RF开关的接通状态和关断状态性能是重要的。

[0035] 图2是根据一个实施方案的RF开关电路20的电路图。RF开关电路20包括n型场效应晶体管(NFET)开关21、自适应开关偏置电路22、栅极偏置电阻器31、第一沟道偏置电阻器32、第二沟道偏置电阻器33、第一或输入DC阻断电容器41、和第二或输出DC阻断电容器42。
RF开关电路20利用高功率电源电压VHIGH和低功率电源电压VLOW来供电，并且包括RF输入RFIN、RF输出RFOUT以及开关启用输入SWEN。

[0036] 虽然图2示出了自适应开关偏置电路22用来偏置一个FET开关的配置，自适应开关偏置电路22可以配置为偏置一个或多个附加FET开关。在这种配置中，自适应开关偏置电路可以包括附加开关启用输入，诸如与每个FET开关相关联的开关启用输入。然而，其他配置是可能的，例如开关启用信号用来控制多个FET开关的实现。例如，在一个实施方案中，RF开关电路包括电连接在第一端子和第二端子之间的串联FET开关以及电连接在第一端子与低功率电源电压之间的分流开关。另外，串联FET开关和分流FET开关能够由共用的开关启用信号来控制，使得当串联FET开关接通时，分流FET开关关断，并且使得当分流FET开关接通时，串联FET开关关断。

[0037] 在图示的配置中，NFET开关21的源极通过第一DC阻断电容器41来电连接到RF输入RFIN，并且NFET开关21的漏极通过第二DC阻断电容器42电连接到RF输出RFOUT。另外，栅极偏置电阻器31电连接在自适应开关偏置电路22的栅极偏置输出与NFET开关21的栅极之间。此外，第一沟道偏置电阻器32电连接在自适应开关偏置电路22的沟道偏置输出与NFET开关21的源极之间，并且第二沟道偏置电阻器33与NFET开关的沟道并联地电连接在NFET开关21的源极与漏极之间。

[0038] 自适应开关偏置电路22由高功率电源电压VHIGH和低功率电源电压供电VLOW，并且能够用来利用开关启用输入SWEN来接通或关断NFET开关21。如下面更详细说明的，自适应开关偏置电路22能够用来基于高功率电源电压VHIGH和低功率电源电压VLOW之间的电压差来自适应地偏置NFET开关21的栅极和/或沟道。

[0039] 第一DC阻断电容器41和第二DC阻断电容器42能够辅助自适应开关偏置电路22偏置NFET开关21。例如，第一DC阻断电容器41能够允许以不同于RF输入RFIN的DC电压电平来偏置NFET开关21的源极，并且第二DC阻断电容器42能够允许以不同于RF输出RFOUT的DC电压电平来偏置NFET开关21的漏极。

[0040] 栅极偏置电阻器31能够增强自适应开关偏置电路22的栅极偏置输出与NFET开关21的栅极之间的隔离。例如，高频信号分量能够经由寄生栅极-漏极电容和/或栅极-源极电容来耦合到NFET开关21的栅极上，并且栅极偏置电阻器31能够提供阻碍高频信号分量到达自适应开关偏置电路22的栅极偏置输出的电阻。

[0041] 另外，第一沟道偏置电阻器32和第二沟道偏置电阻器33能够增强自适应开关偏置电路22的沟道偏置输出与NFET开关21的沟道之间的隔离。例如，第一沟道偏置电阻器32能够提供阻碍存在于NFET开关21的源极处的高频信号分量到达自适应开关偏置电路22的沟道偏置输出的电阻。第二沟道偏置电阻器33能够通过由自适应开关偏置电路22生成的沟道偏置电压来偏置NFET开关21的漏极。

[0042] 虽然第二沟道偏置电阻器33图示为电连接在NFET开关21的源极与漏极之间，在其他配置中，第二沟道偏置电阻器33能够电连接在NFET开关21的漏极与自适应开关偏置电路22的沟道偏置输出之间。然而，相对于第二沟道偏置电阻器直接连接在NFET开关21的漏极与自适应开关偏置电路22的沟道偏置输出之间的使用类似电阻值的配置，图示的配置能够对自适应开关偏置电路22的沟道偏置输出的较低噪声注入。

[0043] 虽然图示的配置显示了使用栅极电阻器和沟道电阻器的偏置方案，但是其他实现是可能的。例如，可以利用电感器或者电阻器与电感器的组合来偏置NFET开关。

[0044] NFET开关21可以通过各种方式来实现。在一个实施方案中，NFET开关21实现为包括电浮动的主体的绝缘上硅(SOI)金属氧化物半导体(MOS)晶体管。如本文所使用的以及本领域普通技术人员将理解的是，MOS晶体管可以具有由不是金属的例如多晶硅的材料制成的栅极，并且可以具有不仅通过二氧化硅实现的介电区域，而是通过例如高k介电材料的其他介电材料实现的介电区域。

[0045] 虽然图2示出了使用n型晶体管的配置，本文的教导能够适用于使用p型晶体管或n型晶体管和p型晶体管的组合的配置。

[0046] RF开关电路20能够在电子系统内的各种配置中使用。例如，NFET开关21能够工作在RF系统的发送或接收信号路径中，例如图1的RF系统10。

[0047] 期望的是NFET开关21具有低接通状态阻抗以及高关断状态功率使用。例如，具有差的接通状态阻抗的FET开关可以具有高的插入损耗，这会由于电阻损失而导致通过FET开关传播的信号的功率下降。另外，具有高接通状态阻抗的FET开关会展现出差的线性度，这会导致第三阶截断(IP3)规格的信号失真和/或降级。

[0048] 因此，NFET开关21具有相对低的接通状态阻抗而使得当NFET开关21工作在信号路径中时NFET开关21提供低的插入损耗是重要的。此外，重要的是，NFET开关21具有相对高的关断状态功率使用。为NFET开关21提供高关断状态功率使用增强性能以满足或超过1分贝压缩点(P1dB)规格。

[0049] 虽然期望的是NFET开关21具有低的接通状态阻抗和高的关断状态功率使用，但是对于电源电压的一些电平，例如在高功率电源电压VHIGH与低功率电源电压VLOW之间的电压差小于给出最佳接通状态阻抗的接通状态栅极-源极(VGS)电压与给出最佳OFF状态功率使用的关断状态VGS电压之间的电压差时，在降低接通状态阻抗与提高关断状态功率使用之间经常存在权衡。

[0050] 另外，NFET开关的接通状态阻抗与关断状态功率使用会受晶体管过压限制所约束。例如，高功率电源电压VHIGH与低功率电源电压VLOW之间的电压差可以大于NFET开关21能够可靠承受的最大栅极-源极电压和/或栅极-漏极电压。因此，通过接通状态栅极-源极电压(VGS)或接通电压VHIGH-VLOW偏置NFET开关21和/或通过关断状态VGS或等于VLOW-VHIGH的关断电压来偏置NFET开关21是不可行的。

[0051] 因此，NFET开关的接通状态阻抗和关断状态功率使用还会受电源电压电平约束。在一些配置中，可以选择开关接通电压和开关关断电压之和以约等于高功率电源电压VHIGH与低功率电源电压VLOW之间的电压差。另外，提高开关接通电压会导致开关关断电压的相应下降，并且开关接通电压下降会导致开关接通电压的相应升高。因此，在开关关断电压与开关接通电压之间存在权衡。当开关通过大的接通电压和小的关断电压工作时，开关可以具有低的接通状态电阻，但是具有差的功率使用。另外，当开关通过小的接通电压和大的关断电压工作时，接通状态电阻可以高，但是功率使用会高，因为即使在开关的源极和/或漏极处存在大的RF信号摆动的情况下开关仍保持关断。

[0052] 自适应开关偏置电路22能够用来基于高功率电源电压VHIGH和低功率电源电压VLOW之间的电压差来动态地控制NFET开关21的栅极和/或沟道偏置电压。例如，自适应开关偏置电路能够基于高功率电源电压VHIGH和低功率电源电压VLOW之间的电压差来控制开关接通电压的量值和开关关断电压的量值。自适应开关偏置电路22能够用来偏置NFET开关21以提供实现接通状态阻抗与关断状态功率使用之间的期望权衡同时满足晶体管最大过压规格的接通状态偏置电压和关断状态偏置电压。

[0053] 例如，当使用不同的外部电源电压电平供电时，自适应开关偏置电路22能够向NFET开关21提供不同电平的电压偏置。通过提供能够以此方式自适应偏置的RF开关电路，RF开关电路能够用于使用不同外部电源电压电平的应用中，同时避免适用于特定的外部电源电压电平的多个RF开关电路变型例的需要。

[0054] 为了降低制造成本，期望的是使用利用相同掩模组制作的集成电路来在与不同的外部电源电压电平相关联的各种应用中提供RF开关。通过包含自适应开关偏置电路22，当在不同的外部电源电压电平下工作时，RF开关电路20能够利用期望的接通状态和关断状态偏置电压来工作，能够避免对制造与不同掩模组相关联的多个IC变型例的需要。

[0055] 在一个实施例中，在+3.3V的外部电源电压下或者+5.0V的外部电源电压下工作时，自适应开关偏置电路22能够通过期望的接通状态电压和关断状态电压来自适应地偏置NFET开关21。因此，包括RF开关电路20的集成电路的终端用户或顾客能够实现最优的RF开关功能，而无论顾客是否希望使用+3.3V或+5.0V的电源。

[0056] 图3A是根据另一实施方案的RF开关电路50的电路图。RF开关电路50包括第一FET开关61、第二FET开关62、第三FET开关63和自适应开关偏置电路52。虽然图3A示出了使用三个FET开关的配置，但是RF开关电路50能够改造以包含更多或更少的FET开关。

[0057] 图示的自适应开关偏置电路52包括电源相关电压生成电路53以及分压器54。另外，利用高功率电源电压VHIGH和低功率电源电压VLOW来对自适应开关偏置电路52进行供电。虽然为图清晰的原因在图3A中没有示出，自适应开关偏置电路52能够接收用于接通或关断FET开关61-63的一个或多个开关启用信号。自适应开关偏置电路52能够使用利用开关启用信号来接通或关断FET开关61-63的各种开关控制方案，包括但不限于下面参考图4A-4B进一步论述的开关控制方案。

[0058] 电源相关电压生成电路53接收高功率电源电压VHIGH并且生成电源相关电压VDEPENDENT，电源相关电压具有基于高功率电源电压VHIGH的电压电平而变化的电压电平。因此，与当被提供高功率电源电压时生成固定或调节电压的电压调节器相比，图示的电源相关电压生成电路53生成电源相关电压VDEPENDENT而具有随高功率电源电压VHIGH而变化的电压电平。在一个实施方案中，电源相关电压VDEPENDENT的电压相对于高功率电源电压VHIGH偏移和/或缩放。

[0059] 在图示的配置中，电源相关电压VDEPENDENT提供给分压器54，分压器54基于电源相关电压VDEPENDENT与低功率电源电压VLOW之间的分压操作而生成偏置电压VBIAS。例如，偏置电压VBIAS能够对应于电源相关电压VDEPENDENT与低功率电源电压VLOW之间的电压差的小部分。

[0060] 偏置电压VBIAS能够用来以各种方式偏置第一至第三FET开关61-63。例如，在一个实施方案中，偏置电压VBIAS用来控制第一至第三FET开关61-63的栅极电压。在另一实施方案中，偏置电压VBIAS用来控制第一至第三FET开关61-63的沟道电压。

[0061] 偏置电压VBIAS能够基于高功率电源电压VHIGH与低功率电源电压VLOW之间的电压差来自适应地变化。通过控制分压器54的分压比以及高功率电源电压VHIGH与电源相关电压VDEPENDENT之间的电压关系或映射，能够实现期望的自适应偏置。能够选择自适应偏置以为第一至第三FET开关61-63提供期望的接通状态电压和关断状态电压。

[0062] 图3B是根据另一实施方案的RF开关电路70的电路图。RF开关电路70包括第一至第三FET开关61-63以及自适应开关偏置电路72。

[0063] 除了图3B的RF开关电路70图示出自适应开关偏置电路72的具体配置之外，图3B的RF开关电路70类似于图3A的RF开关电路50。如图3B所示，自适应开关偏置电路72包括电源相关电压生成电路73，其包括带隙电压基准电路或带隙电路75和减法电路76。另外，自适应开关偏置电路72包括分压器74，分压器74包含第一电阻器77和第二电阻器78。

[0064] 图示的带隙电路75生成带隙基准电压VBG，其通常在大约1.2V至1.3V的范围内。本领域普通技术人员将理解的是，即使在存在电源变动、温度变化、和/输出加载约束的情况下，带隙电路75能够用来生成具有基本固定或恒定的电压的基准电压。

[0065] 如图3B所示，减法电路76能够用来从高功率电源电压VHIGH中减去带隙基准电压VBG以生成电源相关电压VDEPENDENT。因此，在图示的配置，电源相关电压VDEPENDENT可以约等于VHIGH-VBG，因此，在该配置中电源相关电压VDEPENDENT对应于高功率电源电压VHIGH的偏移变化形式。

[0066] 图示的分压器74包括第一电阻器77和第二电阻器78，它们串联地电连接在电源相关电压VDEPENDENT与低功率电源电压VLOW之间。另外，分压器74生成偏置电压VBIAS，其能够基于电源相关电压VDEPENDENT与低功率电源电压VLOW之间的电压差以及第一电阻器77和第二电阻器78之间的电阻比。

[0067] 偏置电压VBIAS能够基于高功率电源电压VHIGH与低功率电源电压VLOW之间的电压差而自适应地变化。例如，当低功率电源电压VLOW对应于电压等于0V的接地电源时，偏置电压VBIAS能够具有大约等于(VHIGH-VBG)*R2/(R1+R2)的电压，其中R1是第一电阻器77的电阻，R2是第二电阻器78的电阻。

[0068] 仅为了示例说明的目的，在一个实施例中，低功率电源电压VLOW约等于0V，带隙基准电压VBG约等于1.2V，电阻比R2/(R1+R2)约等于0.641。另外，偏置电压VBIAS施加到FET开关的栅极，将沟道控制到低功率电源电压VLOW或高功率电源电压VHIGH以接通或关断FET开关。在这种配置中，当高功率电源电压VHIGH约等于3.3V时，偏置电压VBIAS可以约等于1.35V，这可对应于1.95V的接通状态栅极-源极(VGS)电压或接通电压以及约1.35V的关断状态源极-栅极(VSG)电压或关断电压。另外，当高功率电源电压VHIGH约等于5.0V时，偏置电压VBIAS可以约等于2.44V，这可对应于约2.56V的接通状态栅极-源极(VGS)电压以及约2.44V的关断状态源极-栅极(VSG)电压。虽然仅为示例说明的目的提供了电压电平和电阻比的一个具体实施例，其他值是可能的。

[0069] 通过控制分压器74的电阻比以及高功率电源电压VHIGH与电源相关电压VDEPENDENT之间的电压映射，对于高功率电源电压VHIGH的两个以上的电压电平，能够实现期望的自适应偏置。另外，自适应偏置能够提供期望的接通状态FET偏置电压和关断状态FET偏置电压。

[0070] 通过自适应地偏置FET开关，RF开关电路70能够用于使用不同的外部电源电压电平的应用中。自适应偏置能够实现针对特定的电源电压电平来实现期望的接通状态阻抗和关断状态功率使用，这能够有助于在插入损耗、功率使用、线性度、失真和/或RF隔离方面实现期望的平衡或优化。

[0071] 在一些配置中，响应于终端用户施加特定电压电平的外部电源电压，自动地实现开关偏置。因此，通过避免对IC编程配置数据和/或熔断熔丝以控制开关偏置电压电平的需要来提供增强的灵活性和/或易用性。

[0072] 在其他配置中，通过终端用户或制造过程中编程来控制开关偏置以实现特定应用所期望的性能。例如，在一个实施方案中，RF开关电路包括包含可编程存储器的控制电路，并且与用于不同电源电压的接通电压和关断电压相关联的电压电平可以基于存储在可编程存储器中的数据。例如，存储在可编程存储器中的数据可以用来例如通过控制分压器的分压比和/或高功率电源电压和电源相关电压之间的电压映射来实现期望的开关偏置电压。然而，存储的数据可以用来以其他方式实现期望的开关偏置电压。

[0073] 在一些实现中，可编程存储器可以是易失性存储器，其经过编程以包括对应于加电或接通期间的期望开关偏置电压的数据和/或编程有在工作期间的数据。在其他实现中，可编程存储器可以是非易失性存储器，包括例如闪存、只读存储器(ROM)、和/或利用熔丝和/或反熔丝实现的存储器，并且非易失性存储器可以编程有制造期间的数据。在这种配置中，通过为可编程存储器编程有适合于特定应用的一些开关偏置电压，RF开关电路能够用于各种不同的应用。

[0074] 图4A是根据另一实施方案的RF开关电路80的电路图。RF开关电路80包括NFET开关21、栅极偏置电阻器31、第一沟道偏置电阻器32、第二沟道偏置电阻器33、第一DC阻断电容器41和第二DC阻断电容器42，这些如之前结合图2所描述的。RF开关电路80还包括自适应开关偏置电路81。利用高功率电源电压VHIGH和低功率电源电压VLOW来对RF开关电路20加电，并且包括RF输入RFIN、RF输出RFOUT和开关启用输入SWEN。

[0075] 图示的自适应开关偏置电路81包括自适应沟道偏置电路82以及开关控制逻辑电路83。利用高功率电源电压VHIGH和低功率电源电压VLOW来对自适应沟道偏置电路82加电，自适应沟道偏置电路82生成偏置电压VBIAS，偏置电压用来偏置NFET开关21的沟道。偏置电压VBIAS能够基于高功率电源电压VHIGH和低功率电源电压VLOW之间的电压差而自适应地变化。在一些配置中，自适应沟道偏置电路82可以包括电源相关电压生成电路和分压器，例如图3A和/或3B中所示的那些。但是，其他配置是可能的。

[0076] 利用高功率电源电压VHIGH和低功率电源电压VLOW来对开关控制逻辑电路83加电，开关控制逻辑电路83能够用来基于在开关启用输入SWEN处接收到的开关启用信号的状态来控制NFET开关21的栅极电压。因此，图示的RF开关电路80示出了这样的方案：自适应偏置电压提供给FET开关的沟道，通过基于开关启用信号的状态来控制FET的栅极电压，接通或关断FET开关。例如，当开关控制逻辑电路83接通NFET开关21时，NFET开关的栅极-源极电压(VGS)或接通电压可约等于VHIGH-VBIAS。另外，当开关控制逻辑电路83关断NFET开关21时，NFET开关的源极-栅极电压(VSG)或关断电压可约等于VBIAS-VLOW。虽然描述了开关偏置的一个实施例，其他配置是可能的。

[0077] 虽然开关控制逻辑电路83图示为缓冲电路，开关控制逻辑电路83能够以多种方式来实现，包括例如使用诸如一个或多个反相器、NAND门和/或NOR门的逻辑电路。

[0078] 图4B是根据另一实施方案的RF开关电路90的电路图。除了图4B的RF开关电路90包括自适应开关偏置电路的不同配置之外，图4B的RF开关电路90类似于图4A的RF开关电路80。

[0079] 例如，图示的RF开关电路90包括自适应开关偏置电路91，其包括自适应栅极偏置电路92和开关控制逻辑电路93。利用高功率电源电压VHIGH和低功率电源电压VLOW对自适应栅极偏置电路92加电，并且自适应栅极偏置电路92生成用来偏置NFET开关21的栅极的偏置电压VBIAS。在一些配置中，自适应栅极偏置电路92可以包括电源相关电压生成电路和分压器，例如那些图3A和/或图3B所示的。然而，其他配置是可能的。

[0080] 利用高功率电源电压VHIGH和低功率电源电压VLOW对开关控制逻辑电路93加电，开关控制逻辑电路93能够用来基于在开关启用输入SWEN处接收到的开关启用信号的状态来控制NFET开关21的沟道电压。因此，图示的RF开关电路90图示出自适应偏置电压提供给FET开关的栅极以及通过控制FET开关的沟道电压来接通或关断FET开关的方案。在图示的配置中，开关控制逻辑电路93图示为逆变器电路。然而，开关控制逻辑电路93可以通过各种方式来实现。RF开关电路90的额外的细节如之前所描述。

[0081] 图5是根据另一实施方案的RF开关电路100的电路图。

[0082] RF开关电路100包括第一NFET开关21a、第二NFET开关21b、第一自适应开关偏置电路22a、第二自适应开关偏置电路22b、第一栅极偏置电阻器31a、第二栅极偏置电阻器31b、第一对沟道偏置电阻器32a，33a、第二对沟道偏置电阻器32b，33b、第一输入DC阻断电容器41a、第二输入DC阻断电容器41b、和输出DC阻断电容器42。利用高功率电源电压VHIGH和低功率电源电压VLOW对RF开关电路100供电，RF开关电路100包括第一RF输入RFIN1、第二RF输入RFIN2、RF输出RFOUT、非反相开关启用输入SWEN和反相开关启用输入SWENB。

[0083] RF开关电路100图示出依照本文教导的多掷开关的一个实施方案。第一自适应开关偏置电路22a能够用来偏置第一NFET开关21a的栅极和/或沟道电压以接通或关断第一NFET开关21a。另外，第二自适应开关偏置电路22b能够用来偏置第二NFET开关21b的栅极和/或沟道电压以接通或关断第二NFET开关21b。在一些配置中，第一自适应开关偏置电路22a和第二自适应开关偏置电路22b由类似的电路配置来实现，使得它们分别通过类似的接通状态电压和关断状态电压来偏置第一NFET开关21a和第二NFET开关21b。然而，其他配置是可能的，例如第一自适应开关偏置电路22a和第二自适应开关偏置电路22b通过不同的电路配置来实现从而提供多掷开关的期望的总体性能。

[0084] 虽然图示出的RF开关电路100图示为包括两个FET开关，但是RF开关电路100能够经改造而包括多个不同的FET开关。

[0085] 图6是接通状态沟道电阻和关断状态功率使用对栅极-源极电压(VGS)的曲线图150的一个实施例。曲线图150包括接通状态沟道电阻(Ron)对VGS的第一图151以及关断状态功率使用对VGS的第二图152。第一图151绘制在对数轴线上，第二图152绘制在线性轴线上。

[0086] 图示的曲线图150对应于利用特定制造工艺制作的2.5V FET开关的一个实施例的接通状态沟道电阻和关断状态功率使用。然而，接通状态沟道电阻和/或关断状态功率使用特性可以基于包括例如FET开关的制造工艺、几何结构和/或额定电压的各种因素而变化。

[0087] FET开关的最优偏置电压会受电源电压电平和/或晶体管过压限制约束。例如，高功率电源电压VHIGH与低功率电源电压VLOW之间的电压差可以大于FET开关所能够可靠承受的最大VGS电压。

[0088] 图示的曲线图150对应于能够通过大约2.5V的最大VGS电压可靠工作的FET开关。因此，当通过5.0V的高功率电源电压和0.0V的低功率电源电压对FET开关供电时，可以通过大约2.5V的最优开关接通电压VON5.0和大约-2.5V的最优开关关断电压VOFF5.0来偏置FET开关。在这种配置中，FET开关可以具有例如偏置到2.5V的沟道，并且能够通过用5.0V的高功率电源电压或者通过0.0V的低功率电源电压控制FET开关的栅极电压而接通和关断FET开关。

[0089] 当高功率电源电压和低功率电源电压用于对FET开关变化供电时，与图6的曲线图150相关联的FET开关的最优偏置电压会变化。例如，当通过3.3V的功率电源电压和0.0V的低功率电源电压对FET开关供电时，将沟道电压控制到2.5V不再是最优的。例如，当FET开关的沟道偏置到2.5V且通过用3.3V的高功率电源电压或者用0.0V的低功率电源电压来控制FET开关的栅极电压来接通和关断FET开关时，FET开关的接通电压可以约等于0.8V，这会导致FET开关具有高得不可接受的接通状态电阻。因此，在图示的配置中，当利用3.3V的电源来供电时，FET开关可以具有大约2.1V的最优开关接通电压VON3.3以及大约-1.2V的最优开关关断电压VOFF3.3。

[0090] 本文的自适应开关偏置电路能够基于高功率电源电压和低功率电源电压之间的电压差来控制开关接通电压的量值和开关关断电压的量值。另外，可以选择开关接通电压和开关关断电压以提供接通状态沟道电阻和关断状态功率使用之间的期望的权衡。

[0091] 例如，当利用5.0V的电源对与图6的曲线图150相关联的FET开关供电时，自适应开关偏置电路能够通过大约2.5V的最优开关接通电压VON5.0和大约-2.5V的最优开关关断电压VOFF5.0来偏置FET开关。另外，当利用3.3V的电源来供电时，自适应开关偏置电路能够通过大约2.1V的最优开关接通电压VON3.3和大约-1.2V的最优开关关断电压VOFF3.3。

[0092] 虽然已经描述了最优偏置电压的一个具体实施例，但是最优偏置电压可以由于各种因素而变化，包括例如晶体管器件特性、工作电源范围和/或应用要求。因此，最优偏置电压的其他值是可能的。

[0093] 应用

[0094] 采用上述RF开关电路的器件可以实现到各种电子设备中。电子设备的实施例可以包括但不限于消费电子产品、消费电子产品的零件、电子测试装备等。电子设备的实施例还可以包括光学网络或其他通信网络的电路。消费电子可以包括但不限于汽车、摄像录像机、摄像机、数字摄像机、便携式存储芯片、清洗机、干燥机、清洗机/干燥机、复印机、传真机、扫描仪、多功能外围设备等。此外，电子设备可以包括非成品，包括那些用于工业、医疗和汽车应用的非成品。

[0095] 前面的说明书和权利要求书可将元件或特征称为“连接”或“耦合”在一起。如本文所使用的，除非明确规定，否则“连接”是指一个元件/特征与另一元件/特征直接或间接连接，而不一定是机械地连接。同样，除非明确指出，否则“耦合”是指一个元件/特征与另一元件/特征直接或间接低耦合，而不一定机械地耦合。因此，虽然附图中所示的各示意图描绘了元件和部件的实施例布置，但是在实际的实施方案中可能存在额外的中间元件、设备、特征或部件(假设图示的电路的功能不会受到不利影响)。

[0096] 虽然根据一些实施方案描述了本发明，对于本领域普通技术人员而言显而易见的其他实施方案，包括不提供本文所阐述的全部特征和优点的实施方案，都在本发明范围之内。而且，上述的各个实施方案能够组合以提供另外的实施方案。另外，在一个实施方案的背景下所显示的一些特征同样能够组合到其他实施方案中。因此，本发明的范围仅参考随附的权利要求书来限定。