本发明涉及一种多模多频基带芯片管脚控制电路,管脚控制电路位于射频芯片与基带信号处理模块之间，射频芯片输出的采样时钟及多模多频信号的采样数据送给管脚控制电路，管脚控制电路根据基带信号处理模块输出的选择控制信号对输入数据进行采样时钟边沿选择、管脚位置选择或复用功能选择控制，送给后续基带信号处理模块进行处理。本发明实现的代价小，输入共N比特的基带信号，只需要2×N个触发器、(N+1)个二选一数据选择器、N个N选一数据选择器。本发明对射频芯片输出的中频信号可以选择采样时钟上升沿或下降沿采样，使基带芯片的易用性、射频芯片兼容性得到很大的提高，减少芯片DIE封装时的PIN引脚数量，且功能基本不受影响。
1.一种多模多频基带芯片管脚控制电路，其特征在于，包括：
N个上升沿触发器，用于用采样时钟RF_CLK对M个频道输入的共N比特信号RF_DIN(0)～RF_DIN(N-1)进行上升沿采样，得到信号din(0)_pos～din(N-1)_pos；
N个下降沿触发器，用于用采样时钟RF_CLK对输入的N比特射频信号RF_DIN(0)～RF_DIN(N-1)进行下降沿采样，得到信号din(0)_neg～din(N-1)_neg；
还包括N个二选一数据选择器，信号din(0)_pos和din(0)_neg分别输入一个二选一数据选择器的两个数据输入端，相应的采样时钟边沿选择控制信号edge(0)_sel输入二选一数据选择器的选择端，用于对数据进行二选一选择，选择后得到的信号为a(0)；
信号din(1)_pos～din(N-1)_pos分别输入不同的二选一数据选择器数据输入端，信号din(1)_neg～din(N-1)_neg分别输入相应的二选一数据选择器的另一个数据输入端，采样时钟边沿选择控制信号edge(1)_sel～edge(N-1)_sel分别输入相应的二选一数据选择器的选择端，对数据进行二选一选择,选择后得到的信号为a(1)～a(N-1)；
还包括N个N选一数据选择器，所述所有N选一数据选择器的N个数据输入端输入的信号均为a(0)～a(N-1),选择端输入信号分别为管脚位置选择信号pin(0)_sel～pin(N-1)_sel，输出的信号分别为dout(0)～dout(N-1)，再对应各频道输入信号的位宽，分为M个频道输出，为ch(0)data～ch(M-1)data。
2.根据权利要求1所述的多模多频基带芯片管脚控制电路，其特征在于，所述M个频道输入的共N比特信号，为射频信号或为预先采集的回放数据。
3.根据权利要求2所述的多模多频基带芯片管脚控制电路，其特征在于，还包括1个二选一数据选择器，所述二选一数据选择器的一个数据输入端连接任意一个N选一数据选择器的数据输出端，另一个数据输入端输入逻辑电平“1”，控制端输入数据有效指示控制信号dvld_sel，输出中频信号数据有效指示信号dout_vld；
当外接射频信号时，控制信号dvld_sel为1，输出信号dout_vld为逻辑电平“1”，表示射频信号始终有效；当外接回放数据时，控制信号dvld_sel为0，输出信号dout_vld为二选一数据选择器数据输入端输入的回放数据信号，表示回放数据有效。
4.根据权利要求1所述的多模多频基带芯片管脚控制电路，其特征在于，所述N为自然数，且不大于20。
5.根据权利要求1所述的多模多频基带芯片管脚控制电路，其特征在于，所述M为自然数，且不大于5。
6.一种多模多频基带芯片管脚控制方法，其特征在于，包括以下步骤：
(1)用采样时钟RF_CLK对M个频道输入的共N比特信号RF_DIN(0)～RF_DIN(14)进行上升沿采样，得到信号din(0)_pos～din(N-1)_pos；
用采样时钟RF_CLK对M个频道输入的的共N比特信号RF_DIN(0)～RF_DIN(14)进行下降沿采样，得到信号din(0)_neg～din(N-1)_neg；
(2)利用采样时钟边沿选择控制信号edge(0)_sel～edge(N-1)_sel分别对信号din(0)_pos～din(N-1)_pos和信号din(0)_neg～din(N-1)_neg进行二选一得到信号a(1)～a(N-1)；
(3)分别利用管脚位置选择信号pin(0)_sel～pin(N-1)_sel对信号a(1)～a(N-1)进行选择，经过N次选择，得到输出信号dout(0)～dout(N-1)，再对应各频道输入信号的位宽，分为M个频道输出,为ch(0)data～ch(M-1)data。
7.根据权利要求6所述的多模多频基带芯片管脚控制方法，其特征在于，所述M个频道输入的共N比特信号，为射频信号或为预先采集的回放数据。
8.根据权利要求7所述的多模多频基带芯片管脚控制方法，其特征在于，还包括利用数据有效指示控制信号dvld_sel对输出信号dout(0)～dout(N-1)中的任一个和逻辑电平“1”进行二选一，输出中频信号数据有效指示信号dout_vld的步骤；
当外接射频信号时，控制信号dvld_sel为1，输出信号dout_vld为逻辑信号“1”，表示射频信号始终有效；当外接回放数据时，控制信号dvld_sel为0，输出信号dout_vld为进行二选一的回放数据信号，表示回放数据有效。
9.一种基带信号处理芯片，其特征在于，包括基带处理模块和如权利要求1-5任一项所述的多模多频基带芯片管脚控制电路，所述的多模多频基带芯片管脚控制电路和基带处理模块电性连接，所述基带处理模块向多模多频基带芯片发送采样时钟边沿选择控制信号edge(0)sel～edge(N-1)sel和管脚位置选择信号pin(0)sel～pin(N-1)sel；
所述多模多频基带芯片管脚控制电路向基带处理模块发送处理后的M个频道共N比特信号ch(0)data～ch(M-1)data。
10.根据权利要求9所述的基带信号处理芯片，其特征在于，所述基带处理模块还向多模多频基带芯片管脚控制电路发送数据有效指示控制信号dvld_sel，所述多模多频基带芯片管脚控制电路还向基带处理模块发送中频信号数据有效指示信号dout_vld。
一种多模多频基带芯片管脚控制电路和控制方法
技术领域
[0001] 本发明涉及卫星导航基带芯片设计领域，具体涉及一种多模多频基带芯片管脚控制电路和控制方法。
背景技术
[0002] 随着GNSS(Global Navigation Satellite System,全球导航卫星系统)技术的快速发展和应用需求的不断提高，利用多系统信号进行联合定位的多模GNSS系统表现出了极大的优势。多模多频接收机可同时接收多个频率的卫星信号，利用多系统联合定位技术，使定位精度和可靠性得到更大的提高，迅速成为导航领域的研究和应用热点。
[0003] 在基带芯片与射频芯片分离的卫星导航接收机中，射频芯片负责射频收发、频率合成、功率放大及模数转换，输出中频基带信号。基带芯片负责信号处理和协议处理。基带芯片设计时，中频基带信号经芯片PIN引脚及芯片DIE(从晶圆上切割出来的待进行封装的一块具有完整功能的裸芯片)的管脚输入以进行后续处理。
[0004] 当使用基带芯片与射频芯片进行板级或模块开发时，不同厂家的射频芯片输出的中频信号采样时钟与采样数据时序要求不同，另外若板级系统开发中PCB(Printed Circuit Board，印制电路板)信号走线比较长使信号延时较大，导致有的需要用采样时钟上升沿采样，有的需要用采样时钟下降沿采样。若采用固定时钟边沿采样可能引起误采样导致数据出错。
[0005] 目前单频率的中频基带信号数据位宽为2比特～5比特，对共M个频率信号的多模多频接收机基带芯片，为支持最优性能及保证射频芯片兼容性，通常需要共5*M比特位宽的基带信号数据输入。如典型的多模多频基带芯片支持3个频率中频信号输入时，需要16个比特的信号输入(还需提供采样时钟)。但芯片PIN引脚资源非常宝贵，尤其是对尺寸要求更高的接收机模块希望基带芯片尺寸尽量小，相应的芯片封装的PIN引脚尽可能少。如一种典型的面积为5mm*5mm、支持三个频率信号的基带芯片PIN引脚共44个，而分配给基带信号输入的PIN引脚可能只有10个左右。若固定选择部分芯片DIE的管脚封装在芯片的PIN引脚，则又限制了芯片处理功能或性能，甚至某些功能或性能无法实现。因此我们需要一种占用尽可能少的PIN引脚又不影响系统功能或性能的管脚控制方法。
发明内容
[0006] 本发明所要解决的技术问题是提供解决基带芯片中频信号可用PIN引脚较少而影响多模多频系统功能或性能的问题的多模多频基带芯片管脚控制电路和控制方法。
[0007] 本发明解决上述技术问题的技术方案如下：
[0008] 一种多模多频基带芯片管脚控制电路，包括：
[0009] N个上升沿触发器，用于用采样时钟RF_CLK对M个频道输入的共N比特信号RF_DIN(0)～RF_DIN(N-1)进行上升沿采样，得到信号din(0)_pos～din(N-1)_pos；
[0010] N个下降沿触发器，用于用采样时钟RF_CLK对输入的N比特射频信号RF_DIN(0)～RF_DIN(N-1)进行下降沿采样，得到信号din(0)_neg～din(N-1)_neg；
[0011] 还包括N个二选一数据选择器，信号din(0)_pos和din(0)_neg分别输入一个二选一数据选择器的两个数据输入端，相应的采样时钟边沿选择控制信号edge(0)_sel输入二选一数据选择器的选择端，用于对数据进行二选一选择，选择后得到的信号为a(0)；
[0012] 信号din(1)_pos～din(N-1)_pos分别输入不同的二选一数据选择器数据输入端，信号din(1)_neg～din(N-1)_neg分别输入相应的二选一数据选择器的另一个数据输入端，采样时钟边沿选择控制信号edge(1)_sel～edge(N-1)_sel分别输入相应的二选一数据选择器的选择端，对数据进行二选一选择,选择后得到的信号为a(1)～a(N-1)；
[0013] 还包括N个N选一数据选择器，所述所有N选一数据选择器的N个数据输入端输入的信号均为a(0)～a(N-1),选择端输入信号分别为pin(0)_sel～pin(N-1)_sel，输出的信号分别为dout(0)～dout(N-1)，再对应各频道输入信号的位宽，分为M个频道输出，为ch(0)data～ch(M-1)data。
[0014] 本发明的有益效果是：
[0015] (1)本发明对射频芯片(或射频芯片DIE)输出的中频信号可以选择采样时钟上升沿或下降沿采样，且每个信号比特的时钟沿采样选择均独立控制。如此可实现多个射频芯片(或射频芯片DIE)的兼容。
[0016] (2)管脚控制电路输出的每个信号比特可选择任一个中频输入信号比特，可以减少基带芯片最终封装所占用的引脚(PIN)，也减少芯片DIE在芯片封装时PIN引脚位置设计工作量，同时既可兼容多比特位宽的射频信号，也可避免基带芯片在多芯片DIE封装或者单基带芯片应用时芯片管脚位置分配错误导致不能工作的问题。
[0017] 因此，本发明提出的管脚控制电路使基带芯片的易用性、射频芯片兼容性得到很大的提高，同时可减少芯片DIE封装时的PIN引脚数量，且功能基本不受影响。
[0018] 在上述技术方案的基础上，本发明还可以做如下改进。
[0019] 进一步的，所述M个频道输入的共N比特信号，为射频信号或为预先采集的回放数据。进一步的，本发明还包括1个二选一数据选择器，所述二选一数据选择器的一个数据输入端连接任意一个N选一数据选择器的数据输出端，另一个数据输入端输入逻辑电平“1”，控制端输入数据有效指示控制信号dvld_sel，输出中频信号数据有效指示信号dout_vld；
[0020] 当外接射频信号时，控制信号dvld_sel为1，输出信号dout_vld为逻辑电平“1”，表示射频信号数据始终有效；当外接回放数据时，控制信号dvld_sel为0，输出信号dout_vld为二选一数据选择器数据输入端输入的回放数据信号，表示回放数据有效。采用上述进一步方案的有益效果是：管脚控制电路对其中任一个信号比特可复用为数据有效指示，在使用预先采集的数据进行回放以验证基带芯片功能时，对回放数据进行精准控制。如此不占用额外管脚却又可实现数据回放验证功能。
[0021] 进一步的，所述N为自然数，且不大于20。
[0022] 进一步的，所述M为自然数，且不大于5。一种多模多频基带芯片管脚控制方法，包括以下步骤：
[0023] (1)用采样时钟RF_CLK对M个频道输入的共N比特信号RF_DIN(0)～RF_DIN(14)进行上升沿采样，得到信号din(0)_pos～din(N-1)_pos；
[0024] 用采样时钟RF_CLK对M个频道输入的的共N比特信号RF_DIN(0)～RF_DIN(14)进行下降沿采样，得到信号din(0)_neg～din(N-1)_neg；
[0025] (2)利用采样时钟边沿选择控制信号edge(0)_sel～edge(N-1)_sel分别对信号din(0)_pos～din(N-1)_pos和信号din(0)_neg～din(N-1)_neg进行二选一得到信号a(1)～a(N-1)；
[0026] (3)分别利用管脚位置选择信号pin(0)_sel～pin(N-1)_sel对信号a(1)～a(N-1)进行选择，经过N次选择，得到输出信号dout(0)～dout(N-1)，再对应各输入射频芯片输入信号的位宽，分为M个频道输出，为ch(0)data～ch(M-1)data。
[0027] 进一步的，所述M个频道输入的共N比特信号，为射频信号或为预先采集的回放数据。
[0028] 进一步的，本发明还包括利用数据有效指示控制信号dvld_sel对输出信号dout(0)～dout(N-1)中的任一个和逻辑电平“1”进行选择，输出中频信号数据有效指示信号dout_vld的步骤；
[0029] 当外接射频信号时，控制信号dvld_sel为1，输出信号dout_vld为逻辑电平“1”，表示射频信号始终有效；当外接回放数据时，控制信号dvld_sel为0，输出信号dout_vld为进行二选一的回放数据信号，表示回放数据有效。
[0030] 进一步的，所述N为自然数，且不大于20。
[0031] 进一步的，所述M为自然数，且不大于5。
[0032] 一种基带信号处理芯片，包括上述的多模多频基带芯片管脚控制电路和基带处理模块，所述的多模多频基带芯片管脚控制电路和基带处理模块电性连接，[0033] 所述基带处理模块向多模多频基带芯片发送采样时钟边沿选择控制信号edge(0)_sel～edge(N-1)_sel和管脚位置选择信号pin(0)_sel～pin(N-1)_sel；
[0034] 所述多模多频基带芯片管脚控制电路向基带处理模块发送处理后的M个频道共N比特信号ch(0)data～ch(M-1)data。
[0035] 进一步的，所述基带处理模块还向多模多频基带芯片管脚控制电路发送数据有效指示控制信号dvld_sel，所述多模多频基带芯片管脚控制电路向基带处理模块发送中频信号数据有效指示信号dout_vld。
附图说明
[0036] 图1为不使用管脚控制芯片的射频芯片和基带芯片连接示意图；
[0037] 图2为管脚控制电路在整个基带芯片中的位置；
[0038] 图3为管脚控制电路信号输入输出示意图；
[0039] 图4为管脚控制电路的工作原理示意图。
[0040] 附图中，各标号所代表的部件列表如下：
[0041] 1～15为上升沿触发器；16～30为下降沿触发器；31～45为二选一选一数据选择器，46～61为十五选一数据选择器。
具体实施方式
[0042] 以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。
[0043] 如图1所示，为不使用管脚控制芯片的射频芯片和基带芯片连接示意图，管脚占用多，且不能兼容多比特位宽的射频信号，芯片DIE输入基带信号的管脚若直接引出到封装后的芯片PIN引脚，一旦应用该芯片设计电路板或模块时数据信号顺序有误，如信号数据的符号位与数值位的位置有误，整个设计就不能用，但若可通过软件配置实现芯片管脚位置选择，就可实现数据信号的位置调整而实现设计容错。
[0044] 如图2所示为管脚控制电路在整个基带芯片中的位置，管脚控制电路位于射频芯片(或射频芯片DIE)与基带信号处理模块之间。射频芯片(或射频芯片DIE)输出的采样时钟及多模多频信号的采样数据送给管脚控制电路。管脚控制电路根据基带信号处理模块发送的选择控制信号对输入数据进行边沿采样选择、管脚位置选择或复用功能选择控制，然后送给后续基带信号处理模块进行处理。
[0045] 如图3所示为管脚控制电路信号输入输出示意图。输入信号有射频芯片(或射频芯片DIE)输出的采样时钟RF_CLK和多个频率信号的采样数据共N比特，本实施例中M为3，N为15,每个频道位宽都为5比特，采样数据分别为RF_DIN0～RF_DIN14，但使用该芯片DIE进行封装时可任选部分管脚引出到芯片PIN，保证芯片对外PIN引脚少于15个。输入信号还有基带信号处理模块输出的控制信号，包括数据比特采样时钟边沿选择控制信号edge0_sel～edge14_sel、管脚位置选择控制信号pin0_sel～pin14_sel及数据有效指示复用控制信号dvld_sel。管脚控制电路输出包括数据有效指示dout_vld和经处理后的三个频率通道共15比特(每个频率通道5比特数据)的采样数据。
[0046] 如图4所示，为管脚控制电路的工作原理示意图，管脚控制电路对输入的15比特射频信号分别经采样时钟RF_CLK的上升沿采样和下降沿采样得到din0_pos～din14_pos、din0_neg～din14_neg，对二者分别使用edge0_sel～edge14_sel进行二选一得到时钟边沿选择采样后的15比特数据a(1)～a(N-1)。最终每个信号比特均由a(1)～a(N-1)进行十五选一得到，15个信号比特输出分别由15个管脚位置选择信号pin0_sel～pin15_sel控制。选择控制后的15比特数据按每个频率通道5比特，共输出3个频率通道的数据,为ch0data～ch2data。
[0047] 设计基带芯片时需大量的验证工作，包括仿真验证和硬件回放数据的验证。这些验证方式均需额外提供一个数据有效指示信号，以实现数据回放的精准控制，保证回放验证正确。但真实应用接射频芯片输出数据时，此数据有效指示又不需要(每个采样时钟都有一个数据采样点)，若给数据有效指示占用一个芯片的PIN引脚，也比较浪费。通过软件配置实现芯片DIE的管脚功能复用则解决此问题。
[0048] 因此，本发明还通过对输出的任一个信号比特(如图4中的dout0)再与逻辑“1”二选一产生数据有效指示。数据有效指示由dvld_sel控制，当dvld_sel为1时，表示外接射频信号，输出的数据有效指示始终有效；当dvld_sel为0时，表示使用回放数据，输出的数据有效指示为回放的数据有效指示，以此实现数据回放验证时的采样点对齐及控制功能，保证数据回放验证功能正确。
[0049] 以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
