一种具有极低泄露电流的带隙基准启动电路

摘要

本发明公开了一种具有极低泄露电流的带隙基准启动电路，包括高长宽比PMOS管、电流镜和NMOS开关，将高长宽比PMOS管作为电阻使用，NMOS开关与带隙基准核心电路的输入端相连，电流镜与带隙基准核心电路的输出端相连。本发明采用NMOS开关，开启速度比PMOS开关快；带隙基准电路正常工作后，NMOS开关关断，NMOS的栅源电压为负电压，从而关断效果更明显，在任何工艺角和温度下泄漏电流都在皮安级别以下，对基准源电流失配影响可以忽略，启动电路中的其它支路仍处于导通状态，但此时启动电路静态电流很小；用PMOS管电阻代替常规无源电阻，节省芯片面积。

权利要求

1.一种具有极低泄露电流的带隙基准启动电路，其特征在于：包括高长宽比PMOS管、电流镜和NMOS开关，将高长宽比PMOS管作为电阻使用，NMOS开关与带隙基准核心电路的输入端相连，电流镜与带隙基准核心电路的输出端相连；所述高长宽比PMOS管为长宽比大于等于10:1的PMOS管；所述高长宽比PMOS管包括第三PMOS管PM3，第三PMOS管PM3的栅极接地，源极接电源电压VDD，漏极接第二NMOS管NM2的漏极；

所述电流镜包括第二NMOS管NM2、第三NMOS管NM3、第三PMOS管PM3和第四PMOS管PM4；第二NMOS管NM2的栅极接第三NMOS管NM3的栅极，源极接地，漏极接第三PMOS管PM3的漏极；第三NMOS管NM3的栅极接第三NMOS管NM3的漏极，源极接地，漏极接第四PMOS管PM4的漏极；第四PMOS管PM4的栅极接带隙基准核心电路的输出端，源极接电源电压VDD，漏极接第三NMOS管NM3的漏极；

所述NMOS开关包括第一NMOS管NM1，第一NMOS管NM1的栅极接第三PMOS管PM3的漏极，源极接带隙基准核心电路的输入端，漏极接电源电压VDD。

说明书

一种具有极低泄露电流的带隙基准启动电路

技术领域

[0001] 本发明涉及一种具有极低泄露电流的带隙基准启动电路，属于集成电路技术。

背景技术

[0002] 在模拟电路和混合信号电路中，带隙基准电路是其中一个很重要的单元，其基本的功能是提供一个几乎与芯片输入电压以及温度无关的基准电压，以供其他功能模块使用。随着集成电路的发展和SOC系统的复杂化，对带隙基准的功耗、失调电压及启动速度的要求越来越高。带隙基准电路中与电源无关的偏置电路有一个很重要的问题是“简并”偏置点的存在，即带隙基准中存在两个平衡工作点，其中一个是零点，并且可以无限期的保持关断状态，另一个是正常工作点。由于电路可以稳定在两种工作状态中的任意一种，所以需要通过增加一种电路，使得电源上电后能驱使电路摆脱简并工作状态并正常工作，这种电路就是所需要的启动电路。由此可见启动电路的性能好坏能够直接影响带隙基准的性能。

[0003] 在大部分的启动电路中，如附图1，多用PMOS器件作为启动的开关，且用电阻作为负载的电流镜，PMOS的漏电压为三极管基极发射极电压，源电压为电源，PMOS管在某些极端的工艺角下(如快角高温)泄漏电流I3大，该泄漏电流会分流出部分三极管电流，从而两个三极管的电流I1和I2不能完全匹配，当带隙基准本身功耗很低时，比如I1和I2本身只有数十微安，而I3的电流达到数十纳安时，电流的失配会导致输出基准电压失调，且用电阻作负载的话，形成版图会增大版图面积。

发明内容

[0004] 发明目的：为了克服现有技术中存在的不足，本发明提供一种具有极低泄漏电流的带隙基准启动电路，用NMOS管作为导通的开关，用高长宽比PMOS管代替电阻，减少了各个工艺角下泄漏电流，从而减小输出失调电压并提升带隙基准的性能。

[0005] 技术方案：为实现上述目的，本发明采用的技术方案为：

[0006] 带隙基准核心电路正常工作后，带隙基准启动电路应关断，但由于带隙基准启动电路不完全关断会对带隙基准核心电路注入电流，导致带隙基准核心电路的电流失配，最终输出基准电压失调，在低功耗(如数十微安)带隙基准核心电路中，带隙基准启动电路的泄漏电流在某些工艺角下可能达到数十纳安，使得失调电压变得更加明显。这对这种情况，本发明提出一种具有极低泄露电流的带隙基准启动电路，包括高长宽比PMOS管、电流镜和NMOS开关，将高长宽比PMOS管作为电阻使用，NMOS开关与带隙基准核心电路的输入端相连，电流镜与带隙基准核心电路的输出端相连；所述高长宽比PMOS管为长宽比大于等于10:1的PMOS管。

[0007] 本发明采用NMOS开关，开启速度比PMOS开关快；带隙基准核心电路正常工作后，NMOS开关关断，NMOS开关的栅源电压为负电压，从而关断效果更明显，在任何工艺角和温度下泄漏电流都在皮安级别以下，对带隙基准核心电路的电流失配影响可以忽略，带隙基准启动电路中的其它支路仍处于导通状态，但此时带隙基准启动电路静态电流很小；用高长宽比PMOS管代替常规无源电阻，节省芯片面积。

[0008] 具体的，所述高长宽比PMOS管包括第三PMOS管PM3，第三PMOS管PM3的栅极接地，源极接电源电压VDD，漏极接第二NMOS管NM2的漏极；

[0009] 所述电流镜包括第二NMOS管NM2、第三NMOS管NM3、和第四PMOS管PM4；第二NMOS管NM2的栅极接第三NMOS管NM3的栅极，源极接地，漏极接第三PMOS管PM3的漏极；第三NMOS管NM3的栅极接第三NMOS管NM3的漏极，源极接地，漏极接第四PMOS管PM4的漏极；第四PMOS管PM4的栅极接带隙基准核心电路的输出端，源极接电源电压VDD，漏极接第三NMOS管NM3的漏极；

[0010] 所述NMOS开关包括第一NMOS管NM1，第一NMOS管NM1的栅极接第三PMOS管PM3的漏极，源极接带隙基准核心电路的输入端，漏极接电源电压VDD。

[0011] 有益效果：本发明提供的具有极低泄露电流的带隙基准启动电路，采用NMOS管作为导通的开关，启动速度比以PMOS管作为导通的开关的启动电路启动速度快；使用高长宽比PMOS管代替电阻，减小了版图面积；在带隙基准正常工作后，NMOS开关的源端电压为NPN管的基极发射极电压，从而NMOS的栅源电压接近负的基极发射极电压，启动电路在基准源正常工作后能彻底关断，在各种情况的工艺角下，泄漏电流I3都非常小，对核心电路I1和I2的输出几乎不产生影响；虽然在启动电路关断后(即NMOS开关关断后)，其它支路(包含PM3、NM2、PM4、NM3的支路)是导通的，但是静态电流十分小，功耗也比较小。综上，本发明的启动电路能够很好地驱动带隙基准的核心电路，使其正常工作，也能及时稳定地关断，不影响带隙基准的正常工作。

附图说明

[0012] 图1为采用PMOS作为开关的常规启动电路；

[0013] 图2为本发明的结构示意图；

[0014] 图3为本发明在十二种工艺角下的泄漏电流随温度变化的曲线图。

具体实施方式

[0015] 下面结合附图对本发明作更进一步的说明。

[0016] 如图1所示为一种具有极低泄露电流的带隙基准启动电路，包括高长宽比PMOS管、电流镜和NMOS开关，将高长宽比PMOS管作为电阻使用，NMOS开关与带隙基准核心电路的输入端相连，电流镜与带隙基准核心电路的输出端相连；所述高长宽比PMOS管为长宽比大于等于10:1的PMOS管。

[0017] 所述高长宽比PMOS管包括第三PMOS管PM3，第三PMOS管PM3的栅极接地，源极接电源电压VDD，漏极接第二NMOS管NM2的漏极。

[0018] 所述电流镜包括第二NMOS管NM2、第三NMOS管NM3、和第四PMOS管PM4；第二NMOS管NM2的栅极接第三NMOS管NM3的栅极，源极接地，漏极接第三PMOS管PM3的漏极；第三NMOS管NM3的栅极接第三NMOS管NM3的漏极，源极接地，漏极接第四PMOS管PM4的漏极；第四PMOS管PM4的栅极接带隙基准核心电路的输出端，源极接电源电压VDD，漏极接第三NMOS管NM3的漏极。

[0019] 所述NMOS开关包括第一NMOS管NM1，第一NMOS管NM1的栅极接第三PMOS管PM3的漏极，源极接带隙基准核心电路的输入端，漏极接电源电压VDD。

[0020] 本案的带隙基准启动电路的工作过程如下：

[0021] 当带隙基准处于零状态，即带隙基准核心电路电流为零时，启动电路中的第四PMOS管PM4与带隙基准核心电路中的第二PMOS管PM2形成电流镜，所以启动电路中第四PMOS管PM4和第三NMOS管NM3形成的支路电流也为零。又因为第三NMOS管NM3与第二NMOS管NM2同样构成电流镜，因此第三PMOS管PM3与第二NMOS管NM2形成的支路电流同样为零，栅端接地、长宽比为10:1的第三PMOS管PM3相当于具有很高阻值的电阻，因此支路电流为零。由上述条件可知，作为开关的第一NMOS管NM1的栅端电压处于高电压，因此第一NMOS管NM1导通，对第二NPN管NPN2进行充电，直至带隙基准核心电路正常工作。

[0022] 当带隙基准核心电路正常工作时，启动电路中的第四PMOS管PM4通过与第二PMOS管PM2镜像使第四PMOS管PM4和第三NMOS管NM3形成的支路具有电流，又因为第三NMOS管NM3与第二NMOS管NM2同样构成电流镜，且第二NMOS管NM2的尺寸是第三NMOS管NM3的20倍，因此第三PMOS管PM3与第二NMOS管NM2形成的支路电流是第四PMOS管PM4和第三NMOS管NM3形成的支路电流的若干倍。又由于第三PMOS管PM3具有很高的阻值，所以第一NMOS管的栅端具有低电压，且在带隙基准核心电路正常工作时，第二NPN管NPN2的集电极电压大概在600mV左右，即第一NMOS管NM1的源端电压为600mV左右，因此第一NMOS管NM1的VGS<0，由此第一NMOS管NM1关断，并在任何工艺角和温度下，泄漏电流I3都非常小，所以启动电路关断的比较彻底，当带隙基准源本身功耗很低时，该泄漏电流也不会造成很大的失调电压，对带隙基准的核心电路几乎没有影响。虽然启动电路的其他支路仍然导通，但因为器件尺寸的设置，静态电流十分小，功耗很低。

[0023] 图3为本发明的启动电路在各个工艺角下的泄漏电流I3随温度变化的曲线图，由于各个工艺角下的泄漏电流随温度变化的曲线差别微乎其微，图3中的12种情况几乎重复为一条曲线了；从图中可以看出各个工艺角下泄漏电流都是随着温度的升高而上升，且在75°之前几乎不变，在75°之后上升比较迅速，但总体泄露电流都十分小，最大只有2.85pA。
依照经验而言，泄漏电流应在快角高温时比较大，所以仿真的泄漏电流完全符合规律，且在快角高温下的泄漏电流也十分小。

[0024] 以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。