移位寄存器及其驱动方法、栅极驱动电路和显示装置

摘要

一种移位寄存器及其驱动方法、栅极驱动电路和显示装置。该移位寄存器(300)包含两个信号输出端，还包括：预充电模块(301)、复位模块(302)、控制模块(303)、第一上拉模块(304)、第二上拉模块(305)、第一下拉模块(306)和第二下拉模块(307)。可以实现一个移位寄存器驱动两行栅线，减少晶体管使用数量，降低电路成本，消除移位寄存器输出端的噪声，提高工作的稳定性。

权利要求

1.一种移位寄存器，包含两个信号输出端，还包括：预充电模块，连接第一电压源和信号输入端，配置为在来自信号输入端的输入信号的控制下将第一电压源的电压提供至第一节点，所述第一节点为预充电模块的输出节点；

复位模块，连接第二电压源、复位信号端和所述第一节点，配置为在来自复位信号端的输入信号的控制下将第二电压源的电压提供至所述第一节点；

控制模块，连接第三电压源、第四电压源和所述第一节点，配置为在第一节点的电压的控制下将来自第三电压源的电压提供给第二节点或者将来自第四电压源的电压提供给第二节点，所述第二节点为控制模块的输出节点；

第一上拉模块，连接第一时钟信号端、第一信号输出端和所述第一节点，配置为在第一节点的电压的控制下将来自第一时钟信号端的时钟信号提供给第一信号输出端；

第二上拉模块，连接第一时钟信号端、第二时钟信号端、第一节点和第二信号输出端，配置为在第一时钟信号端的时钟信号和第一节点的电压的控制下将来自第二时钟信号端的时钟信号提供给第二信号输出端；

第一下拉模块，连接第四电压源、第一信号输出端和第二信号输出端，配置为在第二信号输出端的输出信号的控制下将所述第四电压源的电压提供给第一信号输出端；

第二下拉模块，连接第四电压源、第二信号输出端和第二节点，配置为在第二节点的电压的控制下将所述第四电压源的电压提供给第二信号输出端。

2.根据权利要求1所述的移位寄存器，还包括：

放噪模块，连接第四电压源、第一信号输出端、第一节点和第二节点。

3.根据权利要求1所述的移位寄存器，所述预充电模块包括：第一晶体管，其漏极连接至第一电压源，栅极连接至信号输入端，源极连接至第一节点。

4.根据权利要求1所述的移位寄存器，所述复位模块包括：第二晶体管，其漏极连接至第一节点，栅极连接至复位信号端，源极连接至第二电压源。

5.根据权利要求1所述的移位寄存器，所述控制模块包括：第三晶体管，其漏极和栅极连接至第三电压源；

第四晶体管，其漏极连接至第三电压源，栅极连接至第三晶体管的源极，源极连接至第二节点；

第五晶体管，其漏极连接至第三晶体管的源极，栅极连接至第一节点，源极连接至第四电压源；

第六晶体管，其漏极连接至第二节点，栅极连接至第一节点，源极连接至第四电压源。

6.根据权利要求1所述的移位寄存器，所述第一上拉模块包括：第七晶体管，其漏极连接至第一时钟信号端，栅极连接至第一节点，源极连接至第一信号输出端；

第一电容，连接在第一节点和第一信号输出端之间。

7.根据权利要求1所述的移位寄存器，所述第二上拉模块包括：第八晶体管，其栅极连接至第一时钟信号端，源极连接至第一节点；

第二电容，连接在第八晶体管的漏极和第二信号输出端之间；

第九晶体管，其漏极连接至第二时钟信号端，栅极连接至第八晶体管的漏极，源极连接至第二信号输出端。

8.根据权利要求1所述的移位寄存器，所述第一下拉模块包括：第十晶体管，其漏极连接至第一信号输出端，栅极连接至第二信号输出端，源极连接至第四电压源。

9.根据权利要求1所述的移位寄存器，所述第二下拉模块包括：第十一晶体管，其漏极连接至第二信号输出端，栅极连接至第二节点，源极连接至第四电压源。

10.根据权利要求2所述的移位寄存器，所述放噪模块包括：第十二晶体管，其漏极连接至第一信号输出端，栅极连接至第二节点，源极连接至第四电压源；

第十三晶体管，其漏极连接至第一节点，栅极连接至第二节点，源极连接至第四电压源。

11.根据权利要求1所述的移位寄存器，

在正向扫描时，第一电压源输出高电平信号，第二电压源输出低电平信号；

在反向扫描时，第一电压源输出低电平信号，第二电压源输出高电平信号；

其中，正向扫描时的信号输入端用作反向扫描时的复位信号端，正向扫描时的复位信号端用作反向扫描时的信号输入端。

12.根据权利要求3-10中任一所述的移位寄存器，其中，所述晶体管均为N型晶体管。

13.根据权利要求1所述的移位寄存器，其中所述第二时钟信号端的时钟信号与第一时钟信号端的时钟信号反相。

14.根据权利要求1所述的移位寄存器，第三电压源为恒定高电压源，第四电压源为恒定低电压源。

15.一种栅极驱动电路，包括多个串联的移位寄存器，每个所述移位寄存器是如权利要求1-14中任一项所述的移位寄存器，其中除最后一个移位寄存器外，其余每个移位寄存器的第二信号输出端均和与其相邻的下一个移位寄存器的信号输入端相连；除第一个移位寄存器外，其余每个移位寄存器的第一信号输出端均和与其相邻的上一个移位寄存器的复位信号端相连；

在正向扫描时，所述第一个移位寄存器的信号输入端输入帧起始信号；在反向扫描时，所述最后一个移位寄存器的复位信号端输入帧起始信号。

16.根据权利要求15所述的栅极驱动电路，其中相邻两级移位寄存器的第一时钟信号端输入的时钟信号相同，第二时钟信号端输入的时钟信号相同。

17.一种包含根据权利要求15-16中任一项所述的栅极驱动电路的显示装置。

18.一种移位寄存器的驱动方法，该移位寄存器包含预充电模块、复位模块、控制模块、第一上拉模块、第二上拉模块、第一下拉模块、第二下拉模块、第一信号输出端和第二信号输出端，该驱动方法包含：由预充电模块在来自信号输入端的输入信号的控制下将第一电压源的电压提供至预充电模块的输出节点；

由复位模块在来自复位信号端的输入信号的控制下将第二电压源的电压提供至所述预充电模块的输出节点；

由控制模块在预充电模块的输出节点的电压的控制下将来自第三电压源的电压提供给控制模块的输出节点或者将来自第四电压源的电压提供给控制模块的输出节点；

由第一上拉模块在预充电模块的输出节点的电压的控制下将来自第一时钟信号端的时钟信号提供给第一信号输出端；

由第二上拉模块在第一时钟信号端的时钟信号和预充电模块的输出节点的电压的控制下将来自第二时钟信号端的时钟信号提供给第二信号输出端；

由第一下拉模块在第二信号输出端的输出信号的控制下将所述第四电压源的电压提供给第一信号输出端；

由第二下拉模块在控制模块的输出节点的电压的控制下将所述第四电压源的电压提供给第二信号输出端。

说明书

移位寄存器及其驱动方法、栅极驱动电路和显示装置

技术领域

[0001] 本公开涉及一种移位寄存器及其驱动方法、栅极驱动电路和显示装置。

背景技术

[0002] 薄膜晶体管液晶显示器(TFT-LCD)广泛应用于生产生活的各个领域，其采用M*N点排列的逐行扫描矩阵显示。在进行显示时，TFT-LCD通过驱动电路来驱动显示面板中的各个像素进行显示。TFT-LCD的驱动电路主要包含栅极驱动电路和数据驱动电路。其中，数据驱动电路用于依据时钟信号定时将输入的数据顺序锁存并将锁存的数据转换成模拟信号后输入到显示面板的数据线。栅极驱动电路通常用移位寄存器来实现，所述移位寄存器将时钟信号转换成开启/断开电压，分别输出到显示面板的各条栅线上。显示面板上的一条栅线通常与一个移位寄存器(即移位寄存器的一级)对接。通过使得各个移位寄存器依序轮流输出开启电压，实现对显示面板中像素的逐行扫描。像素的这种逐行扫描按照扫描方向可分为单向扫描和双向扫描。目前，在移动产品中，考虑到移动产品产能和良率的提升，通常要求能够实现双向扫描。

[0003] 随着移动产品例如手机，平板电脑等产品越来越轻薄化和精细化，窄边框成为发展的趋势。传统的栅极驱动电路一级电路只能驱动一行栅线，开发出TFT数目更少的电路对于实现超窄边框具有很重要的意义。

[0004] 另一方面，随着平板显示的发展，高分辨率、窄边框成为发展的趋势。针对这一趋势，出现了阵列基板栅极驱动(Gate Driver on Array，GOA)技术。GOA技术直接将TFT-LCD的栅极驱动电路集成制作在阵列基板上，由此来代替在面板外沿粘接的、由硅芯片制作的驱动芯片。由于该技术可以将驱动电路直接做在阵列基板上，面板周围无需再粘接IC和布线，减少了面板的制作程序，降低了产品成本，同时提高了TFT-LCD面板的集成度，使面板实现窄边框和高分辨率。但是GOA技术存在固有的使用寿命等方面的问题。在实际产品的GOA设计中，如何使用较少的电路元器件来实现移位寄存功能、并且减小输出端噪声以保持栅极驱动电路长期稳定工作，是GOA设计的关键问题。

发明内容

[0005] 本公开提供了一种移位寄存器及其驱动方法、栅极驱动电路和显示装置。可以实现一个移位寄存器驱动两行栅线，减少晶体管使用数量，降低电路成本，消除移位寄存器输出端的噪声，提高工作的稳定性。

[0006] 根据本公开的一方面，公开了一种移位寄存器，包含两个信号输出端，还包括：

[0007] 预充电模块，连接第一电压源和信号输入端，配置为在来自信号输入端的输入信号的控制下将第一电压源的电压提供至第一节点，所述第一节点为预充电模块的输出节点；

[0008] 复位模块，连接第二电压源、复位信号端和所述第一节点，配置为在来自复位信号端的输入信号的控制下将第二电压源的电压提供至所述第一节点；

[0009] 控制模块，连接第三电压源、第四电压源和所述第一节点，配置为在第一节点的电压的控制下将来自第三电压源的电压提供给第二节点或者将来自第四电压源的电压提供给第二节点，所述第二节点为控制模块的输出节点；

[0010] 第一上拉模块，连接第一时钟信号端、第一信号输出端和所述第一节点，配置为在第一节点的电压的控制下将来自第一时钟信号端的时钟信号提供给第一信号输出端；

[0011] 第二上拉模块，连接第一时钟信号端、第二时钟信号端、第一节点和第二信号输出端，配置为在第一时钟信号端的时钟信号和第一节点的电压的控制下将来自第二时钟信号端的时钟信号提供给第二信号输出端；

[0012] 第一下拉模块，连接第四电压源、第一信号输出端和第二信号输出端，配置为在第二信号输出端的输出信号的控制下将所述第四电压源的电压提供给第一信号输出端；

[0013] 第二下拉模块，连接第四电压源、第二信号输出端和第二节点，配置为在第二节点的电压的控制下将所述第四电压源的电压提供给第二信号输出端。

[0014] 根据本公开的又一方面，公开了一种栅极驱动电路，包括多个串联的移位寄存器，每个所述移位寄存器是上述移位寄存器，其中除最后一个移位寄存器外，其余每个移位寄存器的第二信号输出端均和与其相邻的下一个移位寄存器的信号输入端相连；除第一个移位寄存器外，其余每个移位寄存器的第一信号输出端均和与其相邻的上一个移位寄存器的复位信号端相连；

[0015] 在正向扫描时，所述第一个移位寄存器的信号输入端输入帧起始信号；在反向扫描时，所述最后一个移位寄存器的复位信号端输入帧起始信号。

[0016] 根据本公开的再一方面，公开了一种显示装置，包含上述栅极驱动电路。

[0017] 根据本公开的再一方面，公开了一种移位寄存器的驱动方法，该移位寄存器包含预充电模块、复位模块、控制模块、第一上拉模块、第二上拉模块、第一下拉模块、第二下拉模块、第一信号输出端和第二信号输出端，该驱动方法包含：

[0018] 由预充电模块在来自信号输入端的输入信号的控制下将第一电压源的电压提供至预充电模块的输出节点；

[0019] 由复位模块在来自复位信号端的输入信号的控制下将第二电压源的电压提供至所述预充电模块的输出节点；

[0020] 由控制模块在预充电模块的输出节点的电压的控制下将来自第三电压源的电压提供给控制模块的输出节点或者将来自第四电压源的电压提供给控制模块的输出节点；

[0021] 由第一上拉模块在预充电模块的输出节点的电压的控制下将来自第一时钟信号端的时钟信号提供给第一信号输出端；

[0022] 由第二上拉模块在第一时钟信号端的时钟信号和预充电模块的输出节点的电压的控制下将来自第二时钟信号端的时钟信号提供给第二信号输出端；

[0023] 由第一下拉模块在第二信号输出端的输出信号的控制下将所述第四电压源的电压提供给第一信号输出端；

[0024] 由第二下拉模块在控制模块的输出节点的电压的控制下将所述第四电压源的电压提供给第二信号输出端。

附图说明

[0025] 图1示出了传统的移位寄存器的电路图；

[0026] 图2中所示的是图1中的移位寄存器在进行正向扫描时各信号的时序图；

[0027] 图3示出了根据本公开实施例的移位寄存器的框图；

[0028] 图4示出了根据本公开实施例的图3的移位寄存器的一种电路结构图；

[0029] 图5示出了图4中的移位寄存器在进行正向扫描时各信号的时序图；

[0030] 图6示出了由根据本公开实施例的多个移位寄存器级联形成的栅极驱动电路的示意图。

具体实施方式

[0031] 下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。

[0032] 本公开所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。在本实施例中，每个晶体管的漏极和源极的连接方式可以互换，因此，本公开实施例中各晶体管的漏极、源极实际是没有区别的。这里，仅仅是为了区分晶体管除栅极之外的两极，而将其中一极称为漏极，另一极称为源极。

[0033] 图1示出了传统的移位寄存器的电路图。如图1所示，该移位寄存器100包含第一至第九晶体管M1-M9以及第一电容C1。其中，第一晶体管M1作为预充电模块，第二晶体管M2作为复位模块，第三至第六晶体管M3-M6作为控制模块，第七晶体管M7和第一电容C1作为上拉模块，第八晶体管M8作为下拉模块，第九晶体管M9作为放噪模块。

[0034] 上述预充电模块，连接第一电压源VDD和信号输入端INPUT，配置为在来自信号输入端INPUT的输入信号的控制下将第一电压源VDD的电压提供至第一节点PU，所述第一节点PU为预充电模块的输出节点；

[0035] 上述复位模块，连接第二电压源VSS、复位信号端RESET和所述第一节点PU，配置为在来自复位信号端RESET的输入信号的控制下将第二电压源VSS的电压提供至所述第一节点PU；

[0036] 上述控制模块，连接第三电压源GCH、第四电压源VGL和所述第一节点PU，配置为在第一节点PU的电压的控制下将来自第三电压源GCH的电压提供给第二节点PD或者将来自第四电压源VGL的电压提供给第二节点PD，所述第二节点PD为控制模块的输出节点，第三电压源GCH为恒定高电压源，第四电压源VGL为恒定低电压源；

[0037] 上述上拉模块，连接时钟信号端CLK、信号输出端OUTPUT和所述第一节点PU，配置为在第一节点PU的电压的控制下将来自时钟信号端CLK的时钟信号提供给信号输出端OUTPUT；

[0038] 上述下拉模块，连接第四电压源VGL、信号输出端OUTPUT和第二节点PD，配置为在第二节点PD的电压的控制下将所述第四电压源VGL的电压提供给信号输出端OUTPUT；

[0039] 上述放噪模块，连接第四电压源VGL、第一节点PU和第二节点PD。放噪模块在所述移位寄存器的非工作时间(移位寄存器完成一帧输出直至下一帧到来之间的时间)内维持所述第一节点PU为低电平。

[0040] 下面以上述晶体管均为N型晶体管为例进行说明。

[0041] 需要说明的是，上述移位寄存器100能够进行双向扫描。其中，在进行正向扫描和反向扫描时，所述移位寄存器的结构不发生改变，只是信号输入端INPUT和复位信号端RESET的功能发生转变。例如，当正向扫描时，从第一电压源VDD输入高电平信号，从第二电压源VSS输入低电平信号；当反向扫描时，从第一电压源VDD输入低电平信号，从第二电压源VSS输入高电平信号。正向扫描时的信号输入端INPUT用作反向扫描时的复位信号端RESET，而正向扫描时的复位信号端RESET则用作反向扫描时的信号输入端INPUT。

[0042] 图2中所示的是图1中的移位寄存器在进行正向扫描时各信号的时序图。下面参照图2，说明图1中的移位寄存器的四个工作阶段。

[0043] 在第一阶段T1，本级移位寄存器信号输入端INPUT输入的信号为上一级移位寄存器的信号输出端OUTPUT的输出信号，此时为高电平信号，使得第一晶体管M1导通；从第一电压源VDD输入的高电平信号对第一电容C1充电，第一节点PU的电平被拉高，使得第五晶体管M5和第六晶体管M6导通；通过设计第五晶体管M5和第六晶体管M6的比例，使得第二节点PD的电平为低电平，进而第八晶体管M8和第九晶体管M9截止，从而保证信号输出端OUTPUT稳定地输出低电平。

[0044] 在第二阶段T2，本级移位寄存器信号输入端INPUT输入的信号为低电平信号，第一晶体管M1截止，第一节点PU继续保持高电平，第七晶体管M7保持导通状态。此时时钟信号端CLK的时钟信号变为高电平信号，由于第一电容C1的自举效应，第一节点PU点电平升高，信号输出端OUTPUT输出高电平；由于第五晶体管M5和第六晶体管M6仍然导通，第二节点PD点仍保持低电平，第八晶体管M8和第九晶体管M9保持截止，保证信号输出端OUTPUT稳定地输出高电平。

[0045] 在第三阶段T3，下一级移位寄存器的信号输出端OUTPUT输出高电平信号给本级移位寄存器的复位信号端RESET。第二晶体管M2导通，第一节点PU的电平被拉低，第五至第七晶体管M5-M7截止；第三电压源GCH始终为高电平，第二节点PD的电平被拉高，第八晶体管M8和第九晶体管M9导通，第二节点PU和信号输出端OUTPUT稳定地输出低电平，完成对一行栅线的驱动。

[0046] 在第四阶段T4，复位信号端RESET变为低电平，第二晶体管M2截止，在下一帧到来之前，第一节点PU一直处于低电平，第二节点PD一直处于高电平，第八晶体管M8和第九晶体管M9一直处于导通状态，可以持续地对第二节点PU和信号输出端OUTPUT进行放噪，使得由时钟信号端CLK产生的耦合噪声电压得以消除，从而保证信号输出端OUTPUT稳定地输出低电平。

[0047] 上述传统的移位寄存器只能驱动一行栅线，需要9个晶体管和1个电容。由这种移位寄存器组成的栅极驱动电路的每一级只能驱动一行栅线，若要实现对两行栅线的驱动，需要多达18个晶体管和2个电容，不利于实现窄边框的设计。

[0048] 针对上述问题本申请提出一种新的移位寄存器，可以实现一个移位寄存器驱动两行栅线。

[0049] 图3示出了根据本公开实施例的移位寄存器的框图。如图3所示，该移位寄存器300包含两个信号输出端OUTPUT1和OUTPUT2。该移位寄存器300还包括：

[0050] 预充电模块301，连接第一电压源VDD和信号输入端INPUT，配置为在来自信号输入端INPUT的输入信号的控制下将第一电压源VDD的电压提供至第一节点PU，所述第一节点PU为预充电模块301的输出节点；

[0051] 复位模块302，连接第二电压源VSS、复位信号端RESET和所述第一节点PU，配置为在来自复位信号端RESET的输入信号的控制下将第二电压源VSS的电压提供至所述第一节点PU；

[0052] 控制模块303，连接第三电压源GCH、第四电压源VGL和所述第一节点PU，配置为在第一节点PU的电压的控制下将来自第三电压源GCH的电压提供给第二节点PD或者将来自第四电压源VGL的电压提供给第二节点PD，所述第二节点PD为控制模块303的输出节点，第三电压源GCH为恒定高电压源，第四电压源VGL为恒定低电压源；

[0053] 第一上拉模块304，连接第一时钟信号端CLK1、第一信号输出端OUTPUT1和所述第一节点PU，配置为在第一节点PU的电压的控制下将来自第一时钟信号端CLK1的时钟信号提供给第一信号输出端OUTPUT1；

[0054] 第二上拉模块305，连接第一时钟信号端CLK1、第二时钟信号端CLK2、第一节点PU和第二信号输出端OUTPUT2，配置为在第一时钟信号端CLK1的时钟信号和第一节点PU的电压的控制下将来自第二时钟信号端CLK2的时钟信号提供给第二信号输出端OUTPUT2；

[0055] 第一下拉模块306，连接第四电压源VGL、第一信号输出端OUTPUT1和第二信号输出端OUTPUT2，配置为在第二信号输出端OUTPUT2的输出信号的控制下将所述第四电压源VGL的电压提供给第一信号输出端OUTPUT1；

[0056] 第二下拉模块307，连接第四电压源VGL、第二信号输出端OUTPUT2和第二节点PD，配置为在第二节点PD的电压的控制下将所述第四电压源VGL的电压提供给第二信号输出端OUTPUT2。第二下拉模块307还在所述移位寄存器300的非工作时间(移位寄存器完成一帧输出直至下一帧到来之间的时间)内维持所述第二信号输出端OUTPUT2为低电平。

[0057] 可选地，如图3所示，该移位寄存器300还包括：

[0058] 放噪模块308，连接第四电压源VGL、第一信号输出端OUTPUT1、第一节点PU和第二节点PD。放噪模块308在所述移位寄存器300的非工作时间内维持所述第一节点PU和第一信号输出端OUTPUT1为低电平。

[0059] 由图3可看出，该移位寄存器300具有两个信号输出端，因此可以驱动两行栅线，同时保证各输出之间没有干扰。

[0060] 图4示出了根据本公开实施例的图3的移位寄存器300的一种电路结构图。

[0061] 如图4所示，预充电模块301包括第一晶体管M1，其漏极连接至第一电压源VDD，栅极连接至信号输入端INPUT，源极连接至第一节点PU。

[0062] 复位模块302包括第二晶体管M2，其漏极连接至第一节点PU，栅极连接至复位信号端RESET，源极连接至第二电压源VSS。

[0063] 控制模块303包括：第三晶体管M3，其漏极和栅极连接至第三电压源GCH；第四晶体管M4，其漏极连接至第三电压源GCH，栅极连接至第三晶体管M3的源极，源极连接至第二节点PD；第五晶体管M5，其漏极连接至第三晶体管M3的源极，栅极连接至第一节点PU，源极连接至第四电压源VGL；第六晶体管M6，其漏极连接至第二节点PD，栅极连接至第一节点PU，源极连接至第四电压源VGL。

[0064] 第一上拉模块304包括：第七晶体管M7，其漏极连接至第一时钟信号端CLK1，栅极连接至第一节点PU，源极连接至第一信号输出端OUTPUT1；第一电容C1，连接在第一节点PU和第一信号输出端之间OUTPUT1。

[0065] 第二上拉模块305包括：第八晶体管M8，其栅极连接至第一时钟信号端CLK1，源极连接至第一节点PU；第二电容C2，连接在第八晶体管M8的漏极和第二信号输出端OUTPUT2之间；第九晶体管M9，其漏极连接至第二时钟信号端CLK2，栅极连接至第八晶体管M8的漏极，源极连接至第二信号输出端OUTPUT2。

[0066] 第一下拉模块306包括第十晶体管M10，其漏极连接至第一信号输出端OUTPUT1，栅极连接至第二信号输出端OUTPUT2，源极连接至第四电压源VGL。

[0067] 第二下拉模块307包括第十一晶体管M11，其漏极连接至第二信号输出端OUTPUT2，栅极连接至第二节点PD，源极连接至第四电压源VGL。

[0068] 放噪模块308包括：第十二晶体管M12，其漏极连接至第一信号输出端OUTPUT1，栅极连接至第二节点PD，源极连接至第四电压源VGL；第十三晶体管M13，其漏极连接至第一节点PU，栅极连接至第二节点PD，源极连接至第四电压源VGL。

[0069] 利用本公开的移位寄存器，可以实现一个移位寄存器驱动两行栅线，减少晶体管使用数量，降低电路成本，消除移位寄存器输出端的噪声，提高工作的稳定性。

[0070] 由图4可看出，为了驱动两行栅线，根据本申请的移位寄存器仅需要13个晶体管，与图1中已知的移位寄存器相比，减少了5个晶体管的使用。对于一个需要一千多行栅线输出的面板，采用本申请的移位寄存器，可减少几千个晶体管的使用，从而在更小的面积下实现栅线驱动的功能，实现更窄的边框，降低栅极驱动电路成本。

[0071] 能够理解，图4中所示出的各个模块的示例电路结构仅仅是一种示例，各个模块也可以采用其他适当的电路结构，只要能分别实现各自的功能即可，本公开对此不做限制。

[0072] 图5示出了图4中的移位寄存器在进行正向扫描时各信号的时序图。以下将参考图5对根据本公开实施例的图4中的移位寄存器的具体工作过程进行描述。下面以上述晶体管均为N型晶体管为例进行说明。

[0073] 需要说明的是，根据本公开的移位寄存器能够进行双向扫描。在进行正向扫描和反向扫描时，所述移位寄存器的结构不发生改变，只是信号输入端INPUT和复位信号端RESET的功能发生转变。例如，当正向扫描时，从第一电压源VDD输入高电平信号，从第二电压源VSS输入低电平信号；当反向扫描时，从第一电压源VDD输入低电平信号，从第二电压源VSS输入高电平信号。正向扫描时的信号输入端INPUT用作反向扫描时的复位信号端RESET，而正向扫描时的复位信号端RESET则用作反向扫描时的信号输入端INPUT。

[0074] 如图5所示，在一帧期间，该工作过程包括以下几个阶段。下面参照图4和图5对该工作过程进行描述。

[0075] 第一阶段T1：本级移位寄存器信号输入端INPUT输入的信号为上一级移位寄存器的信号输出端OUTPUT的输出信号，此时为高电平信号，使得第一晶体管M1导通；从第一电压源VDD输入的高电平信号对第一电容C1充电，第一节点PU的电平被拉高，使得第五晶体管M5和第六晶体管M6导通；通过设计第五晶体管M5和第六晶体管M6的比例，使得第二节点PD的电平为低电平，进而第十一至第十三晶体管M11-M13截止，此时第一时钟信号端CLK1输出的时钟信号为低电平信号，第八晶体管M8和第九晶体管M9截止，第一信号输出端OUTPUT1和第二信号输出端OUTPUT2稳定地输出低电平。

[0076] 第二阶段T2：本级移位寄存器信号输入端INPUT输入的信号为低电平信号，第一晶体管M1截止，第一节点PU继续保持高电平，第七晶体管M7保持导通状态。此时第一时钟信号端CLK1的时钟信号变为高电平信号，因此第一信号输出端OUTPUT1输出高电平；同时第八晶体管M8导通，第一节点PU对第二电容C2充电，使得第三节点PO为高电平，第九晶体管M9导通，由于此时第二时钟信号端CLK2的时钟信号为低电平信号，因此第二信号输出端OUTPUT2输出低电平。第十晶体管M10截止，同时由于第五晶体管M5和第六晶体管M6仍然导通，第二节点PD仍保持低电平，第十一至第十三晶体管M11-M13保持截止，保证第一信号输出端OUTPUT1稳定输出高电平和第二信号输出端OUTPUT2稳定输出低电平。

[0077] 第三阶段T3：第一时钟信号端CLK1的时钟信号为低电平信号，第二时钟信号端CLK2的时钟信号为高电平信号，由于第三节点PO为高电平，第九晶体管M9导通，第二信号输出端OUTPUT2输出高电平。同时，第十晶体管M10导通，第一信号输出端OUPUT1的输出被拉到低电平，完成对第一行栅线的驱动。

[0078] 第四阶段T4：第一时钟信号端CLK1的时钟信号变为高电平，第八晶体管M8导通，同时下一级移位寄存器的第一信号输出端输出高电平给本级移位寄存器的复位信号端RESET，第二晶体管M2导通，第一节点PU和第三节点PO的电平被拉低，第七晶体管M7和第九晶体管M9截止，同时第五晶体管M5和第六晶体管M6也截止，第二节点PD的电平被第三电压源GCH拉高，第十一至第十三晶体管M11-M13导通，第二信号输出端OUTPUT2和第一信号输出端OUTPUT1均稳定输出低电平，完成对第二行栅线的驱动。

[0079] 此后，复位信号端RESET变为低电平，第二晶体管M2截止，在下一帧到来之前，第一节点PU点一直处于低电平，第二节点PD点一直处于高电平，第十一至第十三晶体管M11-M13一直处于导通状态，可以持续地对第一节点PU、第一信号输出端OUTPUT1和第二信号输出端OUTPUT2进行放噪，同时第一时钟信号端CLK1通过不断打开第八晶体管M8，可不断对第三节点PO进行放噪，从而保证第二信号输出端OUTPUT2和第一信号输出端OUTPUT1的低压信号输出的稳定性。直至下一帧到来，所述移位寄存器接收到信号输入端INPUT的高电平信号后，重新执行上述第一阶段。

[0080] 由图5可以看出，第二时钟信号端CLK2的时钟信号与第一时钟信号端CLK1的时钟信号反相。

[0081] 根据本公开实施例的移位寄存器在反向扫描时的具体工作过程与正向扫描时的工作过程相似，在此不再赘述。

[0082] 本公开还提供了一种移位寄存器的驱动方法。下面结合图4对该方法进行说明。如图4所示，移位寄存器包含预充电模块301、复位模块302、控制模块303、第一上拉模块304、第二上拉模块305、第一下拉模块306、第二下拉模块307、第一信号输出端OUTPUT1和第二信号输出端OUTPUT2，该驱动方法包含：

[0083] 由预充电模块301在来自信号输入端INPUT的输入信号的控制下将第一电压源VDD的电压提供至预充电模块301的输出节点PU；

[0084] 由复位模块302在来自复位信号端的输入信号的控制下将第二电压源VSS的电压提供至所述预充电模块301的输出节点PU；

[0085] 由控制模块303在预充电模块301的输出节点PU的电压的控制下将来自第三电压源GCH的电压提供给控制模块303的输出节点PD或者将来自第四电压源VGL的电压提供给控制模块303的输出节点PD；

[0086] 由第一上拉模块304在预充电模块301的输出节点PU的电压的控制下将来自第一时钟信号端CLK1的时钟信号提供给第一信号输出端OUTPUT1；

[0087] 由第二上拉模块305在第一时钟信号端CLK1的时钟信号和预充电模块301的输出节点PU的电压的控制下将来自第二时钟信号端CLK2的时钟信号提供给第二信号输出端OUTPUT2；

[0088] 由第一下拉模块306在第二信号输出端OUTPUT2的输出信号的控制下将所述第四电压源VGL的电压提供给第一信号输出端OUTPUT1；

[0089] 由第二下拉模块307在控制模块303的输出节点PD的电压的控制下将所述第四电压源VGL的电压提供给第二信号输出端OUTPUT2。

[0090] 图6示出了由根据本公开实施例的多个移位寄存器级联形成的栅极驱动电路的示意图。

[0091] 如图6所示，在该栅极驱装置中，多个图4中的上述移位寄存器串联连接。其中除最后一个移位寄存器Rm外，其余每个移位寄存器Ri(1≤i＜m)的第二信号输出端OUTPUT2均和与其相邻的下一个移位寄存器Ri+1的信号输入端INPUT相连；除第一个移位寄存器R1外，其余每个移位寄存器Ri(1＜i≤m)的第一信号输出端OUTPUT1均和与其相邻的上一个移位寄存器Ri-1的复位信号端RESET相连。在正向扫描时，所述第一个移位寄存器R1的信号输入端INPUT输入帧起始信号STV；在反向扫描时，所述最后一个移位寄存器Rm的复位信号端RESET输入帧起始信号STV。

[0092] 如图6所示，在该栅极驱动电路中，相邻两级移位寄存器的第一时钟信号端输入的时钟信号相同，第二时钟信号端输入的时钟信号相同。

[0093] 根据本公开实施例的栅极驱动电路在正向扫描时各移位寄存器的具体工作过程与参照图4和图5描述的工作过程相似，在此不再赘述。

[0094] 根据本公开实施例的栅极驱动电路在反向扫描时的具体工作过程与正向扫描时的工作过程相似，在此不再赘述。

[0095] 根据本公开实施例的栅极驱动电路可以采用GOA技术，用作显示装置的栅极驱动电路，以提供逐行扫描功能，将扫描信号传送至显示区域。

[0096] 根据本公开实施例的栅极驱动电路可以减少晶体管使用数量，降低电路成本，消除输出端的噪声，提高工作的稳定性。

[0097] 本公开还提供了一种包含上述栅极驱动电路的显示装置。

[0098] 这里的显示装置可以为：电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

[0099] 以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。