一种验证快闪存储器隧穿氧化层可靠性的方法

摘要

本发明公开了一种验证快闪存储器隧穿氧化层可靠性的方法，包括在硅片中形成N阱，沉积隧穿氧化层并退火，沉积浮栅层及氮化硅层，通过光刻及干法刻蚀形成浅槽隔离沟槽并填充氧化层，通过湿法刻蚀去除部分氧化层形成浅槽隔离结构，采用热磷酸去除氮化硅层并沉积栅极层，通过光刻及干法刻蚀形成场效应管器件及形成侧墙和电极，对完成的测试器件进行隧穿氧化层可靠性测试，可以在短时间内快速验证隧穿氧化层的质量，得到实验反馈结果，并可在反馈结果上继续改进，从而大大缩短了工艺反馈时间及研发周期，有效加快了工艺开发速度。

权利要求

1.一种验证快闪存储器隧穿氧化层可靠性的方法，其特征在于，包括以下步骤：步骤S01：在硅片中通过离子注入形成N阱，然后在硅片上沉积隧穿氧化层并退火，接着沉积浮栅层及氮化硅层；

步骤S02：通过光刻及干法刻蚀在硅片中形成浅槽隔离沟槽；

步骤S03：进行浅槽隔离沟槽的氧化层填充；

步骤S04：通过湿法刻蚀去除部分氧化层，停止在浮栅层，形成浅槽隔离结构；

步骤S05：采用热磷酸去除氮化硅层，并沉积栅极层；

步骤S06：通过光刻及干法刻蚀形成场效应管器件；

步骤S07：形成侧墙；

步骤S08：在有源区表面形成电极，完成测试器件制备；

步骤S09：对测试器件进行隧穿氧化层可靠性测试。

2.根据权利要求1所述的验证快闪存储器隧穿氧化层可靠性的方法，其特征在于，步骤S01中，采用三道次磷离子注入形成N阱，用以调节器件阈值电压及进行器件隔离，防止漏电。

3.根据权利要求1所述的验证快闪存储器隧穿氧化层可靠性的方法，其特征在于，步骤S01中，采用ISSG工艺沉积隧穿氧化层，并采用N2O气氛进行退火。

4.根据权利要求1所述的验证快闪存储器隧穿氧化层可靠性的方法，其特征在于，步骤S02中，在干法刻蚀形成浅槽隔离沟槽时，通过同时刻蚀有源区、隧穿氧化层、浮栅层及氮化硅层，以确保所形成的浅槽隔离沟槽的形貌及深度。

5.根据权利要求1所述的验证快闪存储器隧穿氧化层可靠性的方法，其特征在于，步骤S03中，采用HARP工艺进行浅槽隔离沟槽的氧化层填充。

6.根据权利要求1所述的验证快闪存储器隧穿氧化层可靠性的方法，其特征在于，步骤S04中，通过湿法刻蚀去除部分氧化层时，其刻蚀量应保证器件的有效隔离及耦合效率。

7.根据权利要求1所述的验证快闪存储器隧穿氧化层可靠性的方法，其特征在于，所述浮栅层和栅极层材料为多晶硅。

8.根据权利要求1所述的验证快闪存储器隧穿氧化层可靠性的方法，其特征在于，步骤S06中，利用栅极层掩模版进行光刻及干法刻蚀，形成作为测试器件的场效应管器件。

9.根据权利要求1所述的验证快闪存储器隧穿氧化层可靠性的方法，其特征在于，步骤S07中，通过沉积氮化硅及氧化硅以形成侧墙。

10.根据权利要求1所述的验证快闪存储器隧穿氧化层可靠性的方法，其特征在于，步骤S08中，在有源区表面形成镍硅化合物电极。

说明书

一种验证快闪存储器隧穿氧化层可靠性的方法

技术领域

[0001] 本发明涉及硅半导体器件制造工艺技术领域，更具体地，涉及一种验证快闪存储器隧穿氧化层可靠性的方法。

背景技术

[0002] 快闪存储器(Flash memory)现在已经被广泛应用在各种存储介质上(诸如智能卡，存储卡等)，是一种非常重要的半导体器件。隧穿氧化层(tunnel oxide)是快闪存储器制作中最重要的工艺步骤，它的质量直接影响到快闪存储器的性能。很多工艺步骤(例如STI填充，退火等)都会影响隧穿氧化层的性能。

[0003] 半导体器件中可靠性是很重要的参数。一般的器件(逻辑，高压器件等)都要达到一些器件可靠性标准诸如热电子HCI(Hot carrier injection)、栅氧质量GOI(Gate oxide Integrity)等。闪存作为存储器件，可靠性标准比一般的逻辑器件更严格。

[0004] 在快闪存储器中有很多特殊的工艺评价标准，其中第一个重要参数是数据保持性(Data Retention)。为了确保器件正常使用，一般需要使数据能在常温条件下保持达到10年。一般隧穿氧化层和介电氧化层(ONO)都会影响数据保持性。第二个重要参数是耐久性(Endurance)。为了保证使用寿命，一般需要达到100K的反复读写次数。而影响耐久性的最重要的工艺步骤就是隧穿氧化层的质量。如果隧穿氧化层质量不好，在读写过程中就会有电子陷在隧穿氧化层中，在长时间反复读写中电荷越积越多，久而久之会使阈值电压窗口(Vt window)关闭，导致器件失效。

[0005] 在闪存工艺中很多步骤会影响隧穿氧化层的质量，诸如有源区刻蚀(AA etch),浅槽隔离填充(STI filling)，隧穿氧化层退火(anneal)等。

[0006] 一般检验隧穿氧化层质量的方法是用电性测试(QBD)的方法。请参阅图1，图1是一种隧穿氧化层测试结构。如图1所示，其测试的基本原理是利用电容结构来测试隧穿氧化层电性。测试结构是三明治结构，上方是栅极Gate，下方是衬底Substrate，中间是隧穿氧化层。在测试时，分别在栅极Gate和衬底Substrate加电压，如果当漏电达到一定数量级(通常为1μA/cm2)的话，就认为隧穿氧化层已经被击穿(oxide breakdown)。如果从开始加压到击穿时间越久，说明隧穿氧化层的质量越好。

[0007] 在通常情况下，为了提高隧穿氧化层质量，需要做很多工艺优化来改进，但需要50-60天左右才能完成整个工艺周期(从硅片下线到完成电性测试)，而很多关于提高隧穿氧化层质量的实验结果要到电性测试结束完才能得到，时间会比较久，这将影响整个项目的研发进度。

发明内容

[0008] 本发明的目的在于克服现有技术存在的上述缺陷，提供一种验证快闪存储器隧穿氧化层可靠性的方法，以缩短工艺开发时间。

[0009] 为实现上述目的，本发明的技术方案如下：

[0010] 一种验证快闪存储器隧穿氧化层可靠性的方法，包括以下步骤：

[0011] 步骤S01：在硅片中通过离子注入形成N阱，然后在硅片上沉积隧穿氧化层并退火，接着沉积浮栅层及氮化硅层；

[0012] 步骤S02：通过光刻及干法刻蚀在硅片中形成浅槽隔离沟槽；

[0013] 步骤S03：进行浅槽隔离沟槽的氧化层填充；

[0014] 步骤S04：通过湿法刻蚀去除部分氧化层，停止在浮栅层，形成浅槽隔离结构；

[0015] 步骤S05：采用热磷酸去除氮化硅层，并沉积栅极层；

[0016] 步骤S06：通过光刻及干法刻蚀形成场效应管器件；

[0017] 步骤S07：形成侧墙；

[0018] 步骤S08：在有源区表面形成电极，完成测试器件制备；

[0019] 步骤S09：对测试器件进行隧穿氧化层可靠性测试。

[0020] 优选地，步骤S01中，采用三道次磷离子注入形成N阱，用以调节器件阈值电压及进行器件隔离，防止漏电。

[0021] 优选地，步骤S01中，采用ISSG工艺沉积隧穿氧化层，并采用N2O气氛进行退火。

[0022] 优选地，步骤S02中，在干法刻蚀形成浅槽隔离沟槽时，通过同时刻蚀有源区、隧穿氧化层、浮栅层及氮化硅层，以确保所形成的浅槽隔离沟槽的形貌及深度。

[0023] 优选地，步骤S03中，采用HARP工艺进行浅槽隔离沟槽的氧化层填充。

[0024] 优选地，步骤S04中，通过湿法刻蚀去除部分氧化层时，其刻蚀量应保证器件的有效隔离及耦合效率。

[0025] 优选地，所述浮栅层和栅极层材料为多晶硅。

[0026] 优选地，步骤S06中，利用栅极层掩模版进行光刻及干法刻蚀，形成作为测试器件的场效应管器件。

[0027] 优选地，步骤S07中，通过沉积氮化硅及氧化硅以形成侧墙。

[0028] 优选地，步骤S08中，在有源区表面形成镍硅化合物电极。

[0029] 从上述技术方案可以看出，本发明提出了一种短工艺流程(Short loop Flow)，通过采用两道光刻步骤，仅需二十几步工艺流程就可以形成器件测试结构，使得从硅片下线到完成整个流程只要6天左右时间，这样就可以在短时间内快速验证隧穿氧化层的质量，得到实验反馈结果，并可以在反馈结果上继续改进，从而大大缩短了工艺反馈时间及研发周期，有效加快了工艺开发速度。

附图说明

[0030] 图1是一种隧穿氧化层测试结构；

[0031] 图2是本发明的一种验证快闪存储器隧穿氧化层可靠性的方法流程图；

[0032] 图3-图10是本发明一较佳实施例中根据图2的方法制作测试器件的工艺步骤示意图。

具体实施方式

[0033] 下面结合附图，对本发明的具体实施方式作进一步的详细说明。

[0034] 需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。

[0035] 在以下本发明的具体实施方式中，请参阅图2，图2是本发明的一种验证快闪存储器隧穿氧化层可靠性的方法流程图；同时，请参阅图3-图10，图3-图10是本发明一较佳实施例中根据图2的方法制作测试器件的工艺步骤示意图。如图2所示，本发明的一种验证快闪存储器隧穿氧化层可靠性的方法，包括以下步骤：

[0036] 步骤S01：在硅片中通过离子注入形成N阱，然后在硅片上沉积隧穿氧化层并退火，接着沉积浮栅层及氮化硅层。

[0037] 请参阅图3。本发明可非限制性地采用晶向为<110>的P型硅片作为衬底来进行工艺流程。首先，在硅片100上可通过离子注入形成N阱(N Well)，例如采用磷离子注入来形成N阱。作为优选的实施方式，可采用三个道次的磷离子注入来形成N阱，用以调节器件阈值电压及进行器件隔离，防止漏电。

[0038] 然后，可采用例如ISSG(In-Situ Steam Generation，原位蒸汽生成法)工艺在硅片上沉积一层隧穿氧化层101，其厚度优选为7-11nm，例如可以是7.5nm。接着，可采用N2O气氛针对隧穿氧化层进行退火，以提高隧穿氧化层的质量。

[0039] 接下来，在隧穿氧化层上依次沉积浮栅层102及氮化硅层103。其中，浮栅层材料可采用多晶硅；氮化硅层用于作为后续填充氧化层后的研磨阻挡层。

[0040] 步骤S02：通过光刻及干法刻蚀在硅片中形成浅槽隔离沟槽。

[0041] 请参阅图4。接下来，通过光刻及干法刻蚀，在硅片中形成浅槽隔离沟槽104。在干法刻蚀形成浅槽隔离沟槽时，要同时刻蚀有源区、隧穿氧化层、浮栅层及氮化硅层，以确保所形成的浅槽隔离沟槽的形貌及深度。

[0042] 步骤S03：进行浅槽隔离沟槽的氧化层填充。

[0043] 请参阅图5。接下来，可采用例如HARP(high Aspect Ratio Process，高深宽比化学气相沉积)工艺，向浅槽隔离沟槽中填充氧化层105，例如氧化硅材料，并直至将氮化硅层覆盖。然后，可通过CMP工艺进行氧化层105的平坦化，与氮化硅层平齐。

[0044] 步骤S04：通过湿法刻蚀去除部分氧化层，停止在浮栅层，形成浅槽隔离结构。

[0045] 请参阅图6。接下来，通过湿法刻蚀去除浅槽隔离沟槽中填充的部分氧化层105，用以提高闪存器件的耦合效率。刻蚀停止在浮栅层，并形成浅槽隔离结构106。其刻蚀量应保证器件的有效隔离及耦合效率，湿法刻蚀量少的话，会导致耦合效率不高，器件速度慢；湿法刻蚀量太多又会导致栅极与有源区导通，故需要找到合适的工艺窗口。

[0046] 步骤S05：采用热磷酸去除氮化硅层，并沉积栅极层。

[0047] 请参阅图7。接下来，可采用热磷酸将氮化硅层103去除，然后，在浮栅层102上继续沉积栅极层107。栅极层材料可采用多晶硅。

[0048] 步骤S06：通过光刻及干法刻蚀形成场效应管器件。

[0049] 请参阅图8。接下来，可利用栅极层掩模版进行光刻及干法刻蚀，形成作为测试器件的场效应管器件结构。

[0050] 步骤S07：形成侧墙。

[0051] 请参阅图9。然后，沉积氮化硅及氧化硅材料，并通过标准的CMOS侧墙工艺在栅极两侧形成侧墙结构108。

[0052] 步骤S08：在有源区表面形成电极，完成测试器件制备。

[0053] 请参阅图10。接下来，在有源区表面制作电极109用以导电，例如可采用镍硅化合物(NiSi)来制作电极。至此，完成了本发明验证快闪存储器隧穿氧化层可靠性的方法中对测试器件的制备。

[0054] 步骤S09：对测试器件进行隧穿氧化层可靠性测试。

[0055] 在制作完成测试器件后，即可采用现有方法，对测试器件进行隧穿氧化层可靠性的测试，例如可通过电性测试(QBD)的方法，来测试隧穿氧化层的可靠性。

[0056] 综上所述，本发明提出了一种短工艺流程(Short loop Flow)，通过采用两道光刻步骤，仅需二十几步工艺流程就可以形成器件测试结构，使得从硅片下线到完成整个流程只要6天左右时间，这样就可以在短时间内快速验证隧穿氧化层的质量，得到实验反馈结果，并可以在反馈结果上继续改进，从而大大缩短了工艺反馈时间及研发周期，有效加快了工艺开发速度。

[0057] 以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。