拥有具有交错光电二极管的像素单元的图像传感器

摘要

本发明涉及一种拥有具有交错光电二极管的像素单元的图像传感器。图像传感器包含布置成行及列的阵列的多个光电二极管。所述光电二极管分组成像素单元，其中每一像素单元包含至少四个光电二极管以及耦合到所述四个光电二极管中的每一者的共享像素单元电路。在一个方面中，所述共享像素单元电路可包含共享源极跟随器晶体管。在另一方面中，所述共享像素单元电路包含共享复位晶体管。所述像素单元的所述光电二极管中的两者处于所述阵列的第一列中且所述光电二极管中的另外两者处于所述阵列的第二列中。所述第二列中的所述光电二极管中的一者处于介于所述第一列中的所述两个光电二极管的行之间的行中。

权利要求

1.一种图像传感器，其包括布置成行及列的阵列的多个光电二极管，其中所述多个光电二极管分组成像素单元，每一像素单元包含第一、第二、第三及第四光电二极管以及耦合到所述第一、第二、第三及第四光电二极管中的每一者的共享像素单元电路，其中所述第一及第二光电二极管处于所述阵列的第一列中且所述第三及第四光电二极管处于所述阵列的第二列中，且其中所述第三光电二极管处于介于所述第一光电二极管的行与所述第二光电二极管的行之间的行中。

2.根据权利要求1所述的图像传感器，其中所述第三光电二极管处于介于所述第一光电二极管的所述行与所述第二光电二极管的所述行之间的两个行中的一者中。

3.根据权利要求1所述的图像传感器，其中所述第二光电二极管的所述行介于所述第三光电二极管的所述行与所述第四光电二极管的行之间。

4.根据权利要求3所述的图像传感器，其中所述第二光电二极管处于介于所述第三光电二极管的所述行与所述第四光电二极管的所述行之间的两个行中的一者中。

5.根据权利要求1所述的图像传感器，其中所述第一列紧邻近于所述第二列，且其中所述第一、第二、第三及第四光电二极管经布置使得在所述第一光电二极管的所述行与所述第三光电二极管的所述行之间确切地存在一个行，所述第二光电二极管处于紧邻近于所述第三光电二极管的所述行的行中，且在所述第四光电二极管的行与所述第二光电二极管的所述行之间确切地存在一个行。

6.根据权利要求1所述的图像传感器，其中每一像素单元包含不超过四个光电二极管且具有横跨所述阵列的六个行的高度及横跨所述阵列的两个列的宽度。

7.根据权利要求1所述的图像传感器，其中每一像素单元进一步包含各自耦合到所述共享像素单元电路的第五、第六、第七及第八光电二极管，其中所述第五及第六光电二极管处于所述第一列中且所述第七及第八光电二极管处于所述第二列中，且其中所述第一、第二、第三、第四、第五、第六、第七及第八光电二极管中的每一者处于不同于彼此的行中。

8.根据权利要求1所述的图像传感器，其中每一像素单元进一步包括：第一共享浮动扩散区，其经耦合以接收在所述第一及所述第二光电二极管中所积累的电荷；及第二共享浮动扩散区，其经耦合以接收在所述第三及第四光电二极管中所积累的电荷。

9.根据权利要求8所述的图像传感器，其中所述共享像素单元电路包含经耦合以复位第一及第二共享浮动扩散部两者的共享复位晶体管。

10.根据权利要求9所述的图像传感器，其进一步包括各自对应于相应像素单元的多个所述共享复位晶体管，且其中所述多个共享复位晶体管沿着介于光电二极管的两个行之间的单个水平通道而安置。

11.根据权利要求8所述的图像传感器，其中所述共享像素单元电路进一步包含用于从所述第一及第二共享浮动扩散部读出图像信号的共享源极跟随器晶体管。

12.根据权利要求11所述的图像传感器，其进一步包括各自对应于相应像素单元的多个所述共享源极跟随器晶体管，且其中所述多个共享源极跟随器晶体管沿着介于光电二极管的两个行之间的水平通道而安置。

13.根据权利要求1所述的图像传感器，其进一步包括多个列位线，每一列位线对应于所述阵列的相应列，其中每一像素单元耦合到不超过一个列位线。

14.根据权利要求13所述的图像传感器，其进一步包括列切换电路，所述列切换电路经耦合以将像素信号从一个列位线选择性地移位到另一列位线。

15.根据权利要求14所述的图像传感器，其中所述列切换电路进一步包括：

多个开关，其耦合到所述列位线，每一开关经配置以将一个列位线选择性地连接到邻近列位线；及

逻辑电路，其经耦合以基于正读出所述阵列的哪一行而控制所述多个开关。

16.一种互补金属氧化物半导体CMOS图像传感器，其包括布置成行及列的阵列的多个光电二极管，其中所述多个光电二极管分组成像素单元，所述像素单元包含：第一、第二、第三及第四光电二极管的第一像素单元以及耦合到所述第一、第二、第三及第四光电二极管中的每一者的第一共享像素单元电路，其中所述第一及第二光电二极管处于所述阵列的第一列中且所述第三及第四光电二极管处于所述阵列的第二列中；及邻近于所述第一像素单元的第二像素单元，其中所述第二像素单元包含第五、第六、第七及第八光电二极管以及耦合到所述第五、第六、第七及第八光电二极管中的每一者的第二共享像素单元电路，其中所述第五及第六光电二极管处于所述阵列的所述第二列中且所述第七及第八光电二极管处于所述阵列的第三列中，且其中所述第六光电二极管处于插置于所述第三光电二极管的行与所述第四光电二极管的行之间的行中。

17.根据权利要求16所述的互补金属氧化物半导体CMOS图像传感器，其中所述第五、第六、第七及第八光电二极管分别处于与所述第一、第二、第三及第四光电二极管相同的行中。

18.根据权利要求16所述的互补金属氧化物半导体CMOS图像传感器，其进一步包括：

包含于所述第一像素单元中的第一及第二共享浮动扩散区，所述第一及第二共享浮动扩散区经耦合以接收在所述第一、第二、第三及第四光电二极管中所积累的电荷；及包含于所述第二像素单元中的第三及第四共享浮动扩散区，所述第三及第四共享浮动扩散区经耦合以接收在所述第五、第六、第七及第八光电二极管中所积累的电荷，其中所述第一共享像素单元电路包含经耦合以复位第一及第二共享浮动扩散部两者的第一共享复位晶体管，且其中所述第二共享像素单元电路包含经耦合以复位第三及第四共享浮动扩散部两者的第二共享复位晶体管。

19.根据权利要求18所述的互补金属氧化物半导体CMOS图像传感器，其中所述第一及第二共享复位晶体管沿着介于光电二极管的两个行之间的单个水平通道而安置。

20.根据权利要求18所述的互补金属氧化物半导体CMOS图像传感器，其中所述第一共享像素单元电路进一步包含用于从所述第一及第二共享浮动扩散部读出图像信号的第一共享源极跟随器晶体管，且其中所述第二共享像素单元电路进一步包含用于从所述第三及第四共享浮动扩散部读出图像信号的第二共享源极跟随器晶体管。

21.根据权利要求20所述的互补金属氧化物半导体CMOS图像传感器，其中所述第一及第二共享源极跟随器晶体管沿着介于光电二极管的两个行之间的水平通道而安置。

22.根据权利要求18所述的互补金属氧化物半导体CMOS图像传感器，其进一步包括：

多个列位线，每一列位线对应于所述阵列的相应列，其中每一像素单元耦合到不超过一个列位线；及

列切换电路，其耦合到所述列位线以将像素信号从一个列位线选择性地移位到另一列位线。

23.根据权利要求22所述的互补金属氧化物半导体CMOS图像传感器，其中所述列切换电路进一步包括：多个开关，其耦合到所述列位线，每一开关经配置以将一个列位线选择性地连接到邻近列位线；及

逻辑电路，其经耦合以基于正读出所述阵列的哪一行而控制所述多个开关。

说明书

拥有具有交错光电二极管的像素单元的图像传感器

技术领域

[0001] 本发明大体来说涉及图像传感器，且特定来说但非排他地涉及互补金属氧化物半导体(CMOS)图像传感器的布局。

背景技术

[0002] 图像传感器已变得无所不在。其广泛用于数码静态相机、蜂窝式电话、安全相机以及医学、汽车及其它应用中。用于制造图像传感器且特定来说互补金属氧化物半导体(“CMOS”)图像传感器的技术已不断快速地发展。举例来说，对较高分辨率及较低电力消耗的需求已促进这些图像传感器的进一步小型化及集成。

[0003] 常规CMOS图像传感器通常具有其中多个像素布置成二维阵列的配置，其中每一像素包含光电二极管及相关联像素晶体管。最近，随着图像传感器的继续小型化，为减小每一像素所占据的面积，已实施共享结构的像素，其中在数个光电二极管当中共享像素晶体管。然而，共享结构的像素的典型布局通常由于像素晶体管的各种部分紧邻近于彼此而遭受其之间的泄漏问题。

发明内容

[0004] 本发明的方面涉及一种图像传感器，其包括布置成行及列的阵列的多个光电二极管，其中所述多个光电二极管分组成像素单元，每一像素单元包含第一、第二、第三及第四光电二极管以及耦合到所述第一、第二、第三及第四光电二极管中的每一者的共享像素单元电路，其中所述第一及第二光电二极管处于所述阵列的第一列中且所述第三及第四光电二极管处于所述阵列的第二列中，且其中所述第三光电二极管处于介于所述第一光电二极管的行与所述第二光电二极管的行之间的行中。

[0005] 本发明的另一方面涉及一种互补金属氧化物半导体CMOS图像传感器，其包括布置成行及列的阵列的多个光电二极管，其中所述多个光电二极管分组成像素单元，所述像素单元包含：第一、第二、第三及第四光电二极管的第一像素单元以及耦合到所述第一、第二、第三及第四光电二极管中的每一者的第一共享像素单元电路，其中所述第一及第二光电二极管处于所述阵列的第一列中且所述第三及第四光电二极管处于所述阵列的第二列中；及邻近于所述第一像素单元的第二像素单元，其中所述第二像素单元包含第五、第六、第七及第八光电二极管以及耦合到所述第五、第六、第七及第八光电二极管中的每一者的第二共享像素单元电路，其中所述第五及第六光电二极管处于所述阵列的所述第二列中且所述第七及第八光电二极管处于所述阵列的第三列中，且其中所述第六光电二极管处于插置于所述第三光电二极管的行与所述第四光电二极管的行之间的行中。

附图说明

[0006] 参考以下各图描述本发明的非限制性及非穷尽性实施例，其中除非另有规定，否则贯穿各种视图的相似参考元件指代相似部件。

[0007] 图1是图解说明根据本发明的一实施例的图像传感器的框图。

[0008] 图2A是根据本发明的一实施例的具有图像传感器的单个经突出显示二光电二极管像素单元的阵列的图式。

[0009] 图2B是突出显示图2A的图像传感器阵列的两个二光电二极管像素单元的图式。

[0010] 图2C是突出显示图2A的图像传感器阵列的三个二光电二极管像素单元的图式。

[0011] 图2D是突出显示图2A的图像传感器阵列的五个二光电二极管像素单元的图式。

[0012] 图3A是根据本发明的一实施例的具有图像传感器的单个经突出显示四光电二极管像素单元的阵列的图式。

[0013] 图3B是突出显示图3A的图像传感器阵列的两个四光电二极管像素单元的图式。

[0014] 图3C是突出显示图3A的图像传感器阵列的三个四光电二极管像素单元的图式。

[0015] 图3D是突出显示图3A的图像传感器阵列的四个四光电二极管像素单元的图式。

[0016] 图3E是突出显示图3A的图像传感器阵列的五个四光电二极管像素单元的图式。

[0017] 图3F是突出显示图3A的图像传感器阵列的第七及第八像素单元的图式。

[0018] 图4A是根据本发明的一实施例的具有图像传感器的单个经突出显示八光电二极管像素单元的阵列的图式。

[0019] 图4B是突出显示图4A的图像传感器阵列的两个八光电二极管像素单元的图式。

[0020] 图5是根据本发明的一实施例的具有除所共享像素单元电路以外的两个经突出显示四光电二极管像素单元的阵列的图式。

[0021] 图6是图解说明根据本发明的一实施例的图像传感器内的四光电二极管像素单元的像素电路的电路图。

[0022] 图7是图解说明根据本发明的一实施例的列切换电路的功能性框图。

具体实施方式

[0023] 本文中描述拥有具有镜像晶体管布局的像素单元的图像传感器的实施例。在以下说明中，陈述众多特定细节以便提供对所述实施例的透彻理解。然而，所属领域的技术人员将认识到，本文中所描述的技术可在不具有特定细节中的一或多者的情况下或借助其它方法、组件、材料等来实践。在其它实例中，未详细展示或描述众所周知的结构、材料或操作以避免使特定方面模糊。

[0024] 贯穿本说明书所提及的“一个实施例”或“实施例”意指结合所述实施例描述的特定特征、结构或特性包含于本发明的至少一个实施例中。因此，贯穿本说明书的各处中出现的短语“在一个实施例中”或“在实施例中”未必全部指代同一实施例。此外，在一或多个实施例中，可以任何适合方式组合所述特定特征、结构或特性。

[0025] 图1是图解说明根据本发明的一实施例的图像传感器100的框图。所图解说明的图像传感器100的实施例包含有源区域(即，像素阵列105)、读出电路110、功能逻辑115及控制电路120。

[0026] 举例来说，像素阵列105可为背侧或前侧照射成像像素(例如，像素PD1、…、Pn)的二维阵列。在一个实施例中，每一像素为有源像素传感器(“APS”)，例如互补金属氧化物半导体(“CMOS”)成像像素。如所图解说明，每一像素布置成行(例如，行R1到Ry)及列(例如，列C1到Cx)以获取人、地方或对象的图像数据，接着可使用所述图像数据来再现所述人、地方或对象的图像。

[0027] 在每一像素已获取其图像数据或图像电荷之后，所述图像数据由读出电路110读出并传送到功能逻辑115。读出电路110可包含放大电路、模/数转换电路或其它。如将在下文进行讨论，阵列105的像素可分组成共享共同的所共享像素单元电路的数个像素单元。所述像素可分组成像素单元使得每一像素单元包含来自不同行及来自不同列的像素。在一个实施例中，每一像素单元耦合到不超过一个列位线。因此，读出电路110可包含任选列切换电路112以在读出期间当需要时将图像信号从一个列移位到邻近列。

[0028] 功能逻辑115可仅存储所述图像数据或甚至通过应用后图像效应(例如，剪裁、旋转、移除红眼、调整亮度、调整对比度或其它)来操纵所述图像数据。在一个实施例中，读出电路110可沿着列位线一次读出一行图像数据或可使用例如串行读出或同时对所有像素的全并行读出的多种其它技术读出所述图像数据。

[0029] 控制电路120耦合到像素阵列105以控制像素阵列105的操作特性。举例来说，控制电路120可产生全局快门信号以用于控制图像获取。

[0030] 图2A是根据本发明的一实施例的具有图像传感器的第一经突出显示二光电二极管像素单元(U1)202的阵列200的图式。在一个方面中，“像素单元”为一或多个成像像素(例如图1中的图像传感器100中的像素阵列105的成像像素)的分组。像素单元可包含各自与像素单元的单独像素对应的数个光电二极管，且还可包含在像素单元的光电二极管当中共享的至少一个像素晶体管。

[0031] 如所图解说明，阵列200的像素布置成列(例如，列C0到Cx)及行(例如，行R0到R9)。本文中出于讨论的目的，每一像素可由包含列编号及行编号两者(例如，[Cx,Ry])的唯一坐标参考来指代。因此，像素单元202包含两个像素(像素[0,0]及像素[0,3])。在一个实施例中，像素单元202确切地包含两个像素且因此包含两个光电二极管。如将在下文进行讨论，像素单元202可包含耦合到像素单元202的两个像素的共享像素电路。所述共享像素电路可包含共享放大电路(例如，共享源极跟随器晶体管)，及/或可包含共享复位电路(例如，共享复位晶体管)。在一个实施例中，像素单元202还包含共享电荷/电压转换区(例如，浮动扩散区)。

[0032] 如图2A中所展示，像素单元202的光电二极管均在同一列C0中，但却在不同行(例如，R0及R3)中。因此，在实例性阵列200中，像素单元202包含在同一列中的两个光电二极管，其中两个单独行(例如，R1及R2)插置于所述两个光电二极管之间。这些经插置行R1及R2可包含单独像素单元的像素。

[0033] 在以下图2B到2D中描述同一阵列200的数个额外像素单元的布局。举例来说，图2B是突出显示图像传感器阵列200的两个二光电二极管像素单元(例如，像素单元U1及像素单元(U2)204)的图式。如所展示，第二像素单元204安置得紧邻近于像素单元U1。像素单元204包含两个像素且因此包含两个光电二极管(例如，像素[1,0]及像素[1,3])。像素单元204还包含耦合到像素单元204的两个像素的共享像素电路(图2B中未展示)。像素单元204的所述共享像素电路为单独的且与像素单元U1 202的共享像素电路相异。

[0034] 图2C是突出显示图像传感器阵列200的第三二光电二极管像素单元(U3)206的图式。如所展示，第三像素单元206包含与像素单元U1的像素交错的两个像素(即，像素[0,1]及像素[0,4])。即，像素单元206的两个像素处于与像素单元U1的两个像素相同的列C0中，且像素单元206的像素中的至少一者处于插置于像素单元U1的行之间的行中。以实例方式，像素[0,1]处于行R1中，所述行插置于像素[0,0]的行R0与像素[0,3]的行R3之间。像素单元206还包含耦合到像素单元206的两个像素的共享像素电路(图2C中未展示)。像素单元206的所述共享像素电路为单独的且与阵列200的任何其它共享像素电路相异。

[0035] 图2D是突出显示图像传感器阵列200的五个二光电二极管像素单元(例如，U1到U5)的图式。如所展示，第五像素单元(U5)208包含与像素单元U1的像素交错的两个像素(例如，像素[0,2]及像素[0,5])。像素单元208的两个像素也与像素单元U3的像素交错。即，像素单元U1、U3及U5的所有像素均处于同一列C0中并且像素单元208的像素中的至少一者处于插置于像素单元U1的行之间且插置于像素单元U3的行之间的行中。如同先前所讨论的像素单元，像素单元208包含耦合到像素单元208的两个像素的共享像素电路(图2C中未展示)，所述共享像素电路为单独的且与阵列200的任何其它共享像素电路相异。

[0036] 图3A是根据本发明的一实施例的具有图像传感器的经突出显示四光电二极管像素单元302的阵列300的图式。在图3A到3F中描述同一阵列300的数个像素单元的布局。图3A到3F中所描述的布局为光电二极管成像素单元的一个可能分组，如可适用于图1的像素阵列105。

[0037] 如图3A中所展示，像素单元302包含四个像素(像素[0,0]、[0,3]、[1,2]及[1,5])。像素单元(U1)302中所包含的像素的布置可表示可适用于阵列300中所包含的像素单元中的每一者的像素单元图案。在一个实施例中，像素单元302确切地包含四个像素且因此包含四个光电二极管。像素单元302可包含耦合到像素单元302的所有四个像素的共享像素电路(例如，共享源极跟随器晶体管及/或共享复位晶体管)。在一个实施例中，像素单元302还包含一或多个共享电荷/电压转换区(例如，浮动扩散区)。以实例方式，像素单元302可包含经耦合以接收在像素[0,0]及[0,3]的光电二极管中所积累的电荷的第一共享浮动扩散区，及经耦合以接收在像素[1,2]及[1,5]的光电二极管中所积累的电荷的第二共享浮动扩散区。
在一个实施例中，所述第一共享浮动扩散区及所述第二共享浮动扩散区两者彼此电连接。

[0038] 如图3A中所展示，像素单元302包含不超过四个像素(例如，光电二极管)且具有横跨阵列300的六个行(即，行R0到行R5)的像素高度306及横跨两个列(即，列C0到列C1)的像素宽度304。如图3A的实例中所展示，像素单元302的光电二极管中的两者处于同一列C0中且另外两个光电二极管处于邻近列C1中。像素单元302的所图解说明像素中的每一者处于不同于彼此的行中。即，像素单元302包含处于行R0中的一个像素、处于行R2中的一个像素、处于行R3中的一个像素及处于行R5中的一个像素。如进一步所展示，像素[1,2]处于介于像素[0,0]及像素[0,3]的行之间的行中。此外，像素单元302可具有包含两个行(即，行R1及行R2)的图案，所述两个行插置于同一列C0内的像素[0,0]及[0,3]的行之间。如将在下文进一步详细地图解说明，这些插置行R1及R2可包含单独像素单元的像素。

[0039] 图3B是突出显示图像传感器阵列300的第二四光电二极管像素单元(U2)308的图式。四光电二极管像素单元308安置得紧邻近于像素单元U1。像素单元308具有与像素单元U1相同的图案且因此也包含四个像素(例如，像素[1,0]、[1,3]、[2,2]及[2,5])。像素单元308还包含耦合到像素单元308的所有四个像素的共享像素电路(图3B中未展示)。像素单元
308的所述共享像素电路为单独的且与像素单元U1 302的共享像素电路相异。

[0040] 如图3B中所展示，第二像素单元308包含与像素单元U1的像素交错的像素。即，像素单元308的像素中的两者处于与像素单元U1的像素中的两者相同的列C1中且像素单元308的像素中的至少一者处于插置于像素单元U1的行之间的行中。以实例方式，像素[1,3]处于行R3中，所述行插置于像素[1,2]的行R2与像素[1,5]的行R5之间。同样，像素单元308的像素中的每一者分别处于与像素单元U1 302的像素相同的行中。即，两个像素单元包含处于行R0、R2、R3及R5中的相应像素。

[0041] 类似于像素单元U1，像素单元308还可包含一或多个共享电荷/电压转换区(例如，浮动扩散区)。以实例方式，像素单元308可包含经耦合以接收在像素[1,0]及[1,3]的光电二极管中所积累的电荷的第一共享浮动扩散区，及经耦合以接收在像素[2,2]及[2,5]的光电二极管中所积累的电荷的第二共享浮动扩散区。像素单元308的浮动扩散区为单独的且与像素单元U1的浮动扩散区相异。

[0042] 图3C是突出显示图像传感器阵列300的第三四光电二极管像素单元310的图式。四光电二极管像素单元310安置得紧邻近于像素单元U2。像素单元310具有与像素单元U1及U2相同的图案，且因此也包含四个像素(例如，像素[2,0]、[2,3]、[3,2]及[3,5])。像素单元310还包含耦合到像素单元310的所有四个像素的共享像素电路(图3C中未展示)。像素单元
310的所述共享像素电路为单独的且与阵列300的任何其它共享像素电路相异。

[0043] 如图3C中所展示，第三像素单元310包含与像素单元U2的像素交错的像素。即，像素单元310的像素中的两者处于与像素单元U2的像素中的两者相同的列C2中且像素单元310的像素中的至少一者处于插置于像素单元U2的行之间的行中。以实例方式，像素[2,3]处于行R3中，所述行插置于像素[2,2]的行R2与像素[2,5]的行R5之间。同样，像素单元310的像素中的每一者分别处于与像素单元U2的像素相同的行中。即，两个像素单元包含处于行R0、R2、R3及R5中的相应像素。

[0044] 图3D是突出显示图像传感器阵列300的第四四光电二极管像素单元(U4)312的图式。如图3D中所展示，像素单元312具有与像素单元U1到U3相同的图案，且因此也包含四个像素(例如，像素[0,4]、[0,7]、[1,6]及[1,9])。然而，像素单元312相对于像素单元U1向下移位四个行以便将行R4、R6、R7及R9的像素分组。

[0045] 图3E是突出显示图像传感器阵列300的第五四光电二极管像素单元314的图式。四光电二极管像素单元314安置得紧邻近于像素单元U4。像素单元314具有与像素单元U1到U4相同的图案且因此也包含四个像素(例如，像素[1,4]、[1,7]、[2,6]及[2,7])。

[0046] 如图3E中所展示，第五像素单元314包含与像素单元U4的像素交错的像素。即，像素单元314的像素中的两者处于与像素单元U4的像素中的两者相同的列C1中且像素单元314的像素中的至少一者处于插置于像素单元U4的行之间的行中。以实例方式，像素[1,7]处于行R7中，所述行插置于像素[1,6]的行R6与像素[1,9]的行R9之间。同样，像素单元314的像素中的每一者分别处于与像素单元U4的像素相同的行中。即，两个像素单元包含处于行R4、R6、R7及R9中的相应像素。

[0047] 尽管图3A到3F将阵列300图解说明为包含九个行，但在实践中阵列可包含数百个(如果不是数千个)行及/或列。因此，像素单元U1到U5的图案也可适用于像素阵列300的剩余像素的分组。图3A到3E的布局图解说明像素沿着行R0、R2到R7及R9的分组。关于像素在阵列的边缘处或接近阵列的边缘的行或列中的分组，可在阵列上方投射相同图案，使得阵列的每一像素分组到相应像素单元中。举例来说，图3F是突出显示图像传感器阵列300的第六像素单元(U6)316及第八像素单元(U7)的图式。在一个实施例中，在阵列的边缘处或接近阵列的边缘的行或列中的像素可为并非用于图像获取过程中的虚拟行。举例来说，在图3F的实施例中，行R1及R8可为阵列400的虚拟行。

[0048] 图4A是根据本发明的一实施例的具有图像传感器的经突出显示八光电二极管像素单元402的阵列400的图式。图4A及4B中所描述的布局为光电二极管成像素单元的一个可能分组，如可适用于图1的像素阵列105。

[0049] 如图4A中所展示，像素单元402包含八个像素(像素[0,0]、[0,3]、[0,4]、[0,7]、[1,2]、[1,5]、[1,6]及[1,9])。像素单元(U1)402中所包含的像素的布置可表示可适用于阵列400中所包含的像素单元中的每一者的像素单元图案。在一个实施例中，像素单元402确切地包含八个像素且因此包含八个光电二极管。像素单元402可包含耦合到像素单元402的所有八个像素的共享像素电路(例如，共享源极跟随器晶体管及/或共享复位晶体管)。在一个实施例中，像素单元402还包含一或多个共享电荷/电压转换区(例如，浮动扩散区)。在一个实施例中，像素单元402中所包含的共享浮动扩散区中的每一者彼此电连接。

[0050] 如图4A中所展示，像素单元402包含不超过八个像素(例如，光电二极管)且具有横跨阵列400的十个行(即，行R0到行R9)的像素高度及横跨两个列(即，列C0到列C1)的像素宽度。如图4A的实例中所展示，像素单元402的光电二极管中的四者处于同一列C0中且另外四个光电二极管处于邻近列C1中。像素单元402的所图解说明像素中的每一者处于不同于彼此的行中。即，像素单元402包含处于行R0中的一个像素、处于行R2中的一个像素、处于行R3中的一个像素、处于行R4中的一个像素、处于行R5中的一个像素、处于行R6中的一个像素、处于行R7中的一个像素及处于行R9中的一个像素。如进一步所展示，像素[1,2]处于介于像素[0,0]及像素[0,3]的行之间的行中。此外，像素单元402可具有包含两个行(即，行R1及行R2)的图案，所述两个行插置于同一列C0内的像素[0,0]及[0,3]的行之间。类似地，行R3及R4插置于像素[1,2]与[1,5]之间。如将在下文进一步详细地图解说明，这些插置行可包含单独像素单元的像素。

[0051] 图4B是突出显示图像传感器阵列400的第二八光电二极管像素单元(U2)404的图式。八光电二极管像素单元404安置得紧邻近于像素单元U1。像素单元404具有与像素单元U1相同的图案且因此也包含八个像素(例如，像素[1,0]、[1,3]、[1,4]、[1,7]、[2,2]、[2,5]、[2,6]及[2,9])。像素单元404还包含耦合到像素单元404的所有八个像素的共享像素电路(图4B中未展示)。像素单元404的所述共享像素电路为单独的且与像素单元U1的共享像素电路相异。

[0052] 如图4B中所展示，第二像素单元404包含与像素单元U1的像素交错的像素。即，像素单元404的像素中的四者处于与像素单元U1的像素中的四者相同的列C1中且像素单元404的像素中的至少一者处于插置于像素单元U1的行之间的行中。以实例方式，像素[1,3]及[1,4]分别处于行R3及R4中，所述行插置于像素[1,2]的行R2与像素[1,5]的行R5之间。同样，像素单元404的像素中的每一者分别处于与像素单元U1 302的像素相同的行中。即，两个像素单元包含处于行R0、R2、R3、R4、R5、R6、R7及R9中的相应像素。类似于像素单元U1，像素单元404还可包含一或多个共享电荷/电压转换区(例如，浮动扩散区)，所述共享电荷/电压转换区为单独的且与像素单元U1的浮动扩散区相异。

[0053] 图5是图解说明根据本发明的一实施例的各自具有共享像素单元电路的两个四光电二极管像素单元的阵列500的图式。阵列500的第一像素单元经展示为包含光电二极管区PD[0,0]、PD[0,3]、PD[1,2]及PD[1,5]，以及共享复位晶体管RST1、共享源极跟随器晶体管SF1及共享浮动扩散区FD1及FD2。阵列500的第二邻近像素单元经展示为包含光电二极管区PD[1,0]、PD[1,3]、PD[2,2]及PD[2,5]，以及共享复位晶体管RST2、共享源极跟随器晶体管SF2及共享浮动扩散区FD3及FD4。如图5中所展示，阵列500的每一像素单元耦合到不超过一个列位线。即，第一像素单元通过源极跟随器晶体管SF1耦合到列位线C0，而第二像素单元通过源极跟随器晶体管SF2耦合到列位线C1。阵列500的像素单元具有与上文参考图3A到3F所描述相同的像素单元图案。

[0054] 如图5中所展示，共享像素单元电路可沿着介于光电二极管的行之间的单个水平通道安置于阵列中。举例来说，第一像素单元的共享复位晶体管RST1及第二像素单元的共享复位晶体管RST2，以及其它像素单元的共享复位晶体管沿着插置于行R1与行R2之间的单个水平通道502而安置。类似地，共享源极跟随器晶体管SF1、SF2以及其它共享源极跟随器晶体管沿着插置于行R3与R4之间的单个水平通道504而安置。在一个实施例中，像素阵列500在行R0与R1之间不包含共享像素电路，其在行R2与R3之间也不包含共享像素电路。因此，共享复位晶体管沿着水平通道502的分组可允许光电二极管间隔(即，介于光电二极管区的邻近行之间的距离)变得较紧凑。举例来说，所图解说明的介于行R0与R1之间的光电二极管间隔506小于介于行R1与R2之间的光电二极管间隔508。类似地，介于行R2与R3之间的光电二极管间隔510小于介于行R3与R4之间的光电二极管间隔512。

[0055] 如图5中所展示，共享浮动扩散区也可安置于介于阵列500的邻近行之间的水平通道中。举例来说，共享浮动扩散区FD1及FD3安置于水平通道502中，而共享浮动扩散区FD2及FD4安置于水平通道504中。同样，尽管图5中未展示，但额外像素电路(例如快门栅极、转移栅极及存储栅极)也可包含于所图解说明水平通道中的一或多者中。具有共享像素电路及/或布线可在像素单元的组件之间提供较多空间及较好隔离以便减少泄漏。此外，具有共享金属配线减少互连耦合、简化制作且减少成本。

[0056] 图6是图解说明根据本发明的一实施例的图像传感器内的四光电二极管像素单元的像素电路600的电路图。像素电路600为用于实施阵列300及/或500内的每一像素单元的一个可能的像素电路架构。即，图6的光电二极管PD1到PD4可包含于使所述光电二极管布置成两个列的像素单元图案中，其中每一光电二极管处于不同于彼此的行中。然而，应了解，本发明的实施例并不限于所图解说明的像素架构；而是受益于本发明的所属领域的技术人员将理解本发明教示也可适用于各种其它像素架构。

[0057] 在图6中，像素单元600电路包含四个光电二极管(PD1到PD4)、四个快门栅极(SG1到SG4)、四个转移晶体管(TX1到TX4)、四个存储栅极(SG1到SG4)、共享复位晶体管RST、共享源极跟随器晶体管SF及共享浮动扩散区FD1及FD2。在一个实施例中，快门栅极为全局快门栅极，使得阵列中的每一快门栅极彼此连接以允许所有光电二极管同时进行全局复位。对快门栅极的全局控制可允许减少可在与光电二极管的逐行复位相比时所见的运动效应。类似地，转移栅极也可为全局栅极，使得阵列中的每一转移栅极彼此连接以允许电荷从光电二极管到其相应存储栅极的同时全局转移。对转移栅极的全局控制可允许图像数据同时转移出光电二极管，以便在与逐行实施方案相比时减少图像模糊。

[0058] 在读出操作期间，所有转移晶体管TX1到TX4可同时接收转移信号，此致使转移晶体管将其相应光电二极管中所积累的电荷转移到其相应存储栅极(SG1到SG4)。接着可通过激活存储栅极信号SG1来实现逐行读出以将所存储电荷转移到浮动扩散区FD1及FD2。所述浮动扩散区耦合到共享源极跟随器晶体管SF的栅极。源极跟随器晶体管SF耦合于源极跟随器电压供应器SFVDD与列位线之间。源极跟随器晶体管SF操作为将高阻抗输出从浮动扩散区FD1及FD2提供到列位线的源极跟随器。

[0059] 共享复位晶体管RST耦合于复位电压供应器RSTVDD与浮动扩散区FD1及FD2之间以在复位信号的控制下复位(例如，将FD放电或充电到预设定电压)。在一个实施例中，由控制电路120产生快门信号、转移信号、存储栅极信号及复位信号。

[0060] 由于本文中所讨论的一些实施例包含不同像素单元的光电二极管的交错，因此图像传感器的读出电路可经配置以在读出操作期间补偿经加扰像素寻址。在一个实施例中，实施阵列的读出，其中读出电路(例如，读出电路110)包含用于暂时存储数个行的像素输出信号的缓冲存储器，所述像素输出信号接着重新布置成其正确行。

[0061] 在另一实施例中，列切换电路可包含于读出电路中以在读出期间将像素输出从一个列移位到另一列。举例来说，图7是图解说明根据本发明的一实施例的列切换电路702的功能性框图。列切换电路702为图1的列切换电路112的一个可能的实施方案。如图7中所展示，列切换电路702包含多个开关(即，SW0到SWx)，其中每一开关连接到阵列的相应列(C0到Cx)。列切换电路702还包含列切换逻辑704，以用于响应于当前正读出哪一行而控制开关SW0到SWx的操作。在一个实施例中，列切换逻辑704经耦合以接收行信号U_ROW 706，所述行信号指示正读出阵列的哪一行。在操作中，列切换电路开关中的一者的激活致使所述开关将一个列位线连接到邻近列位线。举例来说，开关SW0的激活致使开关SW0将位线C0与C0’断开连接且改为将位线C0连接到邻近位线C1’。类似地，开关SW1的激活致使开关SW1将位线C1与C1’断开连接且将位线C1连接到位线C2’。

[0062] 图7还图解说明实例性逻辑表708。逻辑表708为列逻辑704中所包含的逻辑的一个可能的实施方案。逻辑表708可对应于图5的阵列500中所实施的像素单元图案。现在将参考图5及7描述逻辑表708的实施方案。如图5中所展示，光电二极管[0,0]物理定位于列C0中且还经耦合以使其像素信号在列位线C0上读出。因此，在行R0的读出操作期间，由列切换逻辑704来控制开关SW0到SWx中的每一者以允许像素信号笔直地通过(即，位线C0到C0’、C1到C1’以及C2到C2’等)。然而，光电二极管[1,2]物理定位于列C1中，但还经耦合以使其像素信号在列位线C0上读出。因此，在行R2的读出操作期间，开关SW1到SWx中的每一者经激活以将像素信号向右移位一个列。即，在行R2的读出期间，列切换逻辑704激活SW0以将列位线C0连接到列位线C1’，激活SW1以将列位线C1连接到列位线C2’，且激活SW2以将列位线C2连接到列位线C3’。因此，遵循类似逻辑，其中允许来自物理定位于与像素连接到的列位线相同的列中的所述像素的像素信号笔直地通过，而来自连接到不同于其物理位置的列的列位线的像素的像素信号经移位。

[0063] 包含发明摘要中所描述内容的对本发明的所图解说明实施例的以上说明并不打算为穷尽性或将本发明限制于所揭示的精确形式。虽然出于说明性目的而在本文中描述本发明的特定实施例及实例，但如所属领域的技术人员将认识到，可在本发明的范围内做出各种修改。

[0064] 可根据以上详细说明对本发明做出这些修改。所附权利要求书中所使用的术语不应理解为将本发明限制于说明书中所揭示的特定实施例。而是，本发明的范围将完全由所附权利要求书来确定，所述权利要求书将根据所创建的权利要求解释原则来加以理解。