公开了QAM发射机，其可在生成用于传输的QAM输出信号时减小本地时钟信号的频率和/或减小驱动器电路的切换频率。该QAM发射机可生成指示同相(I)和正交(Q)信号分量的数个PWM信号，并且随后使用这些PWM信号的一个或多个所选偶次谐波来生成QAM输出信号。可通过选择性地组合这些PWM信号来抑制这些PWM信号的奇次谐波，并且可使用滤波器来抑制任何其余不想要的偶次谐波。
基带电路，其用于生成同相(I)信号和正交(Q)信号；
具有用于接收所述I信号和第一时钟信号的输入的第一电路，其用于生成第一脉宽调制(PWM)信号；
具有用于接收反相I信号和所述第一时钟信号的输入的第二电路，其用于生成第二PWM信号；
具有用于接收所述Q信号和第二时钟信号的输入的第三电路，其用于生成第三PWM信号；
具有用于接收反相Q信号和所述第二时钟信号的输入的第四电路，其用于生成第四PWM信号；
耦合至所述第一电路和所述第二电路的第一信号组合器，其用于响应于所述第一PWM信号和所述第二PWM信号的一个或多个偶次谐波而生成输出I信号，其中所述第一信号组合器通过从所述第一PWM信号减去所述第二PWM信号来从所述输出I信号中抑制奇次谐波；
耦合至所述第三电路和所述第四电路的第二信号组合器，其用于响应于所述第三PWM信号和所述第四PWM信号的一个或多个偶次谐波而生成输出Q信号，其中所述第二信号组合器通过从所述第三PWM信号减去所述第四PWM信号来从所述输出Q信号中抑制奇次谐波；以及加总节点，其用于响应于所述输出I信号与所述输出Q信号的加总而生成QAM输出信号，其中所述QAM输出信号的频率约等于所述第一时钟信号的频率的N倍，其中N是大于2的偶整数。
所述第一信号组合器在生成所述输出I信号之前抑制所述第一PWM信号和所述第二PWM信号的基频分量；以及所述第二信号组合器在生成所述输出Q信号之前抑制所述第三PWM信号和所述第四PWM信号的基频分量。
3.如权利要求1所述的QAM发射机，其特征在于，所述输出I信号是所述第一PWM信号的八次谐波，所述输出Q信号是所述第三PWM信号的八次谐波，并且所述QAM输出信号的频率约等于所述第一时钟信号和所述第二时钟信号的频率的八倍。
4.如权利要求1所述的QAM发射机，其特征在于，所述输出I信号是所述第一PWM信号的四次谐波，所述输出Q信号是所述第三PWM信号的四次谐波，并且所述QAM输出信号的频率约等于所述第一时钟信号和所述第二时钟信号的频率的四倍。
5.如权利要求1所述的QAM发射机，其特征在于，所述第一电路、所述第二电路、所述第三电路、以及所述第四电路各自包括占空比控制器。
6.如权利要求1所述的QAM发射机，其特征在于，所述第一信号组合器、所述第二信号组合器、以及所述加总节点一起构成功率组合器。
7.如权利要求1所述的QAM发射机，其特征在于，进一步包括：耦合在所述第一电路与所述第一信号组合器之间的第一CMOS驱动器电路，其用于放大所述第一PWM信号；以及耦合在所述第二电路与所述第一信号组合器之间的第二CMOS驱动器电路，其用于放大所述第二PWM信号，其中所述第一CMOS驱动器电路和所述第二CMOS驱动器电路将作为开关模式放大器来操作。
8.如权利要求7所述的QAM发射机，其特征在于，所述QAM输出信号的频率是所述第一CMOS驱动器电路和所述第二CMOS驱动器电路的切换频率的偶整数倍。
基带电路，其用于生成同相(I)信号和正交(Q)信号；
存储指令的存储器，所述指令在由所述一个或多个处理器执行时使得所述通信设备：响应于所述I信号与第一时钟信号的比较而生成第一脉宽调制(PWM)信号；
响应于反相I信号与所述第一时钟信号的比较而生成第二PWM信号；
响应于所述Q信号与第二时钟信号的比较而生成第三PWM信号；
响应于反相Q信号与所述第二时钟信号的比较而生成第四PWM信号；
响应于所述第一PWM信号和所述第二PWM信号的一个或多个偶次谐波而生成输出I信号；
通过从所述第一PWM信号减去所述第二PWM信号来从所述输出I信号中抑制奇次谐波；
响应于所述第三PWM信号和所述第四PWM信号的一个或多个偶次谐波而生成输出Q信号；
通过从所述第三PWM信号减去所述第四PWM信号来从所述输出Q信号中抑制奇次谐波；
响应于所述输出I信号与所述输出Q信号的加总而生成QAM输出信号，其中所述QAM输出信号的频率约等于所述第一时钟信号的频率的N倍，其中N是大于2的偶整数。
执行所述指令以生成所述输出I信号使得所述通信设备在生成所述输出I信号之前抑制所述第一PWM信号和所述第二PWM信号的基频分量；以及执行所述指令以生成所述输出Q信号使得所述通信设备在生成所述输出Q信号之前抑制所述第三PWM信号和所述第四PWM信号的基频分量。
11.如权利要求9所述的通信设备，其特征在于，所述输出I信号是所述第一PWM信号的八次谐波，所述输出Q信号是所述第三PWM信号的八次谐波，并且所述QAM输出信号的频率约等于所述第一时钟信号和所述第二时钟信号的频率的八倍。
12.如权利要求9所述的通信设备，其特征在于，所述输出I信号是所述第一PWM信号的四次谐波，所述输出Q信号是所述第三PWM信号的四次谐波，并且所述QAM输出信号的频率约等于所述第一时钟信号和所述第二时钟信号的频率的四倍。
13.一种用于响应于同相(I)信号和正交(Q)信号而生成正交振幅调制(QAM)输出信号的方法，所述方法包括：响应于所述I信号与第一时钟信号的比较而生成第一脉宽调制(PWM)信号；
响应于反相I信号与所述第一时钟信号的比较而生成第二PWM信号；
响应于所述Q信号与第二时钟信号的比较而生成第三PWM信号；
响应于反相Q信号与所述第二时钟信号的比较而生成第四PWM信号；
响应于所述第一PWM信号和所述第二PWM信号的一个或多个偶次谐波而生成输出I信号；
通过从所述第一PWM信号减去所述第二PWM信号来从所述输出I信号中抑制奇次谐波；
响应于所述第三PWM信号和所述第四PWM信号的一个或多个偶次谐波而生成输出Q信号；
通过从所述第三PWM信号减去所述第四PWM信号来从所述输出Q信号中抑制奇次谐波；
响应于所述输出I信号与所述输出Q信号的加总而生成QAM输出信号，其中所述QAM输出信号的频率约等于所述第一时钟信号的频率的N倍，其中N是大于2的偶整数。
14.如权利要求13所述的方法，其特征在于，进一步包括：在生成所述输出I信号之前抑制所述第一PWM信号和所述第二PWM信号的基频分量；以及在生成所述输出Q信号之前抑制所述第三PWM信号和所述第四PWM信号的基频分量。
15.如权利要求13所述的方法，其特征在于，所述输出I信号是所述第一PWM信号的八次谐波，所述输出Q信号是所述第三PWM信号的八次谐波，并且所述QAM输出信号的频率约等于所述第一时钟信号和所述第二时钟信号的频率的八倍。
16.如权利要求13所述的方法，其特征在于，所述输出I信号是所述第一PWM信号的四次谐波，所述输出Q信号是所述第三PWM信号的四次谐波，并且所述QAM输出信号的频率约等于所述第一时钟信号和所述第二时钟信号的频率的四倍。
用于响应于同相(I)信号与第一时钟信号的比较而生成第一脉宽调制(PWM)信号的装置；
用于响应于反相I信号与所述第一时钟信号的比较而生成第二PWM信号的装置；
用于响应于正交(Q)信号与第二时钟信号的比较而生成第三PWM信号的装置；
用于响应于反相Q信号与所述第二时钟信号的比较而生成第四PWM信号的装置；
用于响应于所述第一PWM信号和所述第二PWM信号的一个或多个偶次谐波而生成输出I信号的装置；
用于通过从所述第一PWM信号减去所述第二PWM信号来从所述输出I信号中抑制奇次谐波的装置；
用于响应于所述第三PWM信号和所述第四PWM信号的一个或多个偶次谐波而生成输出Q信号的装置；
用于通过从所述第三PWM信号减去所述第四PWM信号来从所述输出Q信号中抑制奇次谐波的装置；以及用于响应于所述输出I信号与所述输出Q信号的加总而生成QAM输出信号的装置，其中所述QAM输出信号的频率约等于所述第一时钟信号的频率的N倍，其中N是大于2的偶整数。
18.如权利要求17所述的发射机，其特征在于，进一步包括：用于在生成所述输出I信号之前抑制所述第一PWM信号和所述第二PWM信号的基频分量的装置；以及用于在生成所述输出Q信号之前抑制所述第三PWM信号和所述第四PWM信号的基频分量的装置。
19.如权利要求17所述的发射机，其特征在于，所述输出I信号是所述第一PWM信号的八次谐波，所述输出Q信号是所述第三PWM信号的八次谐波，并且所述QAM输出信号的频率约等于所述第一时钟信号和所述第二时钟信号的频率的八倍。
20.如权利要求17所述的发射机，其特征在于，所述输出I信号是所述第一PWM信号的四次谐波，所述输出Q信号是所述第三PWM信号的四次谐波，并且所述QAM输出信号的频率约等于所述第一时钟信号和所述第二时钟信号的频率的四倍。
使用脉宽调制的开关模式高线性度发射机
技术领域
[0001] 本发明诸实施例一般涉及通信系统，尤其涉及使用正交脉宽调制技术的射频发射机。
[0002] 相关技术背景
[0003] 与无线信号传输(例如，Wi-Fi、蜂窝、蓝牙等)相关联的功耗可能迅速耗尽移动设备的电池。因此，期望降低移动设备中的发射机的功耗。
[0004] 图1是使用正交振幅调制(QAM)的常规直接变频发射机100的框图。发射机100包括天线ANT、基带处理器110、以及模拟前端(AFE)120。AFE120包括用于I信号路径的数模转换器(DAC)121A、用于I信号路径的滤波器122A、用于I信号路径的本地振荡器(LO)混频器123A、用于Q信号路径的DAC 121B、用于Q信号路径的滤波器122B、用于Q信号路径的LO混频器123B、组合器124、以及线性功率放大器(PA)125。混频器123A和123B通过将I和Q信号分别与本地振荡器信号LO(I)和LO(Q)混频来将I和Q信号从基带直接上变频到载波频率，其中本地振荡器信号的频率为载波频率。组合器124组合经上变频的I和Q信号，并且PA 125放大经组合的I/Q信号以作为TX经由天线ANT传输。
[0005] 如果PA 125是运算放大器(op-amp)(或另一种类型的线性放大器)，则PA 125可非常适合于使用各种振幅调制技术(例如，OFDM)来传送信号，其中输出信号的变化应当与输入信号的变化成比例。然而，线性放大器(例如，PA 125)消耗大量功率。
[0006] 尽管开关模式输出驱动器比线性放大器(诸如PA 125)消耗更少功率，但开关模式输出驱动器是可能不适合于传送OFDM码元的非线性设备。例如，由于OFDM技术关联于比零峰均比(PAR)(GMSK)或低PAR调制技术更高的PAR，因而开关模式输出驱动器可能不能够针对OFDM技术达成足够的驱动器线性度。进一步，因为OFDM技术通常使用高频信号，因此以此类高速率驱动开关模式输出驱动器由于开关模式输出驱动器的切换速度限制而可能是不可行的。
[0007] 概述
[0008] 提供本概述以便以简化形式介绍将在以下的详细描述中进一步描述的一些概念。本概述并非旨在标识出要求保护的主题内容的关键特征或必要特征，亦非旨在限定要求保护的主题内容的范围。
[0009] 公开了发射机以及操作方法，其可在生成用于传输的QAM输出信号时减小本地时钟信号的频率和/或减小相关联驱动器电路的切换频率。该发射机可生成指示同相(I)和正交(Q)信号分量的数个脉宽调制(PWM)信号，并且随后使用这些PWM信号的一个或多个所选偶次谐波来生成QAM输出信号。可通过选择性地组合这些PWM信号来抑制这些PWM信号的奇次谐波，并且可使用滤波器来抑制任何其余不想要的(例如，未选择的)偶次谐波。
[0010] 对于至少一些实施例，该发射机可包括用于生成I信号和Q信号的基带电路；具有用于接收I信号和第一时钟信号的输入的用于生成第一PWM信号的第一电路；具有用于接收反相I信号和第一时钟信号的输入的用于生成第二PWM信号的第二电路；具有用于接收Q信号和第二时钟信号的输入的用于生成第三PWM信号的第三电路；具有用于接收反相Q信号和第二时钟信号的输入的用于生成第四PWM信号的第四电路；耦合至第一电路和第二电路的用于响应于第一PWM信号和第二PWM信号的一个或多个偶次谐波而生成输出I信号的第一信号组合器；耦合至第三电路和第四电路的用于响应于第三PWM信号和第四PWM信号的一个或多个偶次谐波而生成输出Q信号的第二信号组合器；以及用于响应于输出I信号与输出Q信号的加总而生成QAM输出信号的加总节点。
[0011] 对于一些实施例，QAM输出信号的频率约等于第一时钟信号和第二时钟信号的频率的N倍，其中N是大于或等于2的偶整数。
[0012] 对于一些实施例，第一信号组合器可在生成输出I信号之前抑制第一PWM信号和第二PWM信号的奇次谐波(包括基频分量)；并且第二信号组合器可在生成输出Q信号之前抑制第三PWM信号和第四PWM信号的奇次谐波(包括基频分量)。可使用合适的滤波器从输出I和Q信号中抑制不想要的偶次谐波。
[0013] 本发明诸实施例可包括用于在加总输出I和Q信号之前放大PWM信号的开关模式放大器(例如，使用CMOS反相器电路形成的开关模式放大器)。对于至少一些实施例，开关模式放大器可按照为QAM输出信号频率的1/N的切换频率进行切换。以此方式，使用PWM信号的N次谐波来生成QAM输出信号可允许第一和第二时钟信号的频率为QAM输出信号的频率的1/N，并且可允许开关模式放大器按照QAM输出信号的频率的1/N进行切换。这进而可允许较干净的(例如，更稳定的)时钟信号(例如，相比于其中第一和第二时钟信号具有与QAM输出信号相同的频率的发射机)以及开关模式放大器的更高效操作(例如，相比于其中开关模式放大器的切换频率与QAM输出信号的频率相同的发射机)。
[0014] 附图简述
[0015] 本发明各实施例是作为示例来解说的，且不旨在受附图中各图的限制。相似的附图标记贯穿附图和说明书指代相似的元素。
[0016] 图1是常规QAM发射机的框图。
[0017] 图2A是根据一些实施例的QAM发射机的框图。
[0018] 图2B是图2A的功率组合器的一个实施例的框图。
[0019] 图3A描绘了创建与响应于输入数据信号和时钟信号而生成PWM信号相关联的一次到八次谐波。
[0020] 图3B描绘了根据一些实施例的从PWM信号中消除奇次谐波。
[0021] 图3C描绘了根据一些实施例的创建与响应于输入数据信号和时钟信号而生成PWM信号相关联的一次和二次谐波。
[0022] 图4A-4B描绘了解说根据一些实施例的用于生成QAM输出信号的示例性方法的流程图。
[0023] 图5是根据一些实施例的通信设备的框图。
[0024] 详细描述
[0025] 仅为了简化起见，以下在处理具有示例性频率值的信号的上下文中讨论本发明诸实施例。应当理解，本发明诸实施例等同地适用于处理各种合适频率和/或频率范围的信号、以及使用任何合适的编码和/或调制技术来处理信号。
[0026] 在以下描述中，阐述了众多具体细节(诸如具体组件、电路、和过程的示例)，以提供对本公开的透彻理解。而且，在以下描述中并且出于解释目的，阐述了具体的命名以提供对本公开各实施例的透彻理解。然而，对于本领域技术人员将明显的是，可以不需要这些具体细节就能实践本发明各实施例。在其他实例中，以框图形式示出公知的电路和设备以避免混淆本公开。如本文所使用的，术语“耦合”意指直接连接到、或通过一个或多个居间组件或电路来连接。本文所描述的各种总线上所提供的任何信号可以与其他信号进行时间复用并且在一条或多条共用总线上提供。另外，各电路元件或软件块之间的互连可被示为总线或单信号线。每条总线可替换地是单信号线，而每条单信号线可替换地是总线，并且单线或总线可表示用于各组件之间的通信的大量物理或逻辑机制中的任一个或多个。本发明各实施例不应被解释为限于本文描述的具体示例，而是在其范围内包括由所附权利要求所限定的所有实施例。
[0027] 如本文所使用的，谐波是信号的分量频率，其为信号基频的整数倍(例如，如果信号的基频被标示为f，则谐波具有等于2f、3f、4f、5f等的频率)。因此，如本文所使用的，一次谐波是指在基频处的信号分量，二次谐波是指在两倍基频处的信号分量，三次谐波是指在三倍基频处的信号分量，以此类推。
[0028] 图2A是根据本发明诸实施例的可使用正交振幅调制(QAM)的发射机200的框图。发射机200可被包括在通信设备(例如，图5的通信设备500)内。发射机200在图2A中被示为包括基带处理器210、模拟前端(AFE)220以及天线ANT。耦合至AFE 220的基带处理器210可以生成将从发射机200经由天线ANT传送的同相(I)和正交(Q)信号。对于一些实施例，I和Q信号可以表示将使用QAM技术从发射机200传送的不同数据。
[0029] AFE 220包括两个DAC 221A-221B、四个占空比控制器222A1-222A2和222B1-222B2、四个驱动器电路223A1-223A2和223B1-223B2、以及功率组合器225。DAC 221A、占空比控制器222A1-222A2和驱动器电路223A1-223A2(它们可被统称为I信号处理路径)将处理I信号。DAC 221B、占空比控制器222B1-222B2和驱动器电路223B1-223B2(它们可被统称为Q信号处理路径)将处理Q信号。功率组合器225将组合I信号分量和Q信号分量以生成将从天线ANT传送的QAM输出信号TX。尽管图2A中仅示出了一个天线ANT，但是应该理解，发射机200可包括任何合适数目的天线。类似地，尽管图2A中仅示出了一个基带处理器210和AFE 220，但是应该理解，发射机200可包括任何合适数目的基带处理器和/或AFE。
[0030] 注意，本文参照图2A描述的组件仅是示例性的。在各种实施例中，可省略、组合、或修改所描述的组件中的一个或多个组件，并且可包括附加组件。例如，I路径和Q路径可包括其他各种元件，诸如本地振荡器(例如，用于生成本地时钟信号，如以下所讨论的)、附加放大器、滤波器、和/或其他合适组件。
[0031] 对于I路径，第一DAC 221A将数字基带I信号(如从基带处理器210接收的数字基带I信号)转换成模拟I信号。第一DAC 221A还包括反相输出端子以用于生成反相模拟I信号(例如，其中I信号和 信号是互补模拟信号)。模拟I信号被提供作为第一占空比控制器222A1的输入数据信号，并且模拟 信号被提供作为第二占空比控制器222A2的输入数据信号。占空比控制器222A1和222A2各自包括用于接收第一时钟信号CLK(I)的输入端子。第一占空比控制器222A1将I信号与第一时钟信号CLK(I)作比较以生成第一PWM信号I’，并且第二占空比控制器222A2将 信号与第一时钟信号CLK(I)作比较以生成第二PWM信号 第一PWM信号I’可具有与原始模拟信号I的振幅成比例的脉冲宽度，并且第二PWM信号 可具有与原始反相模拟信号 的振幅成比例的脉冲宽度。通过将与I信号相关联的振幅变化转换成与第一PWM信号I’相关联的脉宽变化，第一占空比控制器222A1可将I信号数据从电压域转译到时域。类似地，通过将与 信号相关联的振幅变化转换成与第二PWM信号 相关联的脉宽变化，第二占空比控制器222A2可将 信号数据从电压域转译到时域。
[0032] 对于Q路径，第二DAC 221B将数字基带Q信号(如从基带处理器210接收的数字基带Q信号)转换成模拟Q信号。第二DAC 221B还包括反相输出端子以用于生成反相模拟Q信号(例如，其中Q信号和 信号是互补模拟信号)。模拟Q信号被提供作为第三占空比控制器222B1的输入数据信号，并且模拟 信号被提供作为第四占空比控制器222B2的输入数据信号。占空比控制器222B1和222B2各自包括用于接收第二时钟信号CLK(Q)的输入端子。第三占空比控制器222B1将Q信号与第二时钟信号CLK(Q)作比较以生成第三PWM信号Q’，并且第四占空比控制器222B2将 信号与第二时钟信号CLK(Q)作比较以生成第四PWM信号 第三PWM信号Q’可具有与原始模拟信号Q的振幅成比例的脉冲宽度，并且第四PWM信号 可具有与原始反相模拟信号 的振幅成比例的脉冲宽度。通过将与Q信号相关联的振幅变化转换成与第三PWM信号Q’相关联的脉宽变化，第三占空比控制器222B1可将Q信号数据从电压域转译到时域。类似地，通过将与 信号相关联的振幅变化转换成与第四PWM信号 相关联的脉宽变化，第四占空比控制器222B2可将 信号数据从电压域转译到时域。
[0033] 因此，对于至少一些实施例，每个占空比控制器222A1-222A2和222B1-222B2可包括比较器电路或与其相关联，该比较器电路将输入数据信号(例如，I、 Q和 之一)与对应的时钟信号(例如，CLK(I)和CLK(Q)之一)作比较以生成对应的PWM信号。对于其他实施例，图2A的占空比控制器222A1-222A2和222B1-222B2可以是任何合适类型的调制器，包括例如Δ调制器、Σ-Δ调制器、脉冲宽度调制器、脉冲位置调制器、和/或脉冲历时调制器。
[0034] 对于一些实施例，第一时钟信号CLK(I)和第二时钟信号CLK(Q)具有与QAM输出信号相同的频率。当占空比控制器222A1和222A2将各自相应的数据信号I和 与第一时钟信号CLK(I)作比较时，占空比控制器222A1和222A2可将基带信号I和 上变频成以第一时钟信号CLK(I)的频率的整数倍为中心的多个频率分量。类似地，当占空比控制器222B1和222B2将各自相应的数据信号Q和 与第二时钟信号CLK(Q)作比较时，占空比控制器222B1和222B2可将基带信号Q和 上变频成以第二时钟信号CLK(Q)的频率的整数倍为中心的多个频率分量。
[0035] 例如，图3A示出了解说响应于将具有频率fsig＝11MHZ的输入数据信号(例如，I、Q或 之一)与具有频率fCLK＝1.2GHz的本地时钟信号(例如，CLK(I)或CLK(Q)之一)作比较而生成(例如，由占空比控制器222中的一个示例性占空比控制器生成)多个谐波的图表300A。如图3A所示，一次谐波在基频fCLK＝1.2GHz处发生，二次谐波在f2＝2*fCLK≈2.4GHz处发生，三次谐波在f3＝3*fCLK≈3.6GHz处发生，四次谐波在f4＝4*fCLK＝4.8GHz处发生，五次谐波在f5＝5*fCLK≈6.0GHz处发生，六次谐波在f6＝6*fCLK≈7.2GHz处发生，七次谐波在f7＝
7*fCLK≈8.4GHz处发生，并且八次谐波在f8＝8*fCLK≈9.6GHz处发生。因此，每个PWM信号I’、Q’和 可包含以基频fCLK的整数倍频率为中心的多个谐波分量。
[0036] 再次参照图2A，PWM信号I’、 Q’和 由各自相应的驱动器电路223A1、223A2、223B1和223B2放大，并且结果所得的经放大PWM信号I’、 Q’和 被提供给功率组合器
225。对于至少一些实施例，驱动器电路223A1、223A2、223B1和223B2可以是开关模式驱动器电路，它们通常比线性放大器(诸如op-amp)消耗更少功率。如以下更详细描述的，驱动器电路223A1、223A2、223B1和223B2可以按等于fclk/N的频率进行切换，其中N(其为大于或等于
2的偶整数)指示PWM信号I’、 Q’和 中的哪些谐波将被用于生成QAM输出信号。因此，通过使用PWM信号I’、 Q’和 中的较高次谐波(例如，而不是使用一次谐波)来生成QAM输出信号，可以显著地降低驱动器电路223A1、223A2、223B1和223B2的切换频率，这进而允许驱动器电路223A1、223A2、223B1和223B2被用于放大更高频信号。对于一些实施例，驱动器电路223A1、223A2、223B1和223B2可使用消耗非常少(如果有的话)DC功率的CMOS反相器电路来形成。
[0037] 功率组合器225包括耦合至对应的驱动器电路223A1、223A2、223B1和223B2的输出端子的输入端子，并且包括用于生成QAM输出信号的输出端子。在操作中，功率组合器225组合PWM信号I’、 Q’和 以生成用于经由天线ANT传输的QAM输出信号TX。更具体而言，功率组合器225可按从I信号中抑制奇次谐波的方式从第一PWM信号I’减去第二PWM信号 并且可按从Q信号中抑制奇次谐波的方式从第三PWM信号Q’减去第四PWM信号 作为结果，结果所得的输出I信号可主要包含原始模拟I信号的偶次谐波，并且结果所得的输出Q信号可主要包含原始模拟Q信号的偶次谐波。功率组合器225可从输出I和Q信号中移除(例如，使用滤波器来移除)数个不想要的偶次谐波，并且可随后将结果所得的输出I和Q信号相加以生成QAM输出信号。
[0038] 更具体而言，图2B将功率组合器225的示例性实施例示为包括第一信号组合器251A、第二信号组合器251B、第一滤波器252A、第二滤波器252B、以及加总节点253。对于至少一些实施例，第一信号组合器251A从第一PWM信号I’减去第二PWM信号 以生成输出I信号，并且第二信号组合器251B从第三PWM信号Q’减去第四PWM信号 以生成输出Q信号。使用第一信号组合器251A从第一PWM信号I’减去第二PWM信号 可从I信号中移除(或至少抑制)奇次谐波，并且使用第二信号组合器251B从第三PWM信号Q’减去第四PWM信号 可从Q信号中移除(或至少抑制)奇次谐波。尽管可使用滤波器来抑制奇次谐波，但是使用信号组合器
251A-251B经由减法来抑制奇次谐波可有利地放宽此类滤波器的要求(并由此放宽大小、成本、和/或复杂度)。
[0039] 例如，图3B示出了解说从输入数据信号(例如，从I和Q信号)中抑制(例如，由信号组合器251中的一个示例性信号组合器抑制)奇次谐波以使得结果所得的数据信号主要仅包含偶次谐波的图表300B。如图3B所示，一次谐波(在基频fCLK＝1.2GHz处)和三次谐波(在f3＝3*fCLK≈3.6GHz处)的振幅被抑制若干个数量级，而二次谐波(在f2＝2*fCLK≈2.4GHz处)和四次谐波(在f4＝4*fCLK＝4.8GHz处)被保留。注意，尽管出于简化起见未在图3B中示出，但是其他奇次谐波(例如，在f5＝5*fCLK≈6.0GHz处的五次谐波、在f7＝7*fCLK≈8.4GHz处的七次谐波等)也被信号组合器251抑制，而其他偶次谐波(例如，在f6＝6*fCLK≈7.2GHz处的六次谐波、在f8＝8*fCLK≈9.6GHz处的八次谐波等)被保留。
[0040] 再次参照图2B，输出I信号被提供给第一滤波器252A，并且输出Q信号被提供给第二滤波器252B。滤波器252A可被配置成从输出I信号中滤除数个其余偶次谐波，并且滤波器252B可被配置成从输出Q信号中滤除数个其余偶次谐波。对于一个示例，滤波器252A-252B可被配置成滤除具有大于N＝2的阶次值(order value)的所有谐波，以使结果所得的输出I和Q信号主要仅包含二次谐波。对于另一示例，滤波器252A-252B可被配置成滤除具有大于N＝4的阶次值的所有谐波，以使结果所得的输出I和Q信号主要仅包含二次谐波和四次谐波。
对于又一示例，滤波器252A-252B可被配置成滤除具有大于N＝4和小于N＝4的阶次值的所有谐波，以使结果所得的输出I和Q信号主要仅包含四次谐波。更一般而言，滤波器252A-
252B可被配置成在生成QAM输出信号之前从输出I和Q信号中滤除除了所选偶次谐波群之外的所有谐波。
[0041] 对于一些实施例，滤波器252A-252B可以是合适的低通滤波器(例如，使得仅低于值N的那些偶次谐波保留在输出I和Q信号中)。对于其他实施例，滤波器252A-252B可以是合适的带通滤波器(例如，使得仅期望范围内的那些偶次谐波保留在输出I和Q信号中)。
[0042] 分别由滤波器252A和252B提供的输出信号I_out’和Q_out’在加总节点253中被相加以生成QAM输出信号TX。如上所述，结果所得的QAM输出信号TX可仅包含由占空比控制器222A1-222A2和222B1-222B2生成的原始I和Q信号分量的所选谐波群，这进而可允许驱动器电路223A1-223A2和223B1-223B2按照为QAM输出信号的频率的1/N的切换频率进行切换，其中N是指示I和Q信号分量的哪些偶次谐波将被用于生成QAM输出信号(例如，不被功率组合器225抑制)的偶整数。
[0043] 对于一个示例，发射机200可被配置成使用经上变频的I和Q信号分量的二次(例如，N＝2)谐波来生成QAM输出信号TX。出于参照该示例讨论的目的，模拟数据信号I和Q具有频率fsig＝11MHz，并且时钟信号CLK(I)和CLK(Q)具有频率fCLK＝1.2GHz，如在图3C中所示的图表300C上所描绘的。由对应的占空比控制器222A1-222A2和222B1-222B2所生成的PWM信号I’、 Q’和 可各自包括多个谐波，如以上参照图3A所描述的。更具体而言，每个PWM信号I’、 Q’和 可包含在等于fCLK+2*fsig以及等于fCLK–2*fsig的频率处的一次谐波信号分量，并且可包含在等于2*fCLK+fsig以及等于2*fCLK–fsig的频率处的二次谐波信号分量(出于简化起见未在图3C中示出具有大于N＝2的阶次的谐波)。对于该示例，期望使用PWM信号I’、Q’和 的二次谐波来生成QAM输出信号，并且因此将从I和Q信号信息中抑制除了二次谐波之外的所有谐波。
[0044] 首先，可抑制奇次谐波(包括在基频fCLK附近的信号分量)。对于至少一些实施例，可通过使用第一信号组合器251A从第一PWM信号I’减去第二PWM信号 来从I信号中抑制奇次谐波，并且可通过使用第二信号组合器251B从第三PWM信号Q’减去第四PWM信号 来从Q信号中抑制奇次谐波(例如，如上所述并在图3B中所描绘的)。对于其他实施例，奇次谐波可通过数个合适的滤波器来抑制。随后，除了期望的二次谐波之外的所有其余偶次谐波可被抑制。对于至少一些实施例，可经由第一滤波器252A从I信号中抑制除了二次谐波之外的所有偶次谐波，并且可经由第二滤波器252B从Q信号中抑制除了二次谐波之外的所有偶次谐波。
[0045] 由于二次谐波具有为频率fCLK的两倍的频率，因此结果所得的QAM输出信号的频率可以是时钟信号CLK(I)和CLK(Q)的频率的两倍。换言之，通过使用I和Q PWM信号的二次谐波来生成QAM输出信号，时钟信号CLK(I)和CLK(Q)的频率可以仅为QAM输出信号的频率的一半，这进而可以放宽用于生成CLK(I)和CLK(Q)的时钟生成电路(例如，本地振荡器电路)的要求(例如，因为生成低频时钟信号通常比生成高频时钟信号更容易)。注意，当使用I和Q PWM信号的二次谐波来生成QAM输出信号时，时钟信号CLK(I)与CLK(Q)之间的相位差可以是45度(例如，不同于通常与QAM技术相关联的90度相移)。
[0046] 另外，由于驱动器电路223A1-223A2和223B1-223B2的切换频率约等于fCLK，因此驱动器电路223A1-223A2和223B1-223B2可按照QAM输出信号的频率的一半进行切换，这进而可以提高驱动器电路223A1-223A2和223B1-223B2的效率(例如，与其中驱动器电路223A1-223A2和223B1-223B2的切换频率等于2*fCLK的操作相比)。
[0047] 对于另一示例，发射机200可被配置成使用经上变频的I和Q信号分量的四次(例如，N＝4)谐波来生成QAM输出信号。出于参照该示例讨论的目的，模拟数据信号I和Q具有频率fsig＝11MHz，并且时钟信号CLK(I)和CLK(Q)具有频率fCLK＝1.2GHz，如图3C中所描绘的。由对应的占空比控制器222A1-222A2和222B1-222B2生成的PWM信号I’、 Q’和 可各自包括多个谐波，如以上参照图3A所描述的。对于该示例，期望使用PWM信号I’、 Q’和 的四次谐波来生成QAM输出信号，并且因此将从I和Q信号信息中抑制除了四次谐波之外的所有谐波。由于四次谐波具有为频率fCLK的四倍的频率，因此结果所得的QAM输出信号的频率可以是时钟信号CLK(I)和CLK(Q)的频率的四倍。换言之，通过使用I和Q PWM信号的四次谐波来生成QAM输出信号，时钟信号CLK(I)和CLK(Q)的频率可以仅为QAM输出信号的频率的四分之一，这进而可以进一步放宽用于生成CLK(I)和CLK(Q)的时钟生成电路(例如，本地振荡器电路)的要求。注意，当使用I和Q PWM信号的四次谐波来生成QAM输出信号时，时钟信号CLK(I)与CLK(Q)之间的相位差可以是22.5度。另外，由于驱动器电路223A1-223A2和223B1-
223B2的切换频率约等于fCLK，因此驱动器电路223A1-223A2和223B1-223B2可按照QAM输出信号的频率的四分之一进行切换，这进而可以进一步提高驱动器电路223A1-223A2和
223B1-223B2的效率。
[0048] 更一般而言，使用I和Q PWM信号的N次谐波来生成QAM输出信号可允许时钟信号CLK(I)和CLK(Q)的频率为QAM输出信号的频率的1/N，可允许驱动器电路223A1-223A2和223B1-223B2按照QAM输出信号的频率的1/N进行切换，并且可导致CLK(I)与CLK(Q)之间的相位差为90度的1/N。
[0049] 注意，与图1的常规QAM发射机100(其在由PA 125放大之前将I和Q信号相加)形成对比，图2A-2B的QAM发射机200可在(经由加总节点253)加总之前放大I和Q信号分量(使用驱动器电路223A1-223A2和223B1-223B2)。
[0050] 以下参照图4A-4B中所描绘的解说性流程图400描述了发射机200的示例性操作。还参照图2A-2B，基带处理器210生成同相(I)和正交(Q)信号(402)。在将I和Q信号从数字域转换到模拟域(例如，使用第一DAC 221A和第二DAC 221B)之后，第一占空比控制器222A1响应于I信号与第一时钟信号CLK(I)的比较而生成第一PWM信号(404)，第二占空比控制器
222A2响应于反相I信号与第一时钟信号CLK(I)的比较而生成第二PWM信号(406)；第三占空比控制器222B1响应于Q信号与第二时钟信号CLK(Q)的比较而生成第三PWM信号(408)；并且第四占空比控制器222B2响应于反相Q信号与第二时钟信号CLK(Q)的比较而生成第四PWM信号(410)。
[0051] 随后，功率组合器225响应于第一和第二PWM信号的一个或多个偶次谐波而生成输出I信号(412)，并且响应于第三和第四PWM信号的一个或多个偶次谐波而生成输出Q信号(414)。更具体而言，第一信号组合器251A可通过从第一PWM信号减去第二PWM信号来从输出I信号中抑制奇次谐波(412A)，并且第二信号组合器251B可通过从第三PWM信号减去第四PWM信号来从输出Q信号中抑制奇次谐波。进一步，第一滤波器252A可从输出I信号中抑制不想要的偶次谐波，并且第二滤波器252B可从输出Q信号中抑制不想要的偶次谐波。此后，结果所得的输出I和Q信号在加总节点253中被加总以生成QAM输出信号(416)。
[0052] 尽管方法400包括看起来以特定次序发生的数个操作，但应当明白，方法400能包括更多或更少的操作。两个或更多个操作的次序可被改变，并且两个或更多个操作可被组合成单个操作。
[0053] 图5是可包括本发明的各实施例的通信设备500的框图的示例。在一些实施例中，设备500是无线设备(例如，WLAN设备，诸如个人计算机、膝上型或平板计算机、移动电话、个人数字助理、GPS设备、无线接入点、或其他电子设备)。在一些实施例中，设备500具有有线网络连接。
[0054] 设备500包括由总线503耦合的处理器单元501、存储器单元502、网络接口504、以及发射机200(图2)。处理器单元501包括一个或多个处理器和/或处理器核。对于一些实施例，网络接口504包括至少一个有线网络接口(例如，以太网接口、EPON接口、EPoC接口等)。对于其他实施例，设备500包括至少一个无线网络接口(例如，WLAN接口、 接口、WiMAX接口、 接口、无线USB接口等)。
[0055] 存储器单元502包括非瞬态计算机可读存储介质(例如，一个或多个非易失性存储器元件，诸如EPROM、EEPROM、闪存、硬盘驱动器、等等)，其存储QAM信号生成软件模块510。在一些实施例中，软件模块510包括具有指令的一个或多个程序，这些指令在由处理器单元501和/或由基带处理器210(图2A)执行时使得通信设备500执行图4A-4B的方法400。
[0056] 尽管以上在发射机200(图2A和2B)的上下文中描述了本发明诸实施例，但应理解，本发明诸实施例等同地适用于相应收发机的接收机部分。进一步，本发明诸实施例的各种方面和组件可适用于具有I信号路径和Q信号路径的任何设备。
[0057] 在以上说明书中，本发明各实施例已参照其具体示例性实施例进行了描述。然而将明显的是，可对其作出各种修改和改变而不会脱离如所附权利要求中所阐述的本公开更宽泛的范围。相应地，本说明书和附图应被认为是解说性而非限定性的。
