一种阵列基板、其驱动方法及相关装置

摘要

本发明公开了一种阵列基板、其驱动方法及相关装置，该阵列基板包括：呈阵列排布的若干个像素单元，数据线和栅极线，每个像素单元中包括一个与数据线和栅极线相连的驱动模块、以及一个与驱动模块相连的发光器件；其中，以每相邻的两列像素单元为一像素组，每个像素组中的两列像素单元共用一条数据线，且相邻两行像素单元之间设置有一条栅极线；位于同一像素组中、且通过同一栅极线驱动的两个像素单元中的驱动模块的驱动电压的极性相反。本发明中位于同一像素组中、且通过同一栅极线驱动的两个像素单元中的驱动模块的驱动电压的极性相反，因而可以通过一条数据线控制这两个驱动模块间隔工作，进而在不增加行扫描数据线数量的情况下减少数据线数量。

权利要求

1.一种阵列基板，其特征在于，包括：呈阵列排布的若干个像素单元，数据线和栅极线，每个像素单元中包括一个与数据线和栅极线相连的驱动模块、以及一个与所述驱动模块相连的发光器件；其中，以每相邻的两列像素单元为一像素组，每个像素组中的两列像素单元共用一条数据线，且相邻两行像素单元之间设置有一条栅极线；

位于同一像素组中、且通过同一栅极线驱动的两个像素单元中的驱动模块的驱动电压的极性相反；

所述驱动模块包括开关晶体管、驱动晶体管、以及补偿模块；

所述开关晶体管的源极与数据线相连，栅极与栅极线相连；

所述驱动晶体管的栅极与该像素单元中的开关晶体管的漏极相连，漏极与电源VDD相连，源极与所述发光器件相连；

所述补偿模块的两端连接于该像素单元中的驱动晶体管的栅极和源极之间；

位于同一所述像素组中、且通过同一栅极线驱动的两个像素单元中的两个像素单元，其中一个像素单元中的驱动晶体管为P型晶体管，另一个像素单元中的驱动晶体管为N型晶体管。

2.如权利要求1所述的阵列基板，其特征在于，位于同一所述像素组的两列像素单元，其中一列像素单元中的驱动晶体管均为P型晶体管，另一列像素单元中的驱动晶体管均为N型晶体管。

3.如权利要求2所述的阵列基板，其特征在于，相邻两列像素单元中驱动晶体管的类型不同。

4.一种电致发光显示器件，其特征在于，所述电致发光显示器件包括权利要求1-3任一所述的阵列基板。

5.一种显示装置，其特征在于，所述显示装置包括权利要求4所述的电致发光显示器件。

6.一种驱动权利要求1-3任一项所述的阵列基板的方法，其特征在于，该方法包括：逐行向每一栅极线输出高电平信号，其中所述高电平信号持续的时间由两个时间段组成，分别用于驱动位于同一像素组中的两个像素单元工作；

以及，在向任一栅极线输出高电平信号的同时，向所有数据线发送正负周期脉冲信号，其中所述正负周期脉冲信号中的正脉冲信号用于驱动每个像素组中的一个像素单元工作，所述正负周期脉冲信号中的负脉冲信号用于驱动该像素组中的另一个像素单元工作。

7.如权利要求6所述的方法，其特征在于，所述高电平信号持续的时长不小于所述正负周期脉冲信号的周期时长。

8.如权利要求7所述的方法，其特征在于，所述高电平信号的两个时间段中，第一个时间段的时长不小于所述正负周期脉冲信号中的正脉冲信号的时长；第二个时间段的时长不小于所述正负周期脉冲信号中的负脉冲信号的时长。

说明书

一种阵列基板、其驱动方法及相关装置

技术领域

[0001] 本发明涉及有机电致发光技术领域，尤其涉及一种阵列基板、其驱动方法及相关装置。

背景技术

[0002] 现有技术中有机发光显示器(Organic Light Emitting Diode，OLED)的驱动技术，一般行扫描线的数量以及数据线的数量，是和分辨率相关，随着分辨率的提高，行扫描线和数据线的数目就会提高，这样在显示面板设计和外围驱动方面的复杂度就会提高，工艺难度增加，现有一些技术，通过其他方式来降低数据线数量，比如通过提高行扫描信号线数量，或者在行扫描上面增加其他选通单元，或者是将扫描信号线设置在阵列基板上，来降低数据线的数量，但是存在问题是，在行扫描设计方面又增加了一定的复杂度，同样有降低良率的风险。

[0003] 综上所述，目前的OLED驱动技术中，虽然可以通过提高行扫描信号线数量、在行扫描上面增加其他选通单元、或者是将扫描信号线设置在阵列基板上等方式降低数据线的数量，但在行扫描设计方面增加了一定的复杂度，具有降低良率的风险等问题。

发明内容

[0004] 有鉴于此，本发明实施例提供了一种阵列基板、其驱动方法及相关装置，用以在不增加行扫描数据线数量的情况下减少数据线数量。

[0005] 本发明实施例提供的一种阵列基板，包括：呈阵列排布的若干个像素单元，数据线和栅极线，每个像素单元中包括一个与数据线和栅极线相连的驱动模块、以及一个与所述驱动模块相连的发光器件；其中，

[0006] 以每相邻的两列像素单元为一像素组，每个像素组中的两列像素单元共用一条数据线，且相邻两行像素单元之间设置有一条栅极线；

[0007] 位于同一像素组中、且通过同一栅极线驱动的两个像素单元中的驱动模块的驱动电压的极性相反。

[0008] 本发明实施例提供的阵列基板，相邻且通过同一栅极线驱动的两个像素单元中的驱动模块的驱动电压的极性相反，因而可以通过一条数据线控制这两个驱动模块间隔工作，进而可以在不增加行扫描数据线数量的情况下减少数据线数量，降低了数据线在显示面板内部走线的难度，同时可以减少驱动IC的数量或者输出数量，降低成本的同时提高良率。

[0009] 较佳的，所述驱动模块包括开关晶体管、驱动晶体管、以及补偿模块；

[0010] 所述开关晶体管的源极与数据线相连，栅极与栅极线相连；

[0011] 所述驱动晶体管的栅极与该像素单元中的开关晶体管的漏极相连，漏极与电源VDD相连，源极与所述发光器件相连；

[0012] 所述补偿模块的两端连接于该像素单元中的驱动晶体管的栅极和源极之间。

[0013] 较佳的，位于同一所述像素组中、且通过同一栅极线驱动的两个像素单元中的两个像素单元，其中一个像素单元中的驱动晶体管为P型晶体管，另一个像素单元中的驱动晶体管为N型晶体管。

[0014] 较佳的，位于同一所述像素组的两列像素单元，其中一列像素单元中的驱动晶体管均为P型晶体管，另一列像素单元中的驱动晶体管均为N型晶体管。

[0015] 较佳的，相邻两列像素单元中驱动晶体管的类型不同。

[0016] 本发明实施例提供的一种电致发光显示器件，所述电致发光显示器件包括本发明实施例提供的上述阵列基板。

[0017] 本发明实施例提供的一种显示装置，所述显示装置包括本发明实施例提供的上述电致发光显示器件。

[0018] 本发明实施例提供的一种驱动本发明实施例提供的上述阵列基板的方法，该方法包括：

[0019] 逐行向每一栅极线输出高电平信号，其中所述高电平信号持续的时间由两个时间段组成，分别用于驱动位于同一像素组中的两个像素单元工作；

[0020] 以及，在向任一栅极线输出高电平信号的同时，向所有数据线发送正负周期脉冲信号，其中所述正负周期脉冲信号中的正脉冲信号用于驱动每个像素组中的一个像素单元工作，所述正负周期脉冲信号中的负脉冲信号用于驱动该像素组中的另一个像素单元工作。

[0021] 较佳的，所述高电平信号持续的时长不小于所述正负周期脉冲信号的周期时长。

[0022] 较佳的，所述高电平信号的两个时间段中，第一个时间段的时长不小于所述正负周期脉冲信号中的正脉冲信号的时长；第二个时间段的时长不小于所述正负周期脉冲信号中的负脉冲信号的时长。

附图说明

[0023] 图1为本发明实施例提供的一种阵列基板的结构示意图；

[0024] 图2为本发明实施例提供了一种阵列基板的详细结构示意图；

[0025] 图3为本发明实施例提供的行扫描工作时序图。

具体实施方式

[0026] 下面结合附图，对本发明实施例提供的像素电路、其驱动方法及相关装置的具体实施方式进行详细地说明。

[0027] 如图1所示，为本发明实施例提供的一种阵列基板的结构示意图，该阵列基板包括：呈阵列排布的若干个像素单元10，数据线20和栅极线30，每个像素单元10中包括一个与数据线20和栅极线30相连的驱动模块101、以及一个与驱动模块101相连的发光器件102；其中，以每相邻的两列像素单元为一像素组，每个像素组中的两列像素单元共用一条数据线，且相邻两行像素单元之间设置有一条栅极线；位于同一像素组中、且通过同一栅极线驱动的两个像素单元中的驱动模块的驱动电压的极性相反。

[0028] 本发明实施例提供的阵列基板包括呈阵列排布的若干个像素单元10，以及用于驱动像素单元10工作的数据线20和栅极线30，如图1所示，虚线框中表示的即为一个像素单元10，每个像素单元10中包括一个驱动模块101和一个发光器件102，其中，驱动模块101与数据线20和栅极线30相连，发光器件102与驱动模块101相连。假设以每相邻的两列像素单元作为一个像素组，即图1中的6个像素单元10为一个像素组，则每个像素组中的两列像素单元共用一条数据线，即图中的6个像素单元10(两列像素单元)共用一条数据线20；而在每两行相邻的像素单元之间设置有一条栅极线30。

[0029] 在具体实施时，为了能够通过一条数据线控制同一像素组中、且通过同一栅极线驱动的两个像素单元中的驱动模块间隔工作，则设置这两个驱动模块的驱动电压的极性相反，例如，图1中第一行的两个像素单元10，可以设置左侧的像素单元10中驱动模块101的驱动电压为正电压，而右侧的像素单元10中驱动模块101的驱动电压为负电压。因而，本发明实施例提供的阵列基板，可以通过一条数据线控制相邻的两个驱动模块间隔工作，进而可以在不增加行扫描数据线数量的情况下减少数据线数量，降低了数据线在显示面板内部走线的难度，同时可以减少驱动IC的数量或者输出数量，降低成本的同时提高良率。

[0030] 本发明实施例提供的阵列基板可以应用到OLED驱动技术中，而上述驱动模块，也可以根据需求进行设置，只要是能够改变驱动电压的极性即可。为了更清楚的说明上述驱动模块，本发明实施例提供了一种可能的阵列基板的详细结构示意图，图中给出了驱动模块的具体结构，如图2所示，为本发明实施例提供了一种阵列基板的详细结构示意图。较佳的，驱动模块101包括开关晶体管M1、驱动晶体管M2、以及补偿模块Cgs；开关晶体管M1的源极与数据线相连，栅极与栅极线相连；驱动晶体管M2的栅极与该像素单元中的开关晶体管M1的漏极相连，漏极与电源VDD相连，源极与发光器件102相连；补偿模块Cgs的两端连接于该像素单元中的驱动晶体管M2的栅极和源极之间。

[0031] 在具体实施时，开关晶体管M1和驱动晶体管M2可以是任意符合要求的晶体管，如薄膜晶体管TFT；而补偿模块Cgs可以设置为一个存储电容；发光器件102则可以为OLED。如图2所示，开关晶体管M1的源极与数据线相连，栅极与栅极线相连；驱动晶体管M2的栅极与该像素单元中的开关晶体管M1的漏极相连，漏极与电源VDD相连，源极与发光器件102相连；补偿模块Cgs的两端连接于该像素单元中的驱动晶体管M2的栅极和源极之间，是驱动TFT的栅极和源极间的等效电容，作用一般是在DATA写入时候存储电荷维持驱动TFT的导通，延长OLED的发光时间。其中，开关晶体管M1的源极和漏极的位置可以互换，驱动晶体管M2的源极和漏极的位置也可以互换。

[0032] 针对图2中所示的阵列基板，为了使相邻且通过同一栅极线驱动的两个像素单元中的驱动模块的驱动电压的极性相反，可以设置两个驱动晶体管的类型不相同。较佳的，位于同一像素组中、且通过同一栅极线驱动的两个像素单元中的两个像素单元，其中一个像素单元中的驱动晶体管为P型晶体管，另一个像素单元中的驱动晶体管为N型晶体管。

[0033] 如图2所示，图中每一行中的两个像素单元10即为位于同一像素组中、且通过同一栅极线驱动的两个像素单元中的两个像素单元，较佳的，设置这两个像素单元中驱动晶体管一个为P型晶体管，另一个为N型晶体管。在具体实施时，既可以是增强型P型或N型晶体管，也可以是消耗型P型或N型晶体管。

[0034] 在具体实施时，为了方便控制，可以将每一列像素单元中驱动晶体管的类型设置为同一类型。较佳的，位于同一像素组的两列像素单元，其中一列像素单元中的驱动晶体管均为P型晶体管，另一列像素单元中的驱动晶体管均为N型晶体管。而为了方便控制OLED点亮的顺序，较佳的，相邻两列像素单元中驱动晶体管的类型不同。即一列P型驱动晶体管、一列N型驱动晶体管，间隔设置。

[0035] 进一步的，在具体实施时，也可以不将每一列像素单元中驱动晶体管的类型设置为同一类型。只要是能够控制相邻且通过同一栅极线驱动的两个像素单元中的驱动模块的驱动电压的极性相反即可。例如，如图2所示，可以将第一行中第一个像素单元中的驱动晶体管设置为N型晶体管，第二个像素单元中的驱动晶体管设置为P型晶体管；将第二行中第一个像素单元中的驱动晶体管设置为P型晶体管，第二个像素单元中的驱动晶体管设置为N型晶体管；并将第三行中第一个像素单元中的驱动晶体管设置为N型晶体管，第二个像素单元中的驱动晶体管设置为P型晶体管。

[0036] 基于同一发明构思，本发明实施例提供了一种电致发光显示器件，该电致发光显示器件包括本发明实施例提供的上述阵列基板。由于该电致发光显示器件解决问题的原理与上述阵列基板相似，因此该电致发光显示器件的实施可以参见上述阵列基板的实施，重复之处不再赘述。

[0037] 基于同一发明构思，本发明实施例提供了一种显示装置，该显示装置包括本发明实施例提供的上述电致发光显示器件。由于该显示装置解决问题的原理与上述电致发光显示器件相似，因此该显示装置的实施可以参见上述电致发光显示器件的实施，重复之处不再赘述。

[0038] 基于同一发明构思，本发明实施例提供的一种驱动本发明实施例提供的上述阵列基板的方法，该方法包括：逐行向每一栅极线输出高电平信号，其中高电平信号持续的时间由两个时间段组成，分别用于驱动位于同一像素组中的两个像素单元工作；以及，在向任一栅极线输出高电平信号的同时，向所有数据线发送正负周期脉冲信号，其中正负周期脉冲信号中的正脉冲信号用于驱动每个像素组中的一个像素单元工作，正负周期脉冲信号中的负脉冲信号用于驱动该像素组中的另一个像素单元工作。

[0039] 本发明实施例提供的驱动上述阵列基板的方法，逐行向每一栅极线输出高电平信号，并在向任一栅极线输出高电平信号的同时，向所有数据线发送正负周期脉冲信号，即不管在扫描哪一行时，都需要向所有数据线上发送正负周期脉冲信号。其中，正负周期脉冲信号是指脉冲信号分别为正电压和负电压的周期信号，如图3所示，为本发明实施例提供的行扫描工作时序图，DATA为加载到数据线上的正负周期脉冲信号，GATE1、GATE2、GATE3为加载到栅极线上的高电平信号，图中GATE1、GATE2、GATE3分别代表图2中的3行像素单元对应的栅极线上加载的高电平信号。

[0040] 在具体实施时，在图2所示的阵列基板上加载如图3所示的GATE信号和DATA信号。假设图2中左侧一列的像素单元中驱动晶体管全部为N型晶体管，右侧一列的像素单元中驱动晶体管全部为P型晶体管，而图中所有开关晶体管全部为N型晶体管，则在第一行像素单元开始扫描时，向所有数据线发送图3中的DATA信号，在T1时间段内，第一行像素单元中左侧的OLED点亮，在T2时间段内，第一行像素单元中右侧的OLED点亮；在第二行像素单元进行扫描时，在T3时间段内，第二行像素单元中左侧的OLED点亮，在T4时间段内，第二行像素单元中右侧的OLED点亮；在第三行像素单元进行扫描时，在T5时间段内，第三行像素单元中左侧的OLED点亮，在T6时间段内，第三行像素单元中右侧的OLED点亮。

[0041] 而针对高电平信号和正负周期脉冲信号的时长，较佳的，高电平信号持续的时长不小于正负周期脉冲信号的周期时长。即在图3中，GATE信号中高电平持续的时长不小于DATA信号的周期时长。较佳的，高电平信号的两个时间段中，第一个时间段的时长不小于正负周期脉冲信号中的正脉冲信号的时长；第二个时间段的时长不小于正负周期脉冲信号中的负脉冲信号的时长。即在图3中，GATE信号在T1时间段的时长，不小于DATA信号中的正脉冲信号的时长；GATE信号在T2时间段的时长，不小于DATA信号中的负脉冲信号的时长。

[0042] 在具体实施时，高电平信号持续的时长可以根据需要设置的比正负周期脉冲信号的周期时长要大，这样可以保证在进行下一行扫描时，上一行中的OLED点亮的时长可以保持一段时间。而针对正负周期脉冲信号的正脉冲信号的时长和负脉冲信号的时长，则可以根据需要进行设置，两者可以相等，也可以不相等。

[0043] 综上所述，本发明实施例提供的阵列基板，相邻且通过同一栅极线驱动的两个像素单元中的驱动模块的驱动电压的极性相反，因而可以通过一条数据线控制这两个驱动模块间隔工作，进而可以在不增加行扫描数据线数量的情况下减少数据线数量，降低了数据线在显示面板内部走线的难度，同时可以减少驱动IC的数量或者输出数量，降低成本的同时提高良率。

[0044] 显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。