具有超结结构的半导体器件及其制备方法

摘要

本发明提供一种具有超结结构的半导体器件，包括元胞区域，所述元胞区域包括第二导电类型的第一本体区、第一导电类型的导柱和第二导电类型的导柱，第二导电类型的导柱与位于其上的第一本体区之间具有预设的间距。将所述第二导电类型的导柱与位于其上方的第一本体区部分或者完全分离，可以有效地减小源漏极之间的电容，进而减小半导体器件的开关损耗；抑制少子注入，抑制了在反向恢复阶段的少子抽取，软化反向恢复特性，降低反向恢复阶段的损耗和电压震荡；通过控制元胞区域内的第二导电类型的导柱与位于其上方的第一本体区之间的连接面积，可以确保半导体器件的击穿发生在元胞区域内，进而提高半导体器件的耐用度。

权利要求

1.一种具有超结结构的半导体器件，其特征在于，包括：

元胞区域，所述元胞区域包括衬底、位于所述衬底上的第一导电类型的外延层、位于所述第一导电类型的外延层内的第一导电类型的导柱和第二导电类型的导柱，以及离子注入连接区；所述第一导电类型的导柱与第二导电类型的导柱沿着电流通路的方向在所述第一导电类型的外延层内延伸，在垂直于电流通路的方向交替连接设置，形成超结结构；

所述第一导电类型的外延层内还包括第二导电类型的第一本体区和位于所述第一本体区内的第一导电类型的源区；所述第一本体区位于所述第二导电类型的导柱的上方，且随所述第二导电类型的导柱一起间隔分布；所述第二导电类型的导柱与位于其上方的所述第一本体区之间具有预设的第一间距，所述第一间距小于或等于4um；

所述离子注入连接区一端与所述第二导电类型的导柱相连接，另一端与所述第二导电类型的导柱上方的所述第一本体区相连接，且所述离子注入连接区在所述第二导电类型的导柱上表面延伸的方向上间隔分布。

2.根据权利要求1所述的具有超结结构的半导体器件，其特征在于：所述离子注入连接区内的离子注入剂量小于1×1013atom/cm2。

3.根据权利要求1所述的具有超结结构的半导体器件，其特征在于：所述离子注入连接区为第二导电类型的离子注入连接区。

4.根据权利要求1所述的具有超结结构的半导体器件，其特征在于：所述离子注入连接区为第一导电类型的离子注入连接区。

5.根据权利要求1所述的具有超结结构的半导体器件，其特征在于：所述半导体器件还包括：

终端区域，所述终端区域在垂直于电流通路方向上环绕所述元胞区域；

过渡区域，所述过渡区域位于所述元胞区域和所述终端区域之间，且在垂直于电流通路方向上被所述终端区域所环绕；所述过渡区域包括衬底、位于所述衬底上的第一导电类型的外延层、至少一个第一导电类型的导柱和至少一个第二导电类型的导柱、以及位于所述第一导电类型的外延层内的第二导电类型的第二本体区；所述第二本体区将所述过渡区域内的至少一个第二导电类型的导柱连接至所述元胞区域内的所述第一导电类型的源区。

6.一种具有超结结构的半导体器件，其特征在于，包括：

元胞区域，所述元胞区域包括衬底、位于所述衬底上的第一导电类型的外延层、位于所述第一导电类型的外延层内的第一导电类型的导柱和第二导电类型的导柱，以及离子注入连接区；所述第一导电类型的导柱与第二导电类型的导柱沿着电流通路的方向在所述第一导电类型的外延层内延伸，在垂直于电流通路的方向交替连接设置，形成超结结构；

所述第一导电类型的外延层内还包括第二导电类型的第一本体区和位于所述第一本体区内的第一导电类型的源区；所述第一本体区位于所述第二导电类型的导柱的上方，且随所述第二导电类型的导柱一起间隔分布；

所述第二导电类型的导柱包括第一子导柱和第二子导柱，所述第一子导柱与所述第二子导柱之间具有预设的第二间距；所述第一子导柱位于所述第二子导柱的上方，且所述第一子导柱远离所述第二子导柱的一端与位于其上方的所述第一本体区相连接；

所述离子注入连接区一端与所述第一子导柱相连接，另一端与所述第二子导柱相连接且所述离子注入连接区在所述第二子导柱上表面延伸的方向上间隔分布。

7.根据权利要求6所述的具有超结结构的半导体器件，其特征在于：所述第一子导柱与所述第二子导柱之间的第二间距小于或等于4um。

8.根据权利要求6所述的具有超结结构的半导体器件，其特征在于：所述离子注入连接区内的离子注入剂量小于1×1013atom/cm2。

9.根据权利要求6所述的具有超结结构的半导体器件，其特征在于：所述离子注入连接区为第二导电类型的离子注入连接区。

10.根据权利要求6所述的具有超结结构的半导体器件，其特征在于：所述离子注入连接区为第一导电类型的离子注入连接区。

11.根据权利要求6所述的具有超结结构的半导体器件，其特征在于：所述半导体器件还包括：

终端区域，所述终端区域在垂直于电流通路方向上环绕所述元胞区域；

过渡区域，所述过渡区域位于所述元胞区域和所述终端区域之间，且在垂直于电流通路方向上被所述终端区域所环绕；所述过渡区域包括所述衬底、位于所述衬底上的第一导电类型的外延层、位于所述第一导电类型的外延层内的至少一个所述第一导电类型的导柱和至少一个所述第二导电类型的导柱、以及位于所述第一导电类型的外延层内的具有第二导电类型的第二本体区；所述第二本体区将所述过渡区域内的至少一个所述第二导电类型的导柱连接至所述元胞区域内的所述第一导电类型的源区。

12.一种具有超结结构的半导体器件，其特征在于，包括：

元胞区域，所述元胞区域包括衬底、位于所述衬底上的第一导电类型的外延层、位于所述第一导电类型的外延层内的第一导电类型的导柱和第二导电类型的导柱；所述第一导电类型的导柱与第二导电类型的导柱沿着电流通路的方向在所述第一导电类型的外延层内延伸，在垂直于电流通路的方向交替连接设置，形成超结结构；

所述第一导电类型的外延层内还包括第二导电类型的第一本体区和位于所述第一本体区内的第一导电类型的源区；所述第一本体区位于所述第二导电类型的导柱的上方，随所述第二导电类型的导柱一起间隔分布；且与位于其下方的所述第二导电类型的导柱相连接；

所述第一导电类型的导柱中离子注入的剂量至少包括第一剂量；所述第二导电类型的导柱中离子注入的剂量至少包括第一剂量和第二剂量，所述第二导电类型的导柱与所述第一本体区相连接的区域内离子注入的剂量为第二剂量，所述第一剂量与所述第二剂量的比值大于5。

13.根据权利要求12所述的具有超结结构的半导体器件，其特征在于：所述第一剂量等于最佳离子注入剂量，所述最佳离子注入剂量为在所述第一导电类型的导柱的离子注入剂量和/或所述第二导电类型的导柱的离子注入剂量被设为均匀的情况下，使得所述半导体器件具有最大击穿电压的离子注入剂量。

14.根据权利要求12所述的具有超结结构的半导体器件，其特征在于：所述半导体器件还包括：

终端区域，所述终端区域在垂直于电流通路方向上环绕所述元胞区域；

过渡区域，所述过渡区域位于所述元胞区域和所述终端区域之间，且在垂直于电流通路方向上被所述终端区域所环绕；所述过渡区域包括所述衬底、位于所述衬底上的所述第一导电类型的外延层、位于所述第一导电类型的外延层内的至少一个所述第一导电类型的导柱和至少一个所述第二导电类型的导柱、以及位于所述第一导电类型的外延层内的具有第二导电类型的第二本体区；所述第二本体区将所述过渡区域内的至少一个所述第二导电类型的导柱连接至所述元胞区域内的所述第一导电类型的源区；所述过渡区域内的所述第一导电类型的导柱和所述过渡区域内的所述第二导电类型的导柱中离子注入的剂量至少包括所述第一剂量。

说明书

具有超结结构的半导体器件及其制备方法

技术领域

[0001] 本发明属于半导体器件的制造领域，涉及一种具有超结结构的半导体器件及其制备方法。

背景技术

[0002] 金属-氧化层-半导体-场效晶体管，简称金氧半场效晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)是一种可以广泛使用在模拟电路与数字电路的场效晶体管(field-effect transistor)。MOSFET依照其“通道”的极性不同，可分为N型和P型的MOSFET，通常又称为NMOSFET与PMOSFET。常见的N型MOSFET采用一块P型硅半导体材料作为衬底，在其上扩散形成N型区域，在顶面覆盖绝缘层，最后在N型区域上设置孔，作为电极。为了改善某些参数的特性，如提高工作电流、提高工作电压、降低导通电阻、提高开关特性等有不同的结构及工艺，构成所谓VMOS、DMOS、TMOS等结构。

[0003] 对于普通VDMOSEFT(垂直双扩散金属氧化物场效应管)，当击穿电压要求越来越高时，导通电阻也越来越高，这就是通常所讲的对于普通VDMOSEFT而言的“硅限”。打破“硅限”的结构即为超结(Super-Junction)结构，它通常将普通VDMOSEFT的漂移区替换或者部分替换成P/N柱对依次排列的3D结构，PN结在该结构内部按一定的规律排布。

[0004] 现有的具有超结结构的半导体器件中包含有元胞区域和终端区域，所述元胞区域如图1a至1b所示，其中，图1a为所述元胞区域1的纵截面示意图，图1b为图1a沿AA’方向的截面示意图。由图1a可知，所述元胞区域1包括衬底11、位于所述衬底11上的第一导电类型的外延层12、位于所述第一导电类型的外延层12内的第二导电类型的导柱14、位于所述第二导电类型的导柱14上方的第二导电类型的本体区15和位于所述第二导电类型的本体区15内的第一导电类型的源区16；所述第二导电类型的导柱14间隔分布，相连两个第二导电类型的导柱14之间的第一导电类型的外延层12为第一导电类型的导柱13，使得所述第一导电类型的导柱13与第二导电类型的导柱14沿着电流通路的方向在所述第一导电类型的外延层12内延伸，在垂直电流通路的方向交替连接设置，形成超结结构。所述第一导电类型的外延层12上形成有栅极结构17，所述栅极结构17包括位于所述第一导电类型的外延层12上的栅间介质层171、位于所述栅间介质层171上方的多晶硅栅极172和覆盖在所述多晶硅栅极172上的氧化硅层173；所述栅极结构17上形成有源极电极18，所述源极电极18与所述第一导电类型的源区16和第二导电类型的本体区15电连接。由图1a和图1b还可以看出，所述第二导电类型的导柱14与所述第二导电类型的本体区15之间直接相连接，亦即所述第二导电类型的导柱14通过所述第二导电类型的本体区15与所述源极电极18相连接，且所述第二导电类型的导柱14中各个位置离子注入的剂量尽量保持相等，没有比较明显的差距。

[0005] 现有的具有超结结构的半导体器件中由于所述元胞区域1内的所述第二导电类型的导柱14通过所述第二导电类型的本体区15直接与所述源极电极18相连接，会产生如下问题：

[0006] 1)使得源漏极之间引入了大量的P/N结，从而增大了源漏极之间的电容，增大了所述半导体器件的开关损耗；

[0007] 2)大量的P/N结的引入，会造成大量少子的注入和过快的反向抽取，从而在反向恢复阶段造成更多的损耗以及过大的电压震荡；

[0008] 3)使得所述元胞区域的击穿电压过高，使得所述半导体器件容易在终端击穿，造成所述半导体器件耐用度降低。

发明内容

[0009] 鉴于以上所述现有技术的缺点，本发明的目的在于提供一种具有超结结构的半导体器件，用于解决现有技术中由于元胞区域内的第二导电类型的导柱通过第二导电类型的本体区直接与源极电极相连接而导致的源漏极之间的电容增大，进而使得半导体器件的开关损耗增大的问题，造成大量少子的注入和过快的反向抽取，从而在反向恢复阶段造成更多的损耗以及过大的电压震荡的问题，以及使得所述元胞区域的击穿电压过高，使得所述半导体器件容易在终端击穿，造成所述半导体器件耐用度降低的问题。

[0010] 为实现上述目的及其他相关目的，本发明提供一种具有超结结构的半导体器件，所述半导体器件至少包括：元胞区域，所述元胞区域包括衬底、位于所述衬底上的第一导电类型的外延层、位于所述第一导电类型的外延层内的第一导电类型的导柱和第二导电类型的导柱；所述第一导电类型的导柱与第二导电类型的导柱沿着电流通路的方向在所述第一导电类型的外延层内延伸，在垂直于电流通路的方向交替连接设置，形成超结结构；所述第一导电类型的外延层内还包括第二导电类型的第一本体区和位于所述第一本体区内的第一导电类型的源区；所述第一本体区位于所述第二导电类型的导柱的上方，且随所述第二导电类型的导柱一起间隔分布；所述第二导电类型的导柱与位于其上方的所述第一本体区之间具有预设的第一间距。

[0011] 优选地，所述第二导电类型的导柱与位于其上方的所述第一本体区之间的第一间距小于或等于4um。

[0012] 优选地，所述元胞区域中还包括离子注入连接区，所述离子注入连接区一端与所述第二导电类型的导柱相连接，另一端与所述第二导电类型的导柱上方的所述第一本体区相连接。

[0013] 优选地，所述离子注入连接区在所述第二导电类型的导柱上表面延伸的方向上间隔分布。

[0014] 优选地，所述离子注入连接区内的离子注入剂量小于1×1013atom/cm2。

[0015] 可选地，所述离子注入连接区为第二导电类型的离子注入连接区。

[0016] 可选地，所述离子注入连接区为第一导电类型的离子注入连接区。

[0017] 优选地，所述半导体器件还包括：终端区域，所述终端区域在垂直于电流通路方向上环绕所述元胞区域；过渡区域，所述过渡区域位于所述元胞区域和所述终端区域之间，且在垂直于电流通路方向上被所述终端区域所环绕；所述过渡区域包括衬底、位于所述衬底上的第一导电类型的外延层、至少一个第一导电类型的导柱和至少一个第二导电类型的导柱、以及位于所述第一导电类型的外延层内的第二导电类型的第二本体区；所述第二本体区将所述过渡区域内的至少一个第二导电类型的导柱连接至所述元胞区域内的所述第一导电类型的源区。

[0018] 本发明还提供一种具有超结结构的半导体器件，所述半导体器件至少包括：元胞区域，所述元胞区域包括衬底、位于所述衬底上的第一导电类型的外延层、位于所述第一导电类型的外延层内的第一导电类型的导柱和第二导电类型的导柱；所述第一导电类型的导柱与第二导电类型的导柱沿着电流通路的方向在所述第一导电类型的外延层内延伸，在垂直于电流通路的方向交替连接设置，形成超结结构；所述第一导电类型的外延层内还包括第二导电类型的第一本体区和位于所述第一本体区内的第一导电类型的源区；所述第一本体区位于所述第二导电类型的导柱的上方，且随所述第二导电类型的导柱一起间隔分布；所述第二导电类型的导柱包括第一子导柱和第二子导柱，所述第一子导柱与所述第二子导柱之间具有预设的第二间距；所述第一子导柱位于所述第二子导柱的上方，且所述第一子导柱远离所述第二子导柱的一端与位于其上方的所述第一本体区相连接。

[0019] 优选地，所述第一子导柱与所述第二子导柱之间的第二间距小于或等于4um。

[0020] 优选地，所述元胞区域中还包括离子注入连接区，所述离子注入连接区一端与所述第一子导柱相连接，另一端与所述第二子导柱相连接。

[0021] 优选地，所述离子注入连接区在所述第二子导柱上表面延伸的方向上间隔分布。

[0022] 优选地，所述离子注入连接区内的离子注入剂量小于1×1013atom/cm2。

[0023] 可选地，所述离子注入连接区为第二导电类型的离子注入连接区。

[0024] 可选地，所述离子注入连接区为第一导电类型的离子注入连接区。

[0025] 优选地，所述半导体器件还包括：终端区域，所述终端区域在垂直于电流通路方向上环绕所述元胞区域；过渡区域，所述过渡区域位于所述元胞区域和所述终端区域之间，且在垂直于电流通路方向上被所述终端区域所环绕；所述过渡区域包括所述衬底、位于所述衬底上的第一导电类型的外延层、位于所述第一导电类型的外延层内的至少一个所述第一导电类型的导柱和至少一个所述第二导电类型的导柱、以及位于所述第一导电类型的外延层内的具有第二导电类型的第二本体区；所述第二本体区将所述过渡区域内的至少一个所述第二导电类型的导柱连接至所述元胞区域内的所述第一导电类型的源区。

[0026] 本发明还提供一种具有超结结构的半导体器件，所述半导体器件至少包括：元胞区域，所述元胞区域包括衬底、位于所述衬底上的第一导电类型的外延层、位于所述第一导电类型的外延层内的第一导电类型的导柱和第二导电类型的导柱；所述第一导电类型的导柱与第二导电类型的导柱沿着电流通路的方向在所述第一导电类型的外延层内延伸，在垂直于电流通路的方向交替连接设置，形成超结结构；所述第一导电类型的外延层内还包括第二导电类型的第一本体区和位于所述第一本体区内的第一导电类型的源区；所述第一本体区位于所述第二导电类型的导柱的上方，随所述第二导电类型的导柱一起间隔分布；且与位于其下方的所述第二导电类型的导柱相连接；所述第一导电类型的导柱中离子注入的剂量至少包括第一剂量；所述第二导电类型的导柱中离子注入的剂量至少包括第一剂量和第二剂量，所述第二导电类型的导柱与所述第一本体区相连接的区域内离子注入的剂量为第二剂量，所述第一剂量与所述第二剂量的比值大于5。

[0027] 优选地，所述第一剂量等于最佳离子注入剂量，所述最佳离子注入剂量为在所述第一导电类型的导柱的离子注入剂量和/或所述第二导电类型的导柱的离子注入剂量被设为均匀的情况下，使得所述半导体器件具有最大击穿电压的离子注入剂量。

[0028] 优选地，所述半导体器件还包括：终端区域，所述终端区域在垂直于电流通路方向上环绕所述元胞区域；过渡区域，所述过渡区域位于所述元胞区域和所述终端区域之间，且在垂直于电流通路方向上被所述终端区域所环绕；所述过渡区域包括所述衬底、位于所述衬底上的所述第一导电类型的外延层、位于所述第一导电类型的外延层内的至少一个所述第一导电类型的导柱和至少一个所述第二导电类型的导柱、以及位于所述第一导电类型的外延层内的具有第二导电类型的第二本体区；所述第二本体区将所述过渡区域内的至少一个所述第二导电类型的导柱连接至所述元胞区域内的所述第一导电类型的源区；所述过渡区域内的所述第一导电类型的导柱和所述过渡区域内的所述第二导电类型的导柱中离子注入的剂量至少包括所述第一剂量。

[0029] 本发明通过将元胞区域内的第二导电类型的导柱与位于其上方的第一本体区部分或者完全分离，或者将元胞区域内的第二导电柱类型的导柱部分或者完全分离为两部分，具有如下有益效果：

[0030] 1)可以有效地减小源漏极之间的电容，进而减小半导体器件的开关损耗；

[0031] 2)抑制少子注入，抑制了在反向恢复阶段的少子抽取，软化反向恢复特性，降低反向恢复阶段的损耗和电压震荡；

[0032] 3)通过控制元胞区域内的第二导电类型的导柱与位于其上方的第一本体区之间的间距以及连接面积，可以很好地优化击穿位置，确保半导体器件的击穿发生在元胞区域内，进而提高半导体器件的耐用度。

附图说明

[0033] 图1a显示为现有技术中具有超结结构的半导体器件中元胞区域的纵截面示意图。

[0034] 图1b显示为图1a沿AA’方向的截面示意图。

[0035] 图2显示为本发明实施例一中提供的第二导电类型的导柱与位于其上方的第一本体区完全分离的具有超结结构的半导体器件的纵截面示意图。

[0036] 图3显示为图2沿BB’方向的截面示意图。

[0037] 图4显示为电荷平衡比率与击穿电压之间关系的示意图。

[0038] 图5显示为本发明实施例一中提供的第二导电类型的导柱与位于其上方的第一本体区通过离子注入连接区相连接的具有超结结构的半导体器件的纵截面示意图。

[0039] 图6显示为图5沿CC’方向的截面示意图。

[0040] 图7显示为第二导电类型的导柱为串形柱的示意图。

[0041] 图8显示为本发明实施例二中提供的第一子导柱与第二子导柱完全分离的具有超结结构的半导体器件的纵截面示意图。

[0042] 图9显示为图8沿DD’方向的截面示意图。

[0043] 图10显示为本发明的实施例二中提供的第一子导柱与第二子导柱通过离子注入连接区相连接的具有超结结构的纵截面示意图。

[0044] 图11显示为图10沿EE’方向的截面示意图。

[0045] 图12显示为本发明的实施例三中提供的具有超结结构的半导体器件的纵截面示意图。

[0046] 图13显示为图12沿FF’方向的截面示意图。

[0047] 元件标号说明

[0048] 1    元胞区域

[0049] 11   衬底

[0050] 12   第一导电类型的外延层

[0051] 13   第一导电类型的导柱

[0052] 14   第二导电类型的导柱

[0053] 15   第二导电类型的本体区

[0054] 16   第一导电类型的源区

[0055] 17   栅极结构

[0056] 171  栅间介质层

[0057] 172  多晶硅栅极

[0058] 173  氧化硅层

[0059] 18   源极电极

[0060] 20   衬底

[0061] 21   第一导电类型的外延层

[0062] 22   第一导电类型的导柱

[0063] 23   第二导电类型的导柱

[0064] 231  第一子导柱

[0065] 232  第二子导柱

[0066] 233  第一剂量区

[0067] 234  第二剂量区

[0068] 24   第一本体区

[0069] 25   第一导电类型的源区

[0070] 26   栅极结构

[0071] 261  栅间介质层

[0072] 262  多晶硅栅极

[0073] 263  氧化硅层

[0074] 27   源极电极

[0075] 28   第二本体区

[0076] 29   离子注入连接区

具体实施方式

[0077] 以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

[0078] 请参阅图2至图13。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

[0079] 实施例一

[0080] 请参阅图2至图7，本发明提供一种具有超结结构的半导体器件，所述半导体器件至少包括：元胞区域；所述元胞区域内均包括衬底20、位于所述衬底20上的第一导电类型的外延层21、位于所述第一导电类型的外延层21内的第一导电类型的导柱22和第二导电类型的导柱23；所述第一导电类型的导柱22与第二导电类型的导柱23沿着电流通路的方向在所述第一导电类型的外延层21内延伸，在垂直于电流通路的方向交替连接设置，形成超结结构；所述第一导电类型的外延层21内还包括第二导电类型的第一本体区24和位于所述第一本体区24内的第一导电类型的源区25；所述第一本体区24位于所述第二导电类型的导柱23的上方，且随所述第二导电类型的导柱23一起间隔分布；所述第二导电类型的导柱23与位于其上方的所述第一本体区24之间具有预设的第一间距d。

[0081] 具体的，所述电流通路的方向在图2中应为与所述第二导电类型的导柱23相平行的自上至下的方向。

[0082] 在所述第二导电类型的导柱23与位于其上方的所述第一本体区24之间具有设置预设的第一间距d，可以是使得所述第二导电类型的导柱23与位于其上方的所述第一本体区24完全分离，所述第二导电类型的导柱23与位于其上方的所述第一本体区24分离以后，可以使得所述第二导电类型的导柱23同源极电极相连接的结面积大大减小，从而能够减弱少子的注入量，在反向恢复时，可以使得载流子的抽取效率降低，从而改善反向恢复时的损耗和电压震荡。

[0083] 但是，所述第二导电类型的导柱23与位于其上方的所述第一本体区24之间完全分离距离过大后，会影响所述超结结构的电荷平衡，因此，需要将二者之间的第一间距d控制在一个合理的很小的范围内。优选地，本实施例中，所述第二导电类型的导柱23与位于其上方的所述第一本体区24之间完全分离互不连接时，所述第二导电类型的导柱23与位于其上方的所述第一本体区24之间的第一间距d可以小于或等于4um，如图2至图3所示。本领域内具有一般水平技术人员能够理解，上述实施例是示例性的而非限制性的。在其它实施例中，所述第一间距d可以具有其它合适范围，使得超结结构实现电荷平衡。

[0084] 具体的，请继续参阅图2，本实施例中，所述具有超结结构的半导体器件还包括一终端区域，所述终端区域在垂直于电流通路方向上环绕所述元胞区域；所述终端区域内包括衬底20、位于所述衬底20上的第一导电类型的外延层21、位于所述第一导电类型的外延层21内的第一导电类型的导柱22和第二导电类型的导柱23；所述终端区域内的所述第一导电类型的导柱22与所述第二导电类型的导柱23沿着电流通路的方向在所述终端区域内的所述第一导电类型的外延层21内延伸，在垂直于电流通路的方向交替连接设置，形成超结结构。

[0085] 请参阅图4，图4为电荷不平衡比率与击穿电压的关系示意图。图4的横坐标(Q2-Q1)/Q1为电荷不平衡比率，其中，Q2为在一个平面上的所述第二导电类型的导柱23电荷量，Q1为在同一平面上的所述第一导电类型的导柱22与所述第二导电类型的导柱23电荷量；纵坐标为击穿电压。由图4可知，在所述第二导电类型的导柱23与位于其上方的所述第一本体区24之间具有设置预设的第一间距d以后，所述终端区域的击穿电压始终高于所述元胞区域的击穿电压，这就确保了半导体器件的击穿发生在元胞区域内，进而提高半导体器件的耐用度。

[0086] 具体的，请参阅图5至图6，其中图6为图5沿CC’方向的截面示意图。由图5至图6可知，此时，所述元胞区域内还包括一离子注入连接区29，用于连接所述第二导电类型的导柱23和位于其上方的所述第一本体区24。所述离子注入连接区29的一端与所述元胞区域内的所述第二导电类型的导柱23相连接，另一端与所述第二本体区24相连接。所述离子注入连接区29在所述元胞区域内的所述第二导电类型的导柱23上表面延伸的方向上间隔分布，相邻两个所述离子注入连接区29之间间隔一定的距离，如图5所示。将所述第二导电类型的导柱23和位于其上方的所述第一本体区24通过所述离子注入连接区29相连接，可以通过所述离子注入连接区29的个数和面积来控制所述第二导电类型的导柱23与位于其上方的所述第一本体区24的连接面积的大小，进而解决因为所述第二导电类型的导柱23与位于其上方的所述第一本体区24完全分离而带来的电荷不平衡的问题，同时也还具有控制少子注入和改善反向恢复的效果，以及使得所述终端区域的击穿电压始终高于所述元胞区域的击穿电压，确保了半导体器件的击穿发生在元胞区域内，进而提高半导体器件的耐用度。

[0087] 具体的，所述离子注入连接区29内的离子注入剂量小于1×1013atom/cm2。

[0088] 具体的，所述离子注入连接区29可以为第二导电类型的离子注入连接区，也可以为第一导电类型的离子连接注入区。

[0089] 具体的，请继续参阅图2，本实施例中，所述具有超结结构的半导体器件还包括一过渡区域，所述过渡区域位于所述元胞区域和所述终端区域之间，且在垂直于电流通路方向上被所述终端区域所环绕。所述过渡区域包括衬底20、位于所述衬底20上的第一导电类型的外延层21、位于所述第一导电类型的外延层21内的至少一个第一导电类型的导柱22和至少一个第二导电类型的导柱23、以及位于所述第一导电类型的外延层21内的第二导电类型的第二本体区28；所述第二本体区28将所述过渡区域内的至少一个第二导电类型的导柱23连接至所述元胞区域内的所述第一导电类型的源区。

[0090] 具体的，所述元胞区域内的所述第一导电类型的外延层21的上表面形成有栅极结构26，所述栅极结构26由下至上依次包括栅间介质层261、多晶硅栅极262和氧化硅层263。所述栅极结构26的上方设有源极电极27，所述源极电极27与所述第一本体区24和所述第一导电类型的源区25相连接。

[0091] 具体的，所述第一导电类型可以是N型，而所述第二导电类型相应的是P型。

[0092] 具体的，所述第一导电类型也可以是P型，而所述第二导电类型相应的是N型。

[0093] 需要说明的是，所述第一导电类型的导柱22可以为如图2至图6所示的位于两相邻所述第二导电类型的导柱23之间的所述第一导电类型的外延层21，也可以为通过相关的制备工艺，在所述第二导电类型的导柱23之间新形成的第一导电类型的结构。

[0094] 需要进一步说明的是，所述第二导电类型的导柱23可以为如图2至图6所示的条形柱，也可以为通过在衬底上多次外延第一导电类型的外延层，并在每次外延层生长之后，在预定的区域内注入离子形成第二导电类型的材料，最后经过退火与推结而形成的串行柱，如图7所示。

[0095] 所述具有超结结构的半导体器件的制备方法至少包括以下步骤：

[0096] 1)提供一衬底，在所述衬底上形成第一导电类型的外延层；

[0097] 2)在所述第一导电类型的外延层内蚀刻出深槽，所述深槽的深度不超过所述第一导电类型的外延层的厚度；

[0098] 3)在所述深槽内形成第二导电类型的外延层；所述第一导电类型的外延层即为第一导电类型的导柱，所述第二导电类型的外延层即为第二导电类型的导柱；所述第一导电类型的导柱与所述第二导电类型的导柱交替连接分布，形成超结结构。

[0099] 4)对覆盖在所述第一导电类型的外延层表面上的所述第二导电类型的外延层进行抛光和平坦化；

[0100] 5)在所述第一导电类型的外延层的表面上形成半导体器件对应的元件区域与周边区域，所述元件区域包括位于所述第一导电类型的外延层内、且位于所述第二导电类型的导柱上方的第二导电类型的第一本体区，所述第二导电类型的导柱与位于其上方的所述第二导电类型的第一本体区之间具有预设的间距。

[0101] 具体的，可以在形成所述第二导电类型的第一本体区之前对位于所述深槽内的所述第二导电类型的导柱进行刻蚀，以去除所述深槽上部的一部分所述第二导电类型的导柱，以确保在形成所述第二导电类型的第一本体区以后，所述第一本体区与所述第二导电类型的导柱之间具有预设的间距。

[0102] 在一个实施例中，在步骤5)之后还包括如下步骤：

[0103] 51)在所述第二导电类型的第一本体区内蚀刻出通孔，所述通孔在所述第一本体区上表面延伸的方向上间隔分布；

[0104] 52)在51)的得到的结构的上表面形成一层掩膜层，所述掩膜层上形成有与所述通孔上下对应的开口；

[0105] 53)对所述通孔下方的区域进行离子注入，形成连接所述第二导电类型的导柱与所述第一本体区的离子注入连接区。

[0106] 需要说明的是，形成所述超结结构的方法不只限于上述一种，还可以通过多次外延第一导电类型的外延层，并在每次并在每次外延层生长之后，在预定的区域内进行第二导电类型的离子注入，最后经过退火与推结而形成；也可以通过在衬底上形成第一导电类型的外延层，并在所述第一导电类型的外延层上蚀刻出深槽后，使用一定倾角的第二导电类型的离子对所述深槽的侧壁进行第二导电类型的离子注入，最后在所述深槽内形成第一导电类型的外延层而形成。

[0107] 需要进一步说明的是，在所述步骤5)中，也可以使得所述第二导电类型的导柱与位于其上方的所述第二导电类型的第一本体区直接相连接，此时，需要预先使得步骤3)中形成所述第二导电类型的导柱时，所述第二导电类型的导柱与顶部一定区域内离子注入的浓度远小于其他区域的离子注入的浓度，而后再执行步骤51)至步骤53)即可实现所述第二导电类型的导柱与所述第一本体之间的完全或部分分离，此时，步骤53)中使用光刻高能离子注入。

[0108] 实施例二

[0109] 请参阅图8至图11，本实施例中，还提供一种具有超结结构的半导体器件，所述半导体器件至少包括：元胞区域；所述元胞区域内包括衬底20、位于所述衬底20上的第一导电类型的外延层21、位于所述第一导电类型的外延层21内的第一导电类型的导柱22和第二导电类型的导柱23；所述第一导电类型的导柱22与第二导电类型的导柱23沿着电流通路的方向在所述第一导电类型的外延层21内延伸，在垂直于电流通路的方向交替连接设置，形成超结结构；所述第一导电类型的外延层21内还包括第二导电类型的第一本体区24和位于所述第一本体区24内的第一导电类型的源区25；所述第一本体区24位于所述第二导电类型的导柱23的上方，且随所述第二导电类型的导柱23一起间隔分布；所述第二导电类型的导柱23包括第一子导柱231和第二子导柱232，所述第一子导柱231与所述第二子导柱232之间具有预设的第二间距D；所述第一子导柱231位于所述第二子导柱232的上方，且所述第一子导柱231远离所述第二子导柱232的一端与位于其上方的所述第一本体区24相连接。

[0110] 具体的，所述电流通路的方向在图8中应为与所述第二导电类型的导柱23相平行的自上至下的方向。

[0111] 在所述第一子导柱231与所述第二子导柱232之间具有预设的第二间距D，可以是使得所述第一子导柱231与所述第二子导柱232完全分离，所述第一子导柱231与所述第二子导柱232分离以后，可以使得所述第二导电类型的导柱23同源极电极相连接的结面积大大减小，从而能够减弱少子的注入量，在反向恢复时，可以使得载流子的抽取效率降低，从而改善反向恢复时的损耗和电压震荡。

[0112] 但是，所述第一子导柱231与所述第二子导柱232分离间距过大以后，会影响所述超结结构的电荷平衡，因此，需要将二者之间的第二间距D控制在一个合理的很小的范围内。优选地，本实施例中，所述第一子导柱231与所述第二子导柱232之间完全分离互不连接时，所述第一子导柱231与所述第二子导柱232之间的第二间距D可以小于或等于4um，如图8至图9所示。本领域内普通技术人员能够理解，上述实施例是为示例目的而非限制性的。在其它实施例中，所述第二间距D的范围可以具有其它合适的值，使得超结结构实现电荷平衡。

[0113] 具体的，在所述第一子导柱231与所述第二子导柱232之间之间具有设置预设的第二间距D以后，同样可以使得所述终端区域的击穿电压始终高于所述元胞区域的击穿电压，这就确保了半导体器件的击穿发生在元胞区域内，进而提高半导体器件的耐用度。

[0114] 具体的，请参阅图10至图11，其中图11为图10沿EE’方向的截面示意图。由图10至图11可知，在一个实施例中，所述元胞区域内还包括一离子注入连接区29，用于连接所述第一子导柱231和所述第二子导柱232。所述离子注入连接区29的一端与所述第一子导柱231相连接，另一端与所述第二子导柱232相连接。所述离子注入连接区29在所述第二子导柱232上表面延伸的方向上间隔分布，相邻两个所述离子注入连接区29之间间隔一定的距离，如图10所示。将所述第一子导柱231与所述第二子导柱232通过所述离子注入连接区29相连接，可以通过所述离子注入连接区29的个数和面积来控制所述第一子导柱231与所述第二子导柱232的连接面积的大小，进而解决因为所述第一子导柱231与所述第二子导柱232完全分离而带来的电荷不平衡的问题，同时也还具有控制少子注入和改善反向恢复的效果，以及使得所述终端区域的击穿电压始终高于所述元胞区域的击穿电压，确保了半导体器件的击穿发生在元胞区域内，进而提高半导体器件的耐用度。

[0115] 具体的，所述离子注入连接区29内的离子注入剂量小于1×1013atom/cm2。

[0116] 具体的，所述离子注入连接区29可以为第二导电类型的离子注入连接区，也可以为第一导电类型的离子连接注入区。

[0117] 具体的，请继续参阅图8，本实施例中，所述具有超结结构的半导体器件还包括一终端区域，所述终端区域在垂直于电流通路方向上环绕所述元胞区域；所述终端区域内包括衬底20、位于所述衬底20上的第一导电类型的外延层21、位于所述第一导电类型的外延层21内的第一导电类型的导柱22和第二导电类型的导柱23；所述终端区域内的所述第一导电类型的导柱22与所述第二导电类型的导柱23沿着电流通路的方向在所述终端区域内的所述第一导电类型的外延层21内延伸，在垂直于电流通路的方向交替连接设置，形成超结结构。

[0118] 具体的，请继续参阅图8，本实施例中，所述具有超结结构的半导体器件还包括一过渡区域，所述过渡区域位于所述元胞区域和所述终端区域之间，且在垂直于电流通路方向上被所述终端区域所环绕；所述过渡区域包括衬底20、位于所述衬底20上的第一导电类型的外延层21、位于所述第一导电类型的外延层21内的至少一个第一导电类型的导柱22和至少一个第二导电类型的导柱23、以及位于所述第一导电类型的外延层21内的第二导电类型的第二本体区28；所述第二本体区28将所述过渡区域内的至少一个第二导电类型的导柱23连接至所述元胞区域内的所述第一导电类型的源区。

[0119] 具体的，所述元胞区域内的所述第一导电类型的外延层21的上表面形成有栅极结构26，所述栅极结构26由下至上依次包括栅间介质层261、多晶硅栅极262和氧化硅层263。所述栅极结构26的上方设有源极电极27，所述源极电极27与所述第一本体区24和所述第一导电类型的源区25相连接。

[0120] 具体的，所述第一导电类型可以是N型，而所述第二导电类型相应的是P型。

[0121] 具体的，所述第一导电类型也可以是P型，而所述第二导电类型相应的是N型。

[0122] 需要说明的是，所述第一导电类型的导柱22可以为如图8至图11所示的位于两相邻所述第二导电类型的导柱23之间的所述第一导电类型的外延层21，也可以为通过相关的制备工艺，在所述第二导电类型的导柱23之间新形成的第一导电类型的结构。

[0123] 需要进一步说明的是，所述第二导电类型的导柱23可以为如图8至图11所示的条形柱，也可以为通过在衬底上多次外延第一导电类型的外延层，并在每次外延层生长之后，在预定的区域内注入离子形成第二导电类型的材料，最后经过退火与推结而形成的串行柱，如图7所示。

[0124] 实施例三

[0125] 请参阅图12至图13，本实施例中还提供一种具有超结结构的半导体器件，所述半导体器件至少包括：元胞区域；所述元胞区域内包括衬底20、位于所述衬底20上的第一导电类型的外延层21、位于所述第一导电类型的外延层21内的第一导电类型的导柱22和第二导电类型的导柱23；所述第一导电类型的导柱22与第二导电类型的导柱23沿着电流通路的方向在所述第一导电类型的外延层21内延伸，在垂直于电流通路的方向交替连接设置，形成超结结构；所述第一导电类型的外延层21内还包括第二导电类型的第一本体区24和位于所述第一本体区24内的第一导电类型的源区28；所述第一本体区24位于所述第二导电类型的导柱23的上方，随所述第二导电类型的导柱23一起间隔分布；且与位于其下方的所述第二导电类型的导柱23相连接；所述第一导电类型的导柱22，所述第二导电类型的导柱23中离子注入的剂量至少包括第一剂量和第二剂量，所述第二导电类型的导柱23与所述第一本体区24相连接的区域内离子注入的剂量为第二剂量，所述第一剂量与所述第二剂量的比值大于5。即所述第二导电类型的导柱23包括第一剂量区233和第二剂量区234，所述第二剂量区234与所述第一本体区24相连接，所述第一剂量区233位于所述第二剂量区234的下方。

[0126] 所述第二导电类型的导柱23与所述第一本体区24相连接的区域内离子注入的第二剂量远小于其他区域的第一剂量，可以使得所述半导体器件在工作时，使得所述第二导电类型的导柱23与所述第一本体区24相连接的区域内的离子较其他区域内的离子优先耗尽，而使得所述第二导电类型的导柱23与所述第一本体区24断开，可以有效地避免在反向恢复时，可以使得载流子的抽取效率降低，从而改善反向恢复时的损耗和电压震荡。同时，又由于所述第二剂量远小于所述第一剂量，也可以达到减小所述第二导电类型的导柱23同源极电极相连接的结面积，从而能够减弱少子的注入量的效果。

[0127] 具体的，所述电流通路的方向在图12中应为与所述第二导电类型的导柱23相平行的自上至下的方向。

[0128] 具体的，所述第一剂量等于最佳离子注入剂量，所述最佳离子注入剂量为在所述第一导电类型的导柱22的离子注入剂量和/或所述第二导电类型的导柱23的离子注入剂量被设为均匀的情况下，使得所述半导体器件具有最大击穿电压的离子注入剂量。

[0129] 具体的，请继续参阅图12，本实施例中，所述具有超结结构的半导体器件还包括一终端区域，所述终端区域在垂直于电流通路方向上环绕所述元胞区域；所述终端区域内包括衬底20、位于所述衬底20上的第一导电类型的外延层21、位于所述第一导电类型的外延层21内的第一导电类型的导柱22和第二导电类型的导柱23；所述终端区域内的所述第一导电类型的导柱22与所述第二导电类型的导柱23沿着电流通路的方向在所述终端区域内的所述第一导电类型的外延层21内延伸，在垂直于电流通路的方向交替连接设置，形成超结结构。所述终端区域内的所述第一导电类型的导柱22和所述终端区域内的所述第二导电类型的导柱23中离子注入的剂量至少包括第一剂量。

[0130] 具体的，请继续参阅图12，本实施例中，所述具有超结结构的半导体器件还包括一过渡区域，所述过渡区域位于所述元胞区域和所述终端区域之间，且在垂直于电流通路方向上被所述终端区域所环绕；所述过渡区域包括衬底20、位于所述衬底20上的第一导电类型的外延层21、位于所述第一导电类型的外延层21内的至少一个第一导电类型的导柱22和至少一个第二导电类型的导柱23、以及位于所述第一导电类型的外延层21内的第二导电类型的第二本体区24；所述第二本体区24将所述过渡区域内的至少一个第二导电类型的导柱23连接至所述元胞区域内的所述第一导电类型的源区25；所述过渡区域内的所述第一导电类型的导柱22和所述过渡区域内的所述第二导电类型的导柱23中离子注入的剂量至少包括第一剂量。

[0131] 具体的，所述元胞区域内的所述第一导电类型的外延层21的上表面形成有栅极结构26，所述栅极结构26由下至上依次包括栅间介质层261、多晶硅栅极262和氧化硅层263。所述栅极结构26的上方设有源极电极27，所述源极电极27与所述第一本体区24和所述第一导电类型的源区25相连接。

[0132] 具体的，所述第一导电类型可以是N型，而所述第二导电类型相应的是P型。

[0133] 具体的，所述第一导电类型也可以是P型，而所述第二导电类型相应的是N型。

[0134] 需要说明的是，所述第一导电类型的导柱22可以为如图12至图13所示的位于两相邻所述第二导电类型的导柱23之间的所述第一导电类型的外延层21，也可以为通过相关的制备工艺，在所述第二导电类型的导柱23之间新形成的第一导电类型的结构。

[0135] 需要进一步说明的是，所述第二导电类型的导柱23可以为如图12至图13所示的条形柱，也可以为通过在衬底上多次外延第一导电类型的外延层，并在每次外延层生长之后，在预定的区域内注入离子形成第二导电类型的材料，最后经过退火与推结而形成的串行柱，如图7所示。

[0136] 综上所述，本发明通过将元胞区域内的第二导电类型的导柱与位于其上方的第一本体区部分或者完全分离，或者将元胞区域内的第二导电柱类型的导柱部分或者完全分离为两部分，可以有效地减小源漏极之间的电容，进而减小半导体器件的开关损耗；抑制少子注入，抑制了在反向恢复阶段的少子抽取，软化反向恢复特性，降低反向恢复阶段的损耗和电压震荡；通过控制元胞区域内的第二导电类型的导柱与位于其上方的第一本体区之间的间距以及连接面积，可以很好地优化击穿位置，确保半导体器件的击穿发生在元胞区域内，进而提高半导体器件的耐用度。

[0137] 上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。