ISO/IEC 14443协议中卡片通讯解调后波形整形电路

摘要

本发明公开了一种ISO/IEC 14443协议中卡片通讯解调后波形整形电路，包括：输入同步逻辑单元，用于将模拟解调的信号在数字逻辑工作时钟域内同步；凹槽宽度计数器，与输入同步逻辑单元的输出端相连接，对所述输入同步逻辑单元输出的同步后的信号进行计数；并实时输出所计算的表示凹槽宽度的时钟个数；整形逻辑单元，根据当前接收信号的波特率设置一个表示凹槽宽度的时钟个数值，当整形逻辑单元内部设置的表示凹槽宽度的时钟个数与所接收的凹槽宽度计数器输出的表示凹槽宽度的时钟个数相匹配时，自动将凹槽信号拉高，产生一个符合ISO/IEC 14443协议要求的凹槽信号。本发明能够大大提高通讯成功率，并且分担模拟解调压力。

权利要求

1.一种ISO/IEC 14443协议中卡片通讯解调后波形整形电路，其特征在于，包括：一输入同步逻辑单元，用于将模拟解调的信号在数字逻辑工作时钟域内同步；

一凹槽宽度计数器，与所述输入同步逻辑单元的输出端相连接，对所述输入同步逻辑单元输出的同步后的信号进行计数；并实时输出所计算的表示凹槽宽度的时钟个数；

一整形逻辑单元，分别与所述输入同步逻辑单元和凹槽宽度计数器的输出端相连接，根据当前接收信号的波特率设置一个表示凹槽宽度的时钟个数值，用于产生一个符合ISO/IEC 14443协议要求的凹槽宽度；

当所述整形逻辑单元内部设置的表示凹槽宽度的时钟个数与所接收的所述凹槽宽度计数器输出的表示凹槽宽度的时钟个数相匹配时，自动将凹槽信号拉高，产生一个符合ISO/IEC 14443协议要求的凹槽信号；并将该符合ISO/IEC 14443协议要求的的凹槽信号传递给解码单元。

2.如权利要求1所述的电路，其特征在于，所述整形逻辑单元根据不同的输入信号波特率设定不同的表示凹槽宽度的时钟个数值，即对应不同的凹槽宽度；这些设定的不同的时钟个数值决定解调后的波形在经过波形整形处理后得到的实际凹槽信号宽度。

说明书

ISO/IEC 14443协议中卡片通讯解调后波形整形电路

技术领域

[0001] 本发明涉及数字电路领域，特别是涉及一种在ISO/IEC 14443协议中卡片通讯解调后波形整形电路。

背景技术

[0002] 在非接触卡领域中，模拟对载波的正确解调和数字电路的正确解码往往成为非接触通讯的设计关键，如果在设计中对潜在问题估计不足，将大大降低通讯成功的几率。对于一个数字设计工程师，如何正确处理解调后的波形，是一个需要认真考虑的问题。

[0003] 模拟解调后的波形，由于在载波通信传输过程中信号的膨胀，往往解调出一个大于ISO/IEC 14443协议范围的凹槽宽度，数字设计对大于协议一定范围内的凹槽宽度可能存在一定的余量，可以正确解码；但是如若凹槽过大，也无法正确解码。这样的问题在高速通讯中尤为明显。

[0004] 如何最大可能提高高速解码正确率，基本的设计思路是，解调后凹槽变大，但是没有大到会使解调波形出错的情况下，数字电路应该能够正确解码。这就需要对解调后波形经过处理整形，得到一个标准协议的帧模式，送给解码电路。

发明内容

[0005] 本发明要解决的技术问题是，提供一种ISO/IEC 14443协议中卡片通讯解调后波形整形电路，能够大大提高通讯成功率，并且分担模拟解调压力。

[0006] 为了解决上述技术问题，本发明的ISO/IEC 14443协议中卡片通讯解调后波形整形电路，包括：

[0007] 一输入同步逻辑单元，用于将模拟解调的信号在数字逻辑工作时钟域内同步；

[0008] 一凹槽宽度计数器，与所述输入同步逻辑单元的输出端相连接，对所述输入同步逻辑单元输出的同步后的信号进行计数；并实时输出所计算的表示凹槽宽度的时钟个数；

[0009] 一整形逻辑单元，分别与所述输入同步逻辑单元和凹槽宽度计数器的输出端相连接，根据当前接收信号的波特率设置一个表示凹槽宽度的时钟个数值，用于产生一个符合ISO/IEC 14443协议要求的凹槽宽度；

[0010] 当所述整形逻辑单元内部设置的表示凹槽宽度的时钟个数与所接收的所述凹槽宽度计数器输出的表示凹槽宽度的时钟个数相匹配时，自动将凹槽信号拉高(即高电平)，产生一个符合ISO/IEC 14443协议要求的凹槽信号；并将该符合ISO/IEC 14443协议要求的凹槽信号传递给解码单元。

[0011] 本发明支持大于ISO/IEC 14443协议一定范围内的凹槽宽度。解调后波形通过整形电路后可以得到一个ISO/IEC 14443协议规定范围内的凹槽宽度，传输给解码电路，使其正确解码，提高了数字解码正确几率。

[0012] 通常模拟解调后的凹槽宽度往往大于ISO/IEC 14443协议范围，造成数字电路无法解调，通过本发明的波形整形电路可以得到一个数字电路能正确处理的凹槽信号，大大提高了通讯成功率，并且分担了模拟解调压力。

附图说明

[0013] 下面结合附图与具体实施方式对本发明作进一步详细的说明：

[0014] 图1是ISO/IEC 14443协议中卡片通讯解调后波形整形电路原理图；

[0015] 图2是解调输出波形到整形完成数据流传递流程图。

具体实施方式

[0016] 参见图1所示，所述ISO/IEC 14443协议中卡片通讯解调后波形整形电路在图1所示的实施例中，包括：一输入同步逻辑单元，其包括，一第一D触发器DCF1，一第二D触发器DCF2；一整形逻辑单元，一凹槽宽度计数器，一解码单元。所述第一D触发器DCF1的输入端D连接模拟解调后的信号RF_DIN，第一D触发器DCF1的Q端连接第二D触发器DCF2的D端，第一D触发器DCF1和第二D触发器DCF2的时钟端连接到数字逻辑工作时钟RF_CLK_IN。第二D触发器DCF2的输出端连接整形逻辑单元的输入端，第二D触发器DCF2的输出端同时连接到凹槽宽度计数器单元输入端。凹槽宽度计数器的输出端连接到整形逻辑单元的输入端，整形逻辑单元的输出端连接到解码单元。整形逻辑单元、凹槽宽度计数器、解码单元时钟端连接到数字逻辑工作时钟RF_CLK_IN。

[0017] 整形逻辑单元通过接收信号波特率来设置合理的表示凹槽宽度的时钟个数，凹槽宽度计数器实时把当前计算的表示凹槽宽度的时钟个数传递给整形逻辑单元，整形逻辑单元用设置的表示凹槽宽度的时钟个数值来决定解调后的波形在经过输入同步逻辑单元同步且传输给整形逻辑单元处理后得到的实际凹槽宽度。当所述整形逻辑单元内部设置的表示凹槽宽度的时钟个数与所接收的所述凹槽宽度计数器输出的表示凹槽宽度的时钟个数相匹配时，自动将凹槽信号拉高(即变成高电平)，产生一个符合 ISO/IEC 14443协议要求的凹槽信号PF_DIN_DEAL；并将该符合ISO/IEC 14443协议要求的凹槽信号PF_DIN_DEAL传递给解码单元。

[0018] 参见图2所示，图2为解调输出波形到整形完成数据流传递流程图。 RF_CLK_IN为模拟输出时钟(数字逻辑工作时钟)，供数字电路使用。RF_DIN 为模拟解调后输出信号波形，RF_DIN和RF_CLK_IN没有固定相位关系。 Syn1_Rf_din为RF_DIN的第一级D触发器同步，Syn2_Rf_din为RF_DIN第二级D触发器同步，这使得送给整形逻辑单元的Syn2_Rf_din可以和整形逻辑单元信号工作在一个时钟域内，避免亚稳态的发生。Pause_cnt为同步后计数的凹槽内时钟个数。若整形逻辑单元设置的值为a，那么在凹槽宽度计数器计数到a时候，整形逻辑单元将凹槽信号置起，输出凹槽信号 RF_DIN_DEAL给解码电路。

[0019] 例如图2所示，在低频下，整形逻辑单元设置凹槽时钟个数为4’ha，凹槽宽度计数器实时把当前计算的表示凹槽宽度的时钟个数传递给整形逻辑单元，当凹槽宽度计数器某一时刻传输的值为4’ha时，整形逻辑单元判断出此时传输过来的值和自身设置的值相同，立刻将凹槽信号置起。

[0020] 整形逻辑单元会根据不同的输入信号波特率设定不同的表示凹槽宽度的时钟个数值，也就是对应不同的凹槽宽度。这些值来决定解调后的波形在经过波形整形电路处理后得到的实际凹槽宽度。

[0021] 本发明能够对模拟解调后波形凹槽宽度过大，无法正确解调，起到积极的屏蔽作用，能有效改变波形形状，供给数字电路正确解码。

[0022] 以上所述仅为本发明的具体实施方式和实施例，本发明保护范围并不局限于此。