线路布局以及线路布局的间隙壁自对准四重图案化的方法

摘要

本发明公开了一种线路布局以及线路布局的间隙壁自对准四重图案化的方法，该方法包括：形成i个核心层，每一核心层包括：主体层，沿着第一方向延伸，且具有第一端以及第二端；以及末端层，连接于主体层的第一端，且朝向第二方向凸出；形成第一间隙壁，于核心层的侧壁；移除核心层；以及形成2i个辅助图案，且i为1以上的整数，每一辅助图案沿着第一方向延伸，并间隔地排列于第一方向；其中，在对应于末端层的区域中，未与辅助图案重叠的部分呈现工字钢的形状，且工字钢是由与对应于主体层的区域邻接的第一区、未与对应于主体层的区域邻接的第二区以及连接第一区与第二区的第三区所构成。

权利要求

1.一种线路布局的间隙壁自对准四重图案化的方法，包括：形成i个核心层，每一核心层包括：

一主体层，沿着一第一方向延伸，且具有一第一端以及一第二端；以及一末端层，连接于该主体层的该第一端，且朝向一第二方向凸出；

形成一第一间隙壁，于这些核心层的侧壁；

移除这些核心层；以及

形成2i个辅助图案，且i为1以上的整数，每一辅助图案沿着该第一方向延伸，并间隔地排列于该第一方向；

其中，在对应于该末端层的区域中，未与这些辅助图案重叠的部分呈现工字钢的形状，且该工字钢是由与对应于该主体层的区域邻接的一第一区、未与对应于该主体层的区域邻接的一第二区以及连接该第一区与该第二区的一第三区所构成。

2.根据权利要求1所述的线路布局的间隙壁自对准四重图案化的方法，其中自该第二端朝向该第一方向算起，该第一区的面积随着该第一区与该第二端之间的距离增加而递增。

3.根据权利要求1所述的线路布局的间隙壁自对准四重图案化的方法，其中更包括：形成一叠层结构，该叠层结构包括多个图案接收层；

在该叠层结构上形成这些核心层；以及

在形成这些辅助图案之前，将该第一间隙壁的图案转移至这些图案接收层中的一层或多层，以形成一第一间隙壁图案层。

4.根据权利要求3所述的线路布局的间隙壁自对准四重图案化的方法，更包括：形成一第二间隙壁，于该第一间隙壁图案层的侧壁以及这些辅助图案的侧壁；

形成一第三间隙壁以及一第四间隙壁，于该第二间隙壁的侧壁，该第三间隙壁位于该第四间隙壁之内；

移除该第二间隙壁以及这些辅助图案，以形成一封闭回路；以及移除部分该封闭回路，以使该封闭回路在对应于这些辅助图案的区域以及对应于该第二端的区域断开。

5.根据权利要求4所述的线路布局的间隙壁自对准四重图案化的方法，其中在移除部分该封闭回路的步骤之前更包括：在形成该第三间隙壁以及该第四间隙壁之前，移除该第一间隙壁图案层；

以该第二间隙壁以及这些辅助图案为掩模，对这些图案接收层中的一层或多层进行图案化，以形成一图案化层；

形成一第二间隙壁图案层，于对应于该第一间隙壁图案层的位置；以及移除该第二间隙壁、这些辅助图案以及该图案化层。

6.根据权利要求4所述的线路布局的间隙壁自对准四重图案化的方法，其中移除部分该封闭回路的步骤包括：移除位于一第一预定移除区以及一第二预定移除区的部分一第二间隙壁图案层、部分该第三间隙壁以及部分该第四间隙壁；

其中该第一预定移除区在该第一方向上延伸，且涵盖部分对应于这些辅助图案的区域以及部分对应于该末端层的区域，其中该第一预定移除区不涵盖对应于该主体层的区域；

该第二预定移除区涵盖对应于该主体层的该第二端的区域，其中该第二预定移除区不涵盖对应于该末端层的区域以及对应于这些辅助图案的区域。

7.一种线路布局，包括：

4i+1条线路，i为1以上的整数，每一线路包括：一主体部，沿着一第一方向延伸；以及

一连接部，连接于该主体部，且沿着一第二方向延伸；

其中部分这些线路的这些主体部具有一回路结构；

其中自每一线路的该主体部的端点朝向该第一方向算起，该回路结构所围成的面积随着该回路结构与每一线路的该主体部的端点之间的距离增加而递增。

8.根据权利要求7所述的线路布局，其中自每一线路的该主体部的端点朝向该第一方向算起，这些线路的第奇数条的该主体部具有该回路结构，其中这些线路的第1条不具有该回路结构。

9.根据权利要求7所述的线路布局，其中该回路结构在该第二方向上的长度随着该回路结构与每一线路的该主体部的端点之间的距离增加而递增，且在该第一方向上的长度固定。

说明书

线路布局以及线路布局的间隙壁自对准四重图案化的方法

技术领域

[0001] 本发明是有关于一种线路布局以及线路布局方法，且特别是有关于一种间隙壁自对准四重图案化(spacer self-aligned quadruple patterning，SAQP)工艺以及线路布局。

背景技术

[0002] 随着半导体元件的尺寸不断缩小，目前提出了使用具有13.5nm的短波长的极紫外光(extreme ultraviolet，EUV)的曝光技术。然而，上述曝光技术却无法用于大量生产而且需要高昂的设备成本。因此，目前期待采用间隙壁自对准双重图案化(spacer self-aligned double patterning，SADP)技术，以克服极紫外光的曝光技术所具有的问题。

[0003] 间隙壁自对准双重图案化是一种通过在第一掩模图案的侧壁上形成间隙壁，并在上述间隙壁之间形成第二掩模图案，最后将上述间隙壁移除的技术。通过自对准双重图案化，可以使所得到的线距缩小至一般的光刻刻蚀工艺的线距的一半。

[0004] 此外，目前在自对准双重图案化的基础上又提出了可以进一步缩小线距的间隙壁自对准四重图案化技术。间隙壁自对准四重图案化是进行两次自对准双重图案化的技术。然而，使用自对准四重图案化技术所制造的线路普遍会存在线路末端之间的间隔距离过小，从而导致这些线路之间的不当电性连接。为了解决上述问题，目前大多在间隙壁自对准四重图案化工艺中使用多次光刻刻蚀工艺。多次光刻刻蚀工艺虽然可以有效增加线路末端之间的间隔距离，却也增加了制造成本以及工艺的复杂度。

[0005] 基于上述，目前亟需一种能够在使用较少次数的光刻工艺的情况下，有效增加线路末端之间的间隔距离的工艺技术。

发明内容

[0006] 本发明提供一种线路布局以及线路布局的间隙壁自对准四重图案化的方法，其能够在使用较少次数的光刻工艺的情况下，有效增加线路末端之间的间隔距离。

[0007] 本发明提供一种线路布局的间隙壁自对准四重图案化的方法，包括：形成i个核心层，每一核心层包括：主体层，沿着第一方向延伸，且具有第一端以及第二端；以及末端层，连接于上述主体层的上述第一端，且朝向第二方向凸出；形成第一间隙壁，于上述核心层的侧壁；移除上述核心层；以及形成2i个辅助图案，且i为1以上的整数，每一辅助图案沿着上述第一方向延伸，并间隔地排列于上述第一方向；其中，在对应于上述末端层的区域中，未与上述辅助图案重叠的部分呈现工字钢的形状，且上述工字钢是由与对应于上述主体层的区域邻接的第一区、未与对应于上述主体层的区域邻接的第二区以及连接上述第一区与上述第二区的第三区所构成。

[0008] 在本发明的一实施例中，自上述第二端朝向上述第一方向算起，上述第一区的面积随着上述第一区与上述第二端之间的距离增加而递增。

[0009] 在本发明的一实施例中，上述线路布局的间隙壁自对准四重图案化的方法更包括：形成叠层结构，上述叠层结构包括多个图案接收层；在上述叠层结构上形成上述核心层；以及在形成上述辅助图案之前，将上述第一间隙壁的图案转移至上述图案接收层中的一层或多层，以形成第一间隙壁图案层。

[0010] 在本发明的一实施例中，上述线路布局的间隙壁自对准四重图案化的方法更包括：形成第二间隙壁，于上述第一间隙壁图案层的侧壁以及上述辅助图案的侧壁；形成第三间隙壁以及第四间隙壁，于上述第二间隙壁的侧壁，上述第三间隙壁位于上述第四间隙壁之内；移除上述第二间隙壁以及上述辅助图案，以形成封闭回路；以及移除部分上述封闭回路，以使上述封闭回路在对应于上述辅助图案的区域以及对应于上述第二端的区域断开。

[0011] 在本发明的一实施例中，在移除部分上述封闭回路的步骤之前更包括：在形成上述第三间隙壁以及上述第四间隙壁之前，移除上述第一间隙壁图案层；以上述第二间隙壁以及上述辅助图案为掩模，对上述图案接收层中的一层或多层进行图案化，以形成图案化层；形成第二间隙壁图案层，于对应于上述第一间隙壁图案层的位置；以及移除上述第二间隙壁、上述辅助图案以及上述图案化层。

[0012] 在本发明的一实施例中，移除部分上述封闭回路的步骤包括：移除位于第一预定移除区以及第二预定移除区的部分上述第二间隙壁图案层、部分上述第三间隙壁以及部分上述第四间隙壁；其中上述第一预定移除区在上述第一方向上延伸，且涵盖部分对应于上述辅助图案的区域以及部分对应于上述末端层的区域，其中上述第一预定移除区不涵盖对应于上述主体层的区域；上述第二预定移除区涵盖对应于上述主体层的上述第二端的区域，其中上述第二预定移除区不涵盖对应于上述末端层的区域以及对应于上述辅助图案的区域。

[0013] 本发明又提供一种线路布局，包括：4i+1条线路，i为1以上的整数，每一线路包括：主体部，沿着第一方向延伸；以及连接部，连接于上述主体部，且沿着第二方向延伸；其中部分上述线路的上述主体部具有回路结构。

[0014] 在本发明的一实施例中，自每一线路的上述主体部的端点朝向上述第一方向算起，上述线路的第奇数条的上述主体部具有上述回路结构，其中上述线路的第1条不具有上述回路结构。

[0015] 在本发明的一实施例中，上述回路结构所围成的面积随着上述回路结构与每一线路的上述主体部的端点之间的距离增加而递增。

[0016] 在本发明的一实施例中，上述回路结构在上述第二方向上的长度随着上述回路结构与每一线路的上述主体部的端点之间的距离增加而递增，且在上述第一方向上的长度实质上固定。

[0017] 基于上述，本发明在对应于上述末端层的区域中形成辅助图案，并使对应于上述末端层的区域中未与上述辅助图案重叠的部分呈现工字钢的形状，藉此可在使用较少次数的光刻工艺的情况下，有效增加线路末端之间的间隔距离。

[0018] 为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

[0019] 图1A至图1M为依照本发明的一实施例所绘示的线路布局方法的流程的上视示意图。

[0020] 图2A至图2L分别为沿图1A至图1L的A-A线的剖面示意图。

[0021] 【符号说明】

[0022] 10：目标层

[0023] 12：氧化物层

[0024] 14：第一氮化硅层

[0025] 16：多晶硅层

[0026] 16a：图案化层

[0027] 18：第二氮化硅层

[0028] 20：有机材料层

[0029] 22：第三氮化硅层

[0030] 24：主体层

[0031] 24a：第一端

[0032] 24b：第二端

[0033] 26：末端层

[0034] 28：核心层

[0035] 30：第一间隙壁

[0036] 30a：间隙壁图案

[0037] 30b：第一间隙壁图案层

[0038] 32：辅助图案材料层

[0039] 34：辅助图案

[0040] 34a：第一区

[0041] 34b：第二区

[0042] 34c：第三区

[0043] 36：第二间隙壁

[0044] 40：第四间隙壁

[0045] 42：第二间隙壁图案层

[0046] 44：第三间隙壁

[0047] 45：封闭回路

[0048] 46：第一预定移除区

[0049] 48：第二预定移除区

[0050] 50、52、54、56、58、60、62、64、66：线路

[0051] 50a、52a、54a、56a、58a、60a、62a、64a、66a：主体部

[0052] 50b、52b、54b、56b、58b、60b、62b、64b、66b：连接部

[0053] 50c：凸出部

[0054] 66c：阶梯结构

[0055] 68a、68b、68c：回路结构

[0056] 70：焊垫

[0057] D1：第一方向

[0058] D2：第二方向

[0059] L1、L2：长度

具体实施方式

[0060] 图1A至图1M为依照本发明的一实施例所绘示的线路布局方法的流程的上视示意图。图2A至图2L分别为沿图1A至图1L的A-A线的剖面示意图。

[0061] 本发明的实施例是采用间隙壁自对准四重图案化的方法来形成线路布局。

[0062] 请同时参照图1A以及图2A，首先在基底8上形成叠层结构11。基底8例如为半导体基底、半导体化合物基底或是绝缘层上有半导体基底(Semiconductor Over Insulator，SOI)。半导体例如是IVA族的原子，例如硅或锗。半导体化合物例如是IVA族的原子所形成的半导体化合物，例如是碳化硅或是硅化锗，或是IIIA族原子与VA族原子所形成的半导体化合物，例如是砷化镓。叠层结构11包括目标层10与位于目标层10上的多个图案接收层。多个图案接收层的材料可以是氧化物、氮化物、多晶硅、有机材料或其组合。在一实施例中，叠层结构11例如可以是由下往上依序积层目标层10、氧化物层12、第一氮化硅层14、多晶硅层16、第二氮化硅层18、有机材料层20以及第三氮化硅层22而组成的结构。目标层10的材料可以是导体，导体包括金属或是金属合金，例如是铜、铝或其组合。氧化物层12的材料例如是四乙氧基硅烷的氧化物、硅甲烷或其组合。上述各层的形成方法例如是化学气相沉积法或物理气相沉积法。在本实施例中，目标层10上的各层均可以接收上一层的图案，并做为下一层图案转移的掩模。因此，虽然以上列举了叠层结构11中的各层的材料以及积层顺序，但本发明并不限于此，只要层与层之间在进行图案转移的刻蚀过程中具有足够的刻蚀选择比，能够将所需的图案转移至目标层10，则上述各层的材料、积层数目以及积层顺序是可以根据实际需要而自行调整。

[0063] 请再参照图1A以及图2A，接着在叠层结构11上形成i个核心层28。每一核心层28包括：主体层24以及末端层26。主体层24具有第一端24a以及第二端24b，沿着第一方向D1延伸。末端层26连接于主体层24的第一端24a，且朝向第二方向D2凸出。第一方向D1例如是X方向，第二方向D2例如是Y方向，但本发明并不以此为限。核心层28的材料例如是有机材料、无机材料或其组合。有机材料例如是碳、氢或其组合，无机材料例如是氧、氮或其组合。核心层28的形成方法例如是先形成核心材料层(未绘示)，再对核心材料层进行图案化工艺。

[0064] 请同时参照图1A、图1B、图2A以及图2B，接着，于核心层28的侧壁形成第一间隙壁30。第一间隙壁30的宽度例如是10nm～40nm。第一间隙壁30的材料例如是二氧化硅、氮化硅或其组合。第一间隙壁30的形成方法例如是先形成间隙壁材料层(未绘示)，之后进行非等向刻蚀工艺。

[0065] 请同时参照图1B、图1C、图1D、图2B、图2C以及图2D，接着，移除核心层28。移除核心层28的方法可以是进行干式剥除工艺、干式刻蚀工艺、湿式剥除工艺、湿式刻蚀工艺或其组合。之后，将第一间隙壁30的图案转移至图案接收层中的一层或多层，以形成第一间隙壁图案层30b。更具体地说，上述转移图案的方法例如是先以第一间隙壁30做为掩模并进行刻蚀工艺，而在叠层结构11中的图案接收层中形成与第一间隙壁30的位置对应的图案，继而将做为掩模的第一间隙壁30移除。在一实施例中，先以第一间隙壁30做为掩模并进行刻蚀工艺，以将第一间隙壁30的图案转移至位于第一间隙壁30之下的第三氮化硅层22以及有机材料层20，之后将第一间隙壁30移除，以形成间隙壁图案30a。接着再以所述间隙壁图案30a做为掩模并进行刻蚀工艺，以将所形成的图案转移至下一层的第二氮化硅层18，并将间隙壁图案30a移除，以形成第一间隙壁图案层30b。换言之，上述转移图案的步骤会进行两次，以将第一间隙壁30的图案转移至第二氮化硅层18。移除第一间隙壁30以及移除间隙壁图案30a的方法可以是进行干法刻蚀工艺、湿法刻蚀工艺或其组合。

[0066] 请同时参照图1E、图2E，接着，在多晶硅层16上形成辅助图案材料层32，并覆盖第一间隙壁图案层30b的侧壁。辅助图案材料层32包括氧化物、氮化物或其组合。氧化物例如是氧化硅、氮氧化硅或其组合。辅助图案材料层32的形成方法例如是化学气相沉积法或物理气相沉积法。

[0067] 请同时参照图1E、图1F、图2E以及图2F，接着，对辅助图案材料层32进行图案化工艺，以形成2i个辅助图案34(i为1以上的整数)。每一辅助图案34沿着第一方向D1延伸，并间隔地排列于第一方向D1。在一实施例中，每一辅助图案34在第一方向D1上可以实质上切齐，但只要在不影响后续形成的线路末端的间距的范围内，也可以不切齐。在一实施例中，每一辅助图案34在第二方向D2上的长度实质上相等。更具体地说，每一辅助图案34在第一方向D1上的长度例如是80nm～500nm，在第二方向D2上的长度例如是80nm～S00nm，每一辅助图案34之间的间距例如是40nm～500nm。图案化工艺可以是先利用黄光、极紫外光、ArF准分子激光、KrF准分子激光等，对所形成的图案材料层进行曝光，之后进行显影。

[0068] 在一实施例中，在对应于末端层26(图1C)的区域中，未与辅助图案34重叠的部分呈现工字钢的形状。更具体地说，上述未与辅助图案34重叠的部分是由第一区34a、第二区34b以及第三区34c所构成。第一区34a位于辅助图案34的第一侧，与对应于主体层24(图1A)的区域邻接，第二区34b则位辅助图案34的第二侧，未与对应于主体层24(图1A)的区域邻接。第三区34c则位于相邻两个辅助图案之间，连接第一区34a与第二区34b。上述未与辅助图案34重叠的部分，即第一区34a、第二区34b以及第三区34c的组合，呈现工字钢的形状。在本实施例中，第一区34a的面积会随着第一区34a与第二端24b之间的距离增加而递增；第二区34b的面积实质上保持不会变化。上述距离是以第二端24b做为起点而朝向第一方向D1计算的。在一实施例中，第一区34a与第二区34b在第一方向D1上的长度L1以及第二区34b在第二方向D2上的长度L3实质上不会变化，而在第二方向D2上的长度L2则随着第一区34a与第二端24b之间的距离增加而递增。

[0069] 请同时参照图1G以及图2G，接着，于第一间隙壁图案层30b的侧壁以及辅助图案34的侧壁形成第二间隙壁36。第二间隙壁36的宽度例如是10nm～40nm。第二间隙壁36的材料例如是二氧化硅、氮化硅或其组合。第二间隙壁36的形成方法例如是先形成间隙壁材料层(未绘示)，之后进行非等向刻蚀工艺。

[0070] 请同时参照图1G、图1H、图2G以及图2H，接着，移除第一间隙壁图案层30b。移除第一间隙壁图案层30b的方法可以与移除核心层28的方法相同或相异。移除第一间隙壁图案层30b的方法可以是进行干法剥除工艺、干法刻蚀工艺、湿法剥除工艺、湿法刻蚀工艺或其组合。

[0071] 请同时参照图1I以及图2I，接着，以第二间隙壁36以及辅助图案34为掩模，对位于第二间隙壁36以及辅助图案34之下的图案接收层中的一层或多层进行图案化，以形成图案化层16a。在一实施例中，第二间隙壁36以及辅助图案34的图案会被转移至位于第二间隙壁36以及辅助图案34之下的多晶硅层16。上述图案化的方法可以是进行干法剥除工艺、干法刻蚀工艺、湿法剥除工艺、湿法刻蚀工艺或其组合。

[0072] 请再同时参照图1I以及图2I，接着，于对应于第一间隙壁图案层30b的位置形成第二间隙壁图案层42，并于第二间隙壁36的侧壁形成第三间隙壁44以及第四间隙壁40。第三间隙壁44位于第四间隙壁40之内。第三间隙壁44的宽度例如是10nm～40nm，第四间隙壁40的宽度例如是10nm～40nm。第三间隙壁44以及第四间隙壁40的形成方法例如是先形成间隙壁材料层(未绘示)，之后进行非等向刻蚀工艺。第一间隙壁30、第二间隙壁36、第三间隙壁44以及第四间隙壁40的宽度以及材料可以相同也可以不同。第三间隙壁44以及第四间隙壁
40的材料例如是二氧化硅、氮化硅或其组合。值得注意的是，每一辅助图案34之间的间距小于第三间隙壁44的2倍宽度。

[0073] 请同时参照图1I、图1J、图2I以及图2J，接着，移除第二间隙壁36、辅助图案34以及图案化层16a，从而形成封闭回路45。移除第二间隙壁36、辅助图案34以及图案化层16a的方法可以是进行干法剥除工艺、干法刻蚀工艺、湿法剥除工艺、湿法刻蚀工艺或其组合。

[0074] 请参照图1J、图1K、图2J以及图2K，接着，移除部分封闭回路45，以使封闭回路45在对应于辅助图案34的区域以及对应于第二端24b的区域断开。更具体地说，被移除的部分封闭回路45包括部分第二间隙壁图案层42、第三间隙壁44以及第四间隙壁40。在一实施例中，被移除的部分由第一预定移除区46以及第二预定移除区48所涵盖。更具体地说，第一预定移除区46在第一方向D1上延伸，且涵盖部分对应于辅助图案34的区域以及部分对应于末端层26的区域，但不涵盖对应于主体层24的区域。第二预定移除区48涵盖对应于主体层24的第二端24b的区域，但不涵盖对应于末端层26的区域以及对应于辅助图案34的区域。移除部分封闭回路45的方法可以与移除核心层28的方法相同。需注意的是，虽然本实施例以彼此分开的第一预定移除区46以及第二预定移除区48例示被移除的封闭回路45，但本发明并不限于此，被移除的封闭回路45当然也可以由一个完整的区域所涵盖。更具体地说，被移除的封闭回路45例如是由一个L字型的区域所涵盖。

[0075] 请同时参照图1K、图1L、图2K以及图2L，接着，将第二间隙壁图案层42、第三间隙壁44以及第四间隙壁40的图案转移至目标层10，以形成所需的线路。将图案转移至目标层10的方法例如是先以第二间隙壁图案层42、第三间隙壁44以及第四间隙壁40做为掩模并进行刻蚀工艺，以将第二间隙壁图案层42、第三间隙壁44以及第四间隙壁40的图案转移至位于第二间隙壁图案层42、第三间隙壁44以及第四间隙壁40之下的目标层10，之后将第二间隙壁图案层42、第三间隙壁44以及第四间隙壁40移除，以形成所需的线路50、52、54、56、58、
60、62、64、66。

[0076] 请参照图1M，接着，形成多个焊垫70，焊垫70与经断开的封闭回路连接。焊垫70的材料包括金属或是金属合金，例如是铜或铜镍合金。焊垫70例如是先通过化学气相沉积法或物理气相沉积法先形成焊垫70材料层(未绘示)，再利用光刻与刻蚀工艺来形成。

[0077] 以下将对通过本发明的上述线路布局方法形成的线路布局结构进行说明。

[0078] 请参照图1L以及图1M，本发明的线路布局包括：4i+1条线路50、52、54、56、58、60、62、64、66(i为1以上的整数)。线路50、52、54、56、58、60、62、64、66分别包括主体部50a、52a、
54a、56a、58a、60a、62a、64a、66a以及连接部50b、52b、54b、56b、58b、60b、62b、64b、66b。主体部50a、52a、54a、56a、58a、60a、62a、64a、66a沿着第一方向D1延伸。连接部50b、52b、54b、
56b、58b、60b、62b、64b、66b连接于主体部50a、52a、54a、56a、58a、60a、62a、64a、66a，且沿着第二方向D2延伸。在一实施例中，线路50、52、54、56、58、60、62、64、66的主体部50a、52a、
54a、56a、58a、60a、62a、64a、66a之间的间距例如是10nm～40nm，每一线路50、52、54、56、58、
60、62、64、66的连接部50b、52b、54b、56b、58b、60b、62b、64b、66b之间的间距例如是40nm～
500nm。值得注意的是，第奇数条线路54、58、62的主体部54a、58a、62a具有回路结构68a、
68b、68c，但第1条线路50却不具有回路结构。上述线路的数目是以每一线路50、52、54、56、
58、60、62、64、66的主体部50a、52a、54a、56a、58a、60a、62a、64a、66a的端点做为起点，而朝向第一方向D1开始计算的。回路结构68a、68b、68c所围成的面积会随着回路结构68a、68b、
68c与每一线路50、52、54、56、58、60、62、64、66的主体部50a、52a、54a、56a、58a、60a、62a、
64a、66a的端点之间的距离增加而递增。在一实施例中，回路结构68a、68b、68c在第一方向D1上的长度实质上固定，而在第二方向D2上的长度随着回路结构68a、68b、68c与每一线路
50、52、54、56、58、60、62、64、66的主体部50a、52a、54a、56a、58a、60a、62a、64a、66a的端点之间的距离增加而递增。在一实施例中，回路结构68a、68b、68c在第一方向D1上的长度例如是
80nm～800nm。另外，第奇数条的线路50、54、58、62的连接部50b、54b、58b、62b在第二方向D2上的长度实质上固定。在一实施例中，第奇数条的线路50、54、58、62的连接部50b、54b、58b、
62b在第二方向D2上的长度例如是20nm～500nm。在此同时，第偶数条的线路52、56、60、64的连接部52b、56b、60b、64b在第二方向D2上的长度却会随着连接部52b、56b、60b、64b与每一线路50、52、54、56、58、60、62、64、66的主体部50a、52a、54a、56a、58a、60a、62a、64a、66a的端点之间的距离增加而递增。

[0079] 除了回路结构68a、68b、68c的构成之外，本发明的线路布局在第1条线路50的连接部50b与主体部50a的交叉处还具有朝向相邻的线路52的连接部52b凸出的凸出部50c。另外，最后一条线路66会具有阶梯结构66c。再者，第偶数条的线路52、56、60、64呈现出L字型。

[0080] 综上所述，本发明在对应于上述末端层的区域中形成辅助图案，并使对应于上述末端层的区域中未与上述辅助图案重叠的部分呈现工字钢的形状，藉此可在使用较少次数的光刻工艺的情况下，有效增加线路末端之间的间隔距离，从而可以降低制造成本以及工艺的复杂度。在此同时，也可以在横向上提供足够的距离，从而可有效提高对线路进行图案化以及形成焊垫时的容忍度。

[0081] 虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视随附的权利要求范围所界定的为准。