一种力/磁多功能传感器

摘要

本发明公开了一种力/磁多功能传感器，该传感器包括用来检测外加磁场的第一悬臂梁1、悬臂梁顶端磁性材料3，和用来检测外加力的第二悬臂梁2、悬臂梁顶端硅质量块4，并由第一薄膜晶体管TFT1沟道等效电阻R1、第二薄膜晶体管TFT2沟道等效电阻R2、第三薄膜晶体管TFT3沟道等效电阻R3和第四薄膜晶体管TFT4沟道等效电阻R4构成第一惠斯通电桥，实现了磁场的检测；第五薄膜晶体管TFT1′沟道等效电阻R1′、第六薄膜晶体管TFT2′沟道等效电阻R2′、第七薄膜晶体管TFT3′沟道等效电阻R3′和第八薄膜晶体管TFT4′沟道等效电阻R4′构成第二惠斯通电桥，实现了力的检测；本发明提供的力/磁多功能传感器体积小，成本低，准确度高，稳定性好。

权利要求

1.一种力/磁多功能传感器，其特征在于，该传感器包括：

用来检测外加磁场的第一悬臂梁(1)，和

用来检测外加力的第二悬臂梁(2)；

所述第一悬臂梁(1)为硅悬臂梁，包括四个薄膜晶体管，为第一薄膜晶体管TFT1、第二薄膜晶体管TFT2、第三薄膜晶体管TFT3和第四薄膜晶体管TFT4，其顶端为自由端，自由端制作为磁性材料(3)；和所述第二悬臂梁(2)为硅悬臂梁，包括四个薄膜晶体管，第五薄膜晶体管TFT1′、第六薄膜晶体管TFT2′、第七薄膜晶体管TFT3′和第八薄膜晶体管TFT4′，其顶端为自由端，自由端制作集成化硅质量块(4)；

所述第一薄膜晶体管TFT1沟道等效电阻R1、第二薄膜晶体管TFT2沟道等效电阻R2、第三薄膜晶体管TFT3沟道等效电阻R3和第四薄膜晶体管TFT4沟道等效电阻R4，所述等效电阻R1、等效电阻R2、等效电阻R3和等效电阻R4构成第一惠斯通电桥；和所述第五薄膜晶体管TFT1′沟道等效电阻R1′、第六薄膜晶体管TFT2′沟道等效电阻R2′、第七薄膜晶体管TFT3′沟道等效电阻R3′和第八薄膜晶体管TFT4′沟道等效电阻R4′，所述沟道等效电阻R1′、等效电阻R2′、沟道等效电阻R3′和沟道等效电阻R4′构成第二惠斯通电桥，所述第一悬臂梁(1)包括二氧化硅底层(5)、单晶硅(6)、二氧化硅顶层(7和13)、纳米硅薄膜(8)、薄膜晶体管源端(9)、栅氧化层(10)、薄膜晶体管栅端(11)、薄膜晶体管漏端(12)和磁性材料(3)；

所述第二悬臂梁(2)包括二氧化硅底层(5)、单晶硅(6)、二氧化硅顶层(7和13)、纳米硅薄膜(8)、薄膜晶体管源端(9)、 栅氧化层(10)、薄膜晶体管栅端(11)、薄膜晶体管漏端(12)和硅质量块(4)。

2.根据权利要求1所述的多功能传感器，其特征在于，

集成化硅质量块(4)为无磁性材料。

3.根据权利要求1所述的多功能传感器，其特征在于，

所述等效电阻R1与所述等效电阻R2串连，形成第一输出电压Vout1；和所述等效电阻R3与所述等效电阻R4串连，形成第二输出电压Vout2；和所述等效电阻R1′与所述等效电阻R2′串连，形成第三输出电压Vout1′；和所述等效电阻R3′与所述等效电阻R4′串连，形成第四输出电压Vout2′。

4.根据权利要求3所述的多功能传感器，其特征在于，有外加磁场作用时，因磁力作用，所述第一悬臂梁发生弯曲，所述第一惠斯通电桥桥路阻值发生变化，所述第一输出电压Vout1和所述第二输出电压Vout2构成差分输出，实现外加磁场测量。

5.根据权利要求3所述的多功能传感器，其特征在于，有外加力作用到第二悬臂梁顶端时，所述第二悬臂梁发生弯曲，所述第二惠斯通电桥桥路阻值发生变化，所述第三输出电压Vout1′和所述第四输出电压Vout2′构成差分输出，实现外加力测量。

6.根据权利要求1所述的多功能传感器，其特征在于，

所述第一硅悬梁臂(1)和所述第二硅悬梁臂(2)采用微电子加工系统(MEMS)技术制作，和所述薄膜晶体管采用互补性金属氧化半导体(CMOS)工艺制作。

说明书

一种力/磁多功能传感器

技术领域

[0001] 本发明涉及传感器技术领域，尤其是涉及一种力/磁多功能集成传感器。

背景技术

[0002] 随着科学技术的迅速发展，传感器技术倍受重视，但是单一物理量传感器已不能满足工业生产、航空航天等领域，为了能够准确的对环境多个物理量变化同时进行检测，在一个芯片上集成多种功能的敏感元件可同时测量多个物理量，此种力/磁多功能传感器具有体积小、重量轻以及集成一体化等优点。

[0003] 专利号为CN201420085249.2实用新型涉及的是一种温度、湿度、气压集成传感器，包括一电路板，在电路板上设有温度传感器、湿度传感器、信号处理电路，温度传感器、湿度传感器及压力传感器的输出端均与信号处理电路的输入端相连接，信号处理电路与电路板构成一体式信号处理电路板，压力传感器采用的是真空压阻式压力传感器，湿度传感器采用的是铂电阻温度传感器，湿度传感器采用的是湿敏电容传感器，真空压阻式压力传感器、铂电阻温度传感器、湿敏电容传感器集成在一体式信号处理电路板上。该实用新型减少了外界对传感器信号的影响，提高了稳定性，降低了生产成本，可广泛应用于环境监测，气象测量、智能建筑、航空航天、军工、石化、油井、电力、船舶、管道等众多行业。

[0004] 专利号为CN201310117126.2的发明公开一种与CMOS工艺兼容的MEMS温度湿度集成传感器及其制造方法。该发明提供一种温度湿度集成传感器，其包括基材、形成于基材上的绝缘层、形成于绝缘层上的下电极、形成于下电极上的中间湿度感知层以及形成于中间湿度感知层上的上电极，其中下电极采用由N型多晶硅/铝或者N型多晶硅/P型多晶硅形成的热电偶来测量温度。该发明的温湿度集成传感器，下电极采用Al和多晶硅形成热电偶，这是CMOS兼容工艺，可以与CMOS同时流通，制造方便。

[0005] 专利号为CN201210498929.2的发明专利公开了一种无源无线温、湿度集成传感器，采用悬臂梁电容式温度传感器和叉指电容式湿度传感器，包括从下至上依次连接的半导体衬底、下介质层、下金属层、中间介质层、中间金属层、上介质层，以及位于上介质层上表面的上金属互连线和湿敏材料。该发明的悬臂电容式温度传感器-电感回路与叉指电容湿度传感器-电感回路分频工作，同时无线测量温度、湿度，可以应用于密闭环境或恶劣条件下温度、湿度两种参数的测量与采集。该发明传感器采用CMOS MEMS工艺制备，具有较好的性能和较低的成本。

[0006] 专利号为CN201210451111.5的发明专利公开了一种温度压力集成传感器，包括温度传感器、绑定电路板、温度传感器安装槽、感压元件、压力座、压力进入口和导线，其特征在于：压力进入口位于压力座的下端，绑定电路板位于压力座的上端，绑定电路板紧贴于压力座的顶面，温度传感器安装在温度传感器安装槽中且紧贴压力座，被测介质的热量通过压力座传导至温度传感器，温度传感器通过导线与绑定电路板相连接进行信号传输。该发明将温度传感器紧贴的安装在压力传感器的不锈钢座上方或侧方，通过测量作为介质热传导载体的不锈钢的温度来获得介质的温度。该结构安装方便，使用方便，为石油、化工、食品、制冷空调行业提供了一种新型的温度压力集成传感器。

发明内容

[0007] 为了解决上述问题，本发明人进行了锐意研究，设计出一种可以同时检测力和磁场多功能传感器，从而完成了本发明。

[0008] 具体来说，本发明的目的在于提供以下方面：

[0009] (1)一种力/磁多功能传感器，其中，该传感器包括：

[0010] 用来检测外加磁场的第一悬臂梁1，和

[0011] 用来检测外加力的第二悬臂梁2。

[0012] (2)根据上述1所述的多功能传感器，其中，

[0013] 所述第一悬臂梁1为硅悬臂梁，包括(优选根部制作)四个薄膜晶体管，为第一薄膜晶体管TFT1、第二薄膜晶体管TFT2、第三薄膜晶体管TFT3和第四薄膜晶体管TFT4，其顶端为自由端，优选制作为磁性材料；和/或

[0014] 所述第二悬臂梁2为硅悬臂梁，包括(优选根部制作)四个薄膜晶体管，第五薄膜晶体管TFT1′、第六薄膜晶体管TFT2′、第七薄膜晶体管TFT3′和第八薄膜晶体管TFT4′，其顶端为自由端，优选制作集成化硅质量块，更优选无磁性材料。

[0015] (3)根据上述1或2所述的多功能传感器，其中，

[0016] 所述第一薄膜晶体管TFT1沟道等效电阻R1、第二薄膜晶体管TFT2沟道等效电阻R2、第三薄膜晶体管TFT3沟道等效电阻R3和第四薄膜晶体管TFT4沟道等效电阻R4，优选所述等效电阻R1、等效电阻R2、等效电阻R3和等效电阻R4构成第一惠斯通电桥；和/或[0017] 所述第五薄膜晶体管TFT1′沟道等效电阻R1′、第六薄膜晶体管TFT2′沟道等效电阻R2′、第七薄膜晶体管TFT3′沟道等效电阻R3′和第八薄膜晶体管TFT4′沟道等效电阻R4′，优选所述沟道等效电阻R1′、等效电阻R2′、沟道等效电阻R3′和沟道等效电阻R4′构成第二惠斯通电桥。

[0018] (4)根据上述3所述的多功能传感器，其中，

[0019] 所述等效电阻R1与所述等效电阻R2串连，形成第一输出电压Vout1；和/或[0020] 所述等效电阻R3与所述等效电阻R4串连，形成第二输出电压Vout2；和/或[0021] 所述等效电阻R1′与所述等效电阻R2′串连，形成第三输出电压Vout1′；和/或[0022] 所述等效电阻R3′与所述等效电阻R4′串连，形成第四输出电压Vout2′。

[0023] (5)根据上述3或4所述的多功能传感器，其中，有外加磁场作用时，因磁力作用，所述第一悬臂梁发生弯曲，所述第一惠斯通电桥桥路阻值发生变化，所述第一输出电压Vout1和所述第二输出电压Vout2构成差分输出，实现外加磁场测量。

[0024] (6)根据上述3至5之一所述的多功能传感器，其中，有外加力作用到第二悬臂梁顶端时，所述第二悬臂梁发生弯曲，所述第二惠斯通电桥桥路阻值发生变化，所述第三输出电压Vout1′和所述第四输出电压Vout2′构成差分输出，实现外加力测量。

[0025] (7)根据上述1至6之一所述的多功能传感器，其中，第一悬臂梁1包括二氧化硅底层5、单晶硅6、二氧化硅顶层7和13、纳米硅薄膜8、薄膜晶体管源端9、栅氧化层10、薄膜晶体管栅端11、薄膜晶体管漏端12和磁性材料3。

[0026] (8)根据上述1至7之一所述的多功能传感器，其中，第二悬臂梁2包括二氧化硅底层5、单晶硅6、二氧化硅顶层7和13、纳米硅薄膜8、薄膜晶体管源端9、栅氧化层10、薄膜晶体管栅端11、薄膜晶体管漏端12和硅质量块4。

[0027] (9)根据上述1至8之一所述的多功能传感器，其中，

[0028] 所述第一硅悬梁臂1和所述第二硅悬梁臂2采用微电子加工系统(MEMS)技术制作，和/或

[0029] 所述薄膜晶体管采用互补性金属氧化半导体(CMOS)工艺制作。

[0030] 本发明所具有的有益效果包括：

[0031] 1、本发明在同一芯片上制作两个硅悬臂梁，可同时实现对力和磁场的检测，具有集成一体化特点；

[0032] 2、本发明采用悬臂梁结构检测力/磁，提高了传感器的力/磁灵敏度；

[0033] 3、本发明中分别采用四个薄膜晶体管沟道等效电阻构成两个开环惠斯通桥路。开环桥路方便测试桥路单个薄膜晶体管沟道等效电阻的阻值，同时薄膜晶体管具有自调零功能，可实现传感器零点漂移的调整，当传感器在无外加力或磁场的作用时，使得其输出电信号等于零，提高了传感器对外加力/磁检测的准确性；

[0034] 4、该传感器是在高阻单晶硅上制作，体积小，成本低，稳定性好。

附图说明

[0035] 图1是根据本发明一种优选实施方式的力/磁多功能传感器基本结构三维立体图；

[0036] 图2是用于磁场测试的结构，等效电路第一惠斯通电桥1示意图；

[0037] 图3是用于力测试的结构，等效电路第二惠斯通电桥2示意图；

[0038] 图4是第一硅悬臂梁剖面示意图；

[0039] 图5是第二硅悬臂梁剖面示意图。

[0040] 附图标号说明：

[0041] 1-第一悬臂梁(Beam1)；

[0042] 2-第二悬臂梁(Beam2)；

[0043] 3-磁性材料(或第一悬臂梁磁性材料)；

[0044] 4-硅质量块(或第二悬臂梁硅质量块)；

[0045] TFT1-第一薄膜晶体管；

[0046] TFT2-第二薄膜晶体管；

[0047] TFT3-第三薄膜晶体管；

[0048] TFT4-第四薄膜晶体管；

[0049] TFT1′-第五薄膜晶体管；

[0050] TFT2′-第六薄膜晶体管；

[0051] TFT3′-第七薄膜晶体管；

[0052] TFT4′-第八薄膜晶体管；

[0053] G1-第一薄膜晶体管栅极；

[0054] G2-第二薄膜晶体管栅极；

[0055] G3-第三薄膜晶体管栅极；

[0056] G4-第四薄膜晶体管栅极；

[0057] G1′-第五薄膜晶体管栅极；

[0058] G2′-第六薄膜晶体管栅极；

[0059] G3′-第七薄膜晶体管栅极；

[0060] G4′-第八薄膜晶体管栅极；

[0061] Vout1-第一输出端；

[0062] Vout2-第二输出端；

[0063] Vout1′-第三输出端；

[0064] Vout2′-第四输出端；

[0065] VSS、VDD-第一连接电源；

[0066] VSS′、VDD′-第二连接电源；

[0067] R1-第一薄膜晶体管沟道等效电阻；

[0068] R2-第二薄膜晶体管沟道等效电阻；

[0069] R3-第三薄膜晶体管沟道等效电阻；

[0070] R4-第四薄膜晶体管沟道等效电阻；

[0071] R1′-第五薄膜晶体管沟道等效电阻；

[0072] R2′-第六薄膜晶体管沟道等效电阻；

[0073] R3′-第七薄膜晶体管沟道等效电阻；

[0074] R4′-第八薄膜晶体管沟道等效电阻；

[0075] 5-底层二氧化硅(SiO2)；

[0076] 6-单晶硅(Si)；

[0077] 7-顶层二氧化硅(SiO2)；

[0078] 8-纳米硅薄膜；

[0079] 9-薄膜晶体管源端(S)；

[0080] 10-栅氧化层；

[0081] 11-薄膜晶体管栅端(G)；

[0082] 12-薄膜晶体管漏端(D)；

[0083] 13-顶层二氧化硅(SiO2)；

[0084] 14-顶层二氧化硅(SiO2)；

[0085] 15-单晶硅(Si)；

[0086] 16-底层二氧化硅(SiO2)。

具体实施方式

[0087] 下面对本发明进行详细说明，本发明的特点和优点将随着这些说明而变得更为清楚、明确。

[0088] 在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。尽管在附图中示出了实施例的各种方面，但是除非特别指出，不必按比例绘制附图。

[0089] 根据本发明提供的一种力/磁多功能传感器，如图1所示，包括用来检测外加磁场的第一悬臂梁(Beam1)，和用来检测外加力的第二悬臂梁(Beam2)。所述第一悬臂梁包括第一薄膜晶体管TFT1、第二薄膜晶体管TFT2、第三薄膜晶体管TFT3、第四薄膜晶体管TFT4和自由端，所述第二悬臂梁包括第五薄膜晶体管TFT1′、第六薄膜晶体管TFT2′、第七薄膜晶体管TFT3′、第八薄膜晶体管TFT4′和自由端。

[0090] 在一种优选的实施方式中，在所述第一悬臂梁的根部制作第一薄膜晶体管TFT1、第二薄膜晶体管TFT2、第三薄膜晶体管TFT3和第四薄膜晶体管TFT4，自由端制作有磁性材料；在所述第二悬臂梁的根部制作第五薄膜晶体管TFT1′、第六薄膜晶体管TFT2′、第七薄膜晶体管TFT3′和第八薄膜晶体管TFT4′，自由端制作有无磁性的集成化硅质量块；在同一芯片上制作两个悬臂梁，可同时实现对力和磁场的检测，集成化程度高。

[0091] 在进一步优选的实施方式中，如图2和图3所示，所述第一薄膜晶体管TFT1沟道等效电阻R1、第二薄膜晶体管TFT2沟道等效电阻R2、第三薄膜晶体管TFT3沟道等效电阻R3和第四薄膜晶体管TFT4沟道等效电阻R4，所述第五薄膜晶体管TFT1′沟道等效电阻R1′、第六薄膜晶体管TFT2′沟道等效电阻R2′、第七薄膜晶体管TFT3′沟道等效电阻R3′和第八薄膜晶体管TFT4′沟道等效电阻R4′。所述等效电阻R1、等效电阻R2、等效电阻R3和等效电阻R4构成第一惠斯通电桥；所述沟道等效电阻R1′、等效电阻R2′、沟道等效电阻R3′和沟道等效电阻R4′构成第二惠斯通电桥。

[0092] 开环桥路方便测试桥路单个薄膜晶体管沟道等效电阻的阻值，同时薄膜晶体管具有自调零功能，可实现传感器零点漂移的调整，当传感器在无外加力或磁场的作用时，使得其输出电信号等于零，提高了传感器对外加力/磁检测的准确性。

[0093] 在更进一步优选的实施方式中，所述等效电阻R1与所述等效电阻R2串连，形成第一输出电压Vout1；所述等效电阻R3与所述等效电阻R4串连，形成第二输出电压Vout2；所述等效电阻R1′与所述等效电阻R2′串连，形成第三输出电压Vout1′；所述等效电阻R3′与所述等效电阻R4′串连，形成第四输出电压Vout2′。

[0094] 有外加磁场作用时，因磁力作用，所述第一悬臂梁发生弯曲，所述第一惠斯通电桥桥路阻值发生变化，所述第一输出电压Vout1和所述第二输出电压Vout2构成差分输出，实现外加磁场测量。有外加力作用到第二悬臂梁顶端时，所述第二悬臂梁发生弯曲，所述第二惠斯通电桥桥路阻值发生变化，所述第三输出电压Vout1′和所述第四输出电压Vout2′构成差分输出，实现外加力测量。

[0095] 在一种优选的实施方式中，如图4和图5所示，所述第一悬臂梁1包括二氧化硅底层5、单晶硅6、二氧化硅顶层7和13、纳米硅薄膜8、薄膜晶体管源端9、栅氧化层10、薄膜晶体管栅端11、薄膜晶体管漏端12和磁性材料3。所述第二悬臂梁2包括二氧化硅底层5、单晶硅6、二氧化硅顶层7和13、纳米硅薄膜8、薄膜晶体管源端9、栅氧化层10、薄膜晶体管栅端11、薄膜晶体管漏端12和硅质量块4。

[0096] 在进一步优选的实施方式中，所述第一硅悬梁臂1和所述第二硅悬梁臂2采用微电子加工系统(MEMS)技术制作，所述薄膜晶体管采用互补性金属氧化半导体(CMOS)工艺制作。

[0097] 在更进一步优选的实施方式中，所述传感器是在高阻单晶硅衬底上通过微电子机械加工技术(MEMS)和互补型金属氧化物半导体工艺(CMOS)实现制作，采用静电键合技术(Bonding)，在800-1000V电压、300-400℃高温下通过两个界面极大的静电力将传感器芯片与硼硅玻璃键和在一起，并利用压焊技术封装在印刷电路板(PCB)上，最后通过高精度磁场校准系统和高精度全自动推力计完成传感器特性标定。该传感器在高阻单晶硅上制作，体积小，成本低，稳定性好。

[0098] 在更进一步优选的实施方式中，所述传感器制作包括以下工艺步骤：

[0099] 步骤一：厚度为450μm的N型<100>晶向双面抛光单晶硅片；

[0100] 步骤二：用浓硫酸煮至冒白烟，冷却后用大量去离子水冲洗，再分别采用电子清洗液1号、2号各清洗两次，用大量去离子水冲洗，放入甩干机中甩干；

[0101] 步骤三：将清洗好的单晶硅片放入高温氧化炉中进行一次氧化，采用热氧化工艺生长SiO2层，氧化炉温度1180℃，生长SiO2层厚度650nm；

[0102] 步骤四：采用光刻机进行一次光刻，光刻工艺流程为涂胶、前烘、曝光、显影、坚膜、腐蚀和去胶，光刻形成薄膜晶体管有源区窗口，采用上述步骤三硅片清洗方法清洗硅片；

[0103] 步骤五：采用化学气相沉积(CVD)系统生长纳米硅薄膜，并同时进行原位低掺杂；

[0104] 步骤六：采用光刻机进行二次光刻，光刻工艺流程为涂胶、前烘、曝光、显影、坚膜、腐蚀和去胶，光刻形成薄膜晶体管原位掺杂p型沟道层，采用上述步骤三硅片清洗方法清洗硅片；

[0105] 步骤七：将清洗后硅片进行二次氧化，采用热氧化工艺生长SiO2层，在一次光刻的有源区窗口重新生长厚度50nm的SiO2层，作为栅氧化层；

[0106] 步骤八：采用低压化学气相沉积(LPCVD)系统生长多晶硅薄膜；

[0107] 步骤九：采用光刻机进行三次光刻，光刻工艺流程为涂胶、前烘、曝光、显影、坚膜、腐蚀和去胶，光刻形成薄膜晶体管多晶硅栅，同时采用上述步骤三硅片清洗方法清洗硅片；

[0108] 步骤十：采用离子注入机注入P离子，注入能量为40KeV，高剂量(例如剂量为6.0×1013)注入，多晶硅栅极磷扩散，以降低多晶硅栅极电阻率，通过多晶硅栅极自对准技术，实现薄膜晶体管源极和漏极杂质掺杂，900℃高温退火60分钟；

[0109] 步骤十一：采用光刻机进行四次光刻，光刻工艺流程为涂胶、前烘、曝光、显影、坚膜、腐蚀和去胶，光刻形成薄膜晶体管多晶硅栅，同时采用上述步骤三硅片清洗方法清洗硅片；采用湿法腐蚀去除厚度50nm的SiO2层；

[0110] 步骤十二：通过H2+O2合成氧化法进行多晶硅栅极氧化，生长SiO2层厚度400nm，实现多晶硅栅极保护；

[0111] 步骤十三：通过五次光刻，刻蚀薄膜晶体管源极、漏极和栅极；硅片正面磁控溅射铝电极，铝电极厚度0.5μm；

[0112] 步骤十四：六次光刻，反刻铝，分别形成源极、漏极和栅极电极；

[0113] 步骤十五：将硅片放入高温真空炉中，在400℃进行合金化处理，时间30min，使源极和漏极等形成良好的欧姆接触；

[0114] 步骤十六：在第一悬臂梁自由端制作磁性材料；

[0115] 步骤十七：七次光刻，光刻硅片背面形成硅杯窗口；

[0116] 步骤十八：八次光刻，双面光刻硅片正面形成悬臂梁结构窗口；

[0117] 步骤十九：采用深槽刻蚀(ICP)技术刻蚀C型硅杯，释放悬臂梁结构；

[0118] 步骤二十：传感器芯片初步测试；

[0119] 步骤二十一：传感器芯片封装；

[0120] 步骤二十二：传感器总测。

[0121] 其中，所述微电子机械加工系统(MEMS，Micro-Electro-Mechanical System)，是指对微米/纳米材料进行设计、加工、制造、测量和控制的技术，也叫做微电子机械系统、微系统、微机械等，是在微电子技术(半导体制造技术)基础上发展起来的，涉及材料、机械、电子、微电子、化学、物理学(特别是力学和光学)、生物学、医学、信息等多学科。融合了光刻、腐蚀、薄膜、LIGA、硅微加工、非硅微加工和精密机械加工等技术制作的高科技电子机械器件，其中，LIGA是指光刻、电铸和注塑；MEMS技术的特点可以归纳为小尺寸、多样化，通过MEMS技术制备的器件体积小、集成化高；所述CMOS工艺是指互补性金属氧化半导体(Complementary Metal-Oxide-Semiconductor)，其中场效应晶体管(MOSFET)是电压控制型器件，是组成CMOS数字集成电路和CMOS模拟集成电路的核心器件，所述CMOS工艺具体指互补金属氧化物(PMOS管和NMOS管)共同构成的互补型MOS集成电路制造工艺，它的特点是低功耗。

[0122] 所述LPCVD(低压化学气相沉积法)，是在压力降低到100Torr以下的一种CVD反应，广泛用于沉积掺杂或不掺杂的多晶硅、氮化硅、氧化硅、硅化物薄膜。由于低压下分子平均自由程增加，气态反应剂与副产品的质量传输速度加快，从而使形成沉积薄膜材料的反应速度加快，同时气体分布的不均匀性在很短时间内可以消除，所以沉积的薄膜质量高、均匀性好、结构完整性好、针孔少。

[0123] 所述ICP是指感应耦合等离子体，其中，感应耦合等离子体(ICP)刻蚀技术是微机电系统器件加工中的关键技术之一。

[0124] 以上结合具体实施方式和范例性实例对本发明进行了详细说明，不过这些说明并不能理解为对本发明的限制。本领域技术人员理解，在不偏离本发明精神和范围的情况下，可以对本发明技术方案及其实施方式进行多种等价替换、修饰或改进，这些均落入本发明的范围内。本发明的保护范围以所附权利要求为准。