一种时序控制器、源极驱动IC以及源极驱动方法

摘要

本发明公开了一种时序控制器、源极驱动IC以及源极驱动方法，包括编码模块和至少一个第一输出端口，所述第一输出端口，用于电连接显示面板的至少两个源极驱动IC；所述编码模块，用于向全部所述第一输出端口提供同一驱动信号，所述驱动信号至少携带全部所述第一输出端口电连接的各个所述源极驱动IC的地址和各个所述源极驱动IC对应的像素数据。本发明提供的时序控制器的编码模块向第一输出端口提供至少携带有各个源极驱动IC地址和像素数据的驱动信号，可以使一个第一输出端口至少输出两个源极驱动IC的像素数据，从而减少了输出端口的数量，降低了时序控制器的制作成本。

权利要求

1.一种时序控制器，其特征在于，包括编码模块和至少一个第一输出端口；

所述第一输出端口，用于电连接显示面板的至少两个源极驱动集成电路IC；

所述编码模块，用于向全部所述第一输出端口提供同一驱动信号，所述驱动信号至少携带全部所述第一输出端口电连接的各个所述源极驱动IC的IC地址和各个所述源极驱动IC对应的像素数据。

2.如权利要求1所述的时序控制器，其特征在于，所述时序控制器还包括输入端口和数据处理模块；

所述输入端口，用于接收视频数据；

所述数据处理模块，用于将所述输入端口接收的所述视频数据转换为对应于显示面板像素列的像素数据，并将所述像素数据提供至所述编码模块。

3.如权利要求2所述的时序控制器，其特征在于，所述编码模块具体用于根据所述像素数据进行编码并生成所述驱动信号，并将所述驱动信号提供给全部所述第一输出端口。

4.如权利要求1至3任一项所述的时序控制器，其特征在于，所述编码模块生成的所述驱动信号中，所述IC地址和所述像素数据一一对应且按规定的时序匹配。

5.如权利要求1所述的时序控制器，其特征在于，所述驱动信号还携带各个所述第一输出端口的端口信息和/或控制信号信息。

6.如权利要求5所述的时序控制器，其特征在于，所述控制信号包括初始触发信号、时钟信号、锁存信号和极性翻转信号中的任意一种或几种。

7.如权利要求1所述的时序控制器，其特征在于，所述第一输出端口的数量为一个，且电连接显示面板的全部所述源极驱动IC电连接；或者，所述第一输出端口的数量为至少两个，全部所述第一输出端口电连接显示面板的全部所述源极驱动IC，且每一个所述第一输出端口电连接显示面板的部分所述源极驱动IC。

8.一种时序控制器，其特征在于，包括编码模块和至少一个第一输出端和一个第二输出端口；

所述第一输出端口，用于电连接至少两个源极驱动IC；

所述第二输出端口，用于电连接全部所述第一输出端口所电连接的所述源极驱动IC；

所述编码模块，用于向全部所述第一输出端口提供同一驱动信号，所述驱动信号至少携带全部所述第一输出端口电连接的各个所述源极驱动IC对应的像素数据；以及用于向所述第二输出端口提供地址信号，所述地址信号携带各个所述源极驱动IC的IC地址。

9.如权利要求8所述的时序控制器，其特征在于，所述时序控制器还包括输入端口和数据处理模块；

所述输入端口，用于接收视频数据；

所述数据处理模块，用于将所述输入端口接收的所述视频数据转换为对应于显示面板像素列的像素数据，并将所述像素数据提供至所述编码模块。

10.如权利要求9所述的时序控制器，其特征在于，所述编码模块具体用于根据所述像素数据进行编码并生成所述驱动信号、以及生成与所述像素数据匹配的所述地址信号，并将所述驱动信号提供给全部所述第一输出端口，将所述地址信号提供给所述第二输出端口。

11.如权利要求8至10任一项所述的时序控制器，其特征在于，所述地址信号中的所述源极驱动IC的IC地址与所述驱动信号中的所述像素数据一一对应且按规定的时序匹配。

12.如权利要求8所述的时序控制器，其特征在于，所述驱动信号还携带各个所述第一输出端口的端口信息和/或控制信号的信息。

13.如权利要求12所述的时序控制器，其特征在于，所述控制信号包括初始触发信号、时钟信号、锁存信号和极性反转信号中的任意一种或几种。

14.如权利要求8所述的时序控制器，其特征在于，所述第一输出端口的数量为一个，且电连接显示面板的全部所述源极驱动IC电连接；或者，所述第一输出端口的数量为至少两个，全部所述第一输出端口电连接显示面板的全部所述源极驱动IC，且每一个所述第一输出端口电连接显示面板的部分所述源极驱动IC。

15.一种源极驱动IC，用于与权利要求1-7任一项所述的时序控制器电连接，其特征在于，每个所述源极驱动IC包括第一接收端口以及解码模块；

所述第一接收端口，用于接收所述时序控制器的第一输出端口输出的驱动信号；

所述解码模块，用于确定所述驱动信号中的当前的所述IC地址与所述解码模块自身所在的所述源极驱动IC的预存地址匹配时，获取所述驱动信号中当前的所述IC地址对应的像素数据。

16.一种源极驱动IC，用于与权利要求8-14任一项所述的时序控制器电连接，其特征在于，每个所述源极驱动IC包括第一接收端口、第二接收端口和解码模块；

所述第一接收端口，用于接收所述时序控制器的所述第一输出端口输出的各个所述源极驱动IC的驱动信号；

所述第二接收端口，用于接收所述时序控制器的所述第二输出端口输出的各个所述源极驱动IC的地址信号；

所述解码模块，用于确定所述地址信号中的当前的所述IC地址与所述解码模块自身所在的所述源极驱动IC的预存地址匹配时，获取所述驱动信号中当前的所述IC地址对应的像素数据。

17.一种源极驱动方法，采用如权利要求1-7任一项所述的时序控制器驱动权利要求15所述的源极驱动IC，其特征在于，预先使所述时序控制器的每一个第一输出端口与至少两个所述源极驱动IC电连接；

使所述时序控制器通过所述编码模块向全部所述第一输出端口提供同一驱动信号；其中，所述驱动信号至少携带全部所述第一输出端口电连接的各个所述源极驱动IC的IC地址和各个所述源极驱动IC对应的像素数据；

使所述源极驱动IC通过所述第一接收端口接收电连接的所述时序控制器的所述第一输出端口输出的所述驱动信号；

使所述源极驱动IC通过所述解码模块确定所述驱动信号中的当前的所述IC地址与所述解码模块自身所在的所述源极驱动IC的预存地址匹配时，获取所述驱动信号中当前的所述IC地址对应的像素数据；

使所述源极驱动IC根据获取到的所述像素数据驱动显示面板的数据线。

18.一种源极驱动方法，采用如权利要求8-14任一项所述的时序控制器驱动如权利要求16所述的源极驱动IC，其特征在于，预先使所述时序控制器的每一个第一输出端口与至少两个所述源极驱动IC电连接，使所述时序控制器的第二输出端口与全部所述源极驱动IC电连接；

使所述时序控制器通过所述编码模块向全部所述第一输出端口提供同一驱动信号，以及向所述第二输出端口提供地址信号，其中，所述地址信号携带各个所述源极驱动IC的IC地址，所述驱动信号至少携带全部所述第一输出端口电连接的各个所述源极驱动IC对应的像素数据；

使所述源极驱动IC通过第二接收端口接收与所述源极驱动IC电连接的所述时序控制器的所述第二输出端口输出的所述地址信号，以及通过第一接收端口接收与所述源极驱动IC电连接的所述时序控制器的所述第一输出端口输出的所述驱动信号；

使所述源极驱动IC通过所述解码模块确定所述地址信号中的当前的所述IC地址与所述解码模块自身所在的所述源极驱动IC的预存地址匹配时，获取所述驱动信号中当前的所述IC地址对应的像素数据；

使所述源极驱动IC根据获取到的所述像素数据驱动显示面板的数据线。

说明书

一种时序控制器、源极驱动IC以及源极驱动方法

技术领域

[0001] 本发明涉及液晶显示领域，尤其涉及一种时序控制器、源极驱动IC以及源极驱动方法。

背景技术

[0002] 时序控制器也称作为时序控制电路、逻辑板电路，是液晶屏显示当前视频图像信号的关键部件，使一个能把供阴极射线管显示器显示的视频数据转换为供液晶屏显示的像素数据的部件。时序控制器通常位于液晶屏和前端信号处理电路之间，前端信号处理电路处理的视频数据，经过时序控制器的转换后，再加到液晶屏上才能够重现图像。

[0003] 图1为传统显示面板的源极驱动IC(Integrated Circuit，IC)与时序控制器的连接方式图。时序控制器1包括多个输出端口3，每个输出端口3与一个源极驱动IC4电连接。然而，随着液晶显示器分辨率越来越高的发展趋势，如果时序控制器的输出端口仍是以一对一的方式与源极驱动IC电连接，则液晶显示屏分辨率的提高，会使时序控制器的输出端口也相应增加，进而使的时序控制器的制作成本进一步提高。

发明内容

[0004] 本发明的目的是提供一种时序控制器、源极驱动IC及源极驱动方法，以解决液晶显示屏分辨率的提高，会使时序控制器的输出端口也相应增加，进而使的时序控制器的制作成本进一步提高的问题。

[0005] 本发明的目的是通过以下技术方案实现的：

[0006] 本发明实施例一提供一种时序控制器，包括编码模块和至少一个第一输出端口；

[0007] 所述第一输出端口，用于电连接显示面板的至少两个源极驱动集成电路IC；

[0008] 所述编码模块，用于向全部所述第一输出端口提供同一驱动信号，所述驱动信号至少携带全部所述第一输出端口电连接的各个所述源极驱动IC的IC地址和各个所述源极驱动IC对应的像素数据。

[0009] 本发明实施例一有益效果如下：本发明提供的时序控制器的编码模块向第一输出端口提供至少携带有各个源极驱动IC的IC地址和像素数据的驱动信号，可以使一个第一输出端口至少输出两个源极驱动IC的像素数据，从而减少了输出端口的数量，降低了时序控制器的制作成本。

[0010] 优选的，所述时序控制器还包括输入端口和数据处理模块；

[0011] 所述输入端口，用于接收视频数据；

[0012] 所述数据处理模块，用于将所述输入端口接收的所述视频数据转换为对应于显示面板像素列的像素数据，并将所述像素数据提供至所述编码模块。

[0013] 优选的，所述编码模块具体用于根据所述像素数据进行编码并生成所述驱动信号，并将所述驱动信号提供给全部所述第一输出端口。本实施例中，所述编码模块通过对所述数据处理模块生成的像素数据进行编码可以生成所述驱动信号。

[0014] 优选的，所述编码模块生成的所述驱动信号中，所述源极驱动IC的数据地址和所述像素数据一一对应且按规定的时序匹配。本实施例中，所述源极驱动IC的IC地址和所述像素数据一一对应且按规定的时序匹配，可以使所述时序控制器通过所述源极驱动IC的IC地址在确定了所述第一输出端口连接的具体源极驱动IC时，将所述源极驱动IC对应的所述像素数据提供给所述源极驱动IC。

[0015] 优选的，所述驱动信号还携带各个所述第一输出端口的端口信息和/或控制信号信息。本实施例中，所述驱动信号还携带各个所述第一输出端口的端口信息，可以使所述时序控制器更加快速有效的将所述源极驱动IC的像素数据分配给各个所述源极驱动IC。

[0016] 优选的，所述控制信号包括初始触发信号、时钟信号、锁存信号和极性翻转信号中的任意一种或几种。

[0017] 优选的，所述第一输出端口的数量为一个，且电连接显示面板的全部所述源极驱动IC电连接；或者，所述第一输出端口的数量为至少两个，全部所述第一输出端口电连接显示面板的全部所述源极驱动IC，且每一个所述第一输出端口电连接显示面板的部分所述源极驱动IC。

[0018] 本发明实施例二提供一种时序控制器，包括编码模块和至少一个第一输出端和一个第二输出端口；

[0019] 所述第一输出端口，用于电连接至少两个源极驱动IC；

[0020] 所述第二输出端口，用于电连接全部所述第一输出端口所电连接的所述源极驱动IC；

[0021] 所述编码模块，用于向全部所述第一输出端口提供同一驱动信号，所述驱动信号至少携带全部所述第一输出端口电连接的各个所述源极驱动IC对应的像素数据；以及用于向所述第二输出端口提供地址信号，所述地址信号携带各个所述源极驱动IC的IC地址。

[0022] 本发明实施例二有益效果如下：本发明提供的时序控制器的编码模块向第一输出端口提供至少携带有各个源极驱动IC像素数据的驱动信号，向所述第二输出端口提供各个源极驱动IC的IC地址，可以使一个第一输出端口至少输出两个源极驱动IC的像素数据，从而减少了输出端口的数量，降低了时序控制器的制作成本。而且地址信号和驱动信号分开发送，减少了同一时间时序控制器的数据输出量，从而可以在减少输出端口数量的同时降低了时序控制器对带宽的要求。

[0023] 优选的，所述时序控制器还包括输入端口和数据处理模块；

[0024] 所述输入端口，用于接收视频数据；

[0025] 所述数据处理模块，用于将所述输入端口接收的所述视频数据转换为对应于显示面板像素列的像素数据，并将所述像素数据提供至所述编码模块。

[0026] 优选的，所述编码模块具体用于根据所述像素数据进行编码并生成所述驱动信号、以及生成与所述像素数据匹配的所述地址信号，并将所述驱动信号提供给全部所述第一输出端口，将所述地址信号提供给所述第二输出端口。本实施例中，所述编码模块通过根据所述显示处理模块生成的像素数据进行编码可以生成所述驱动信号和所述地址信号。

[0027] 优选的，所述地址信号中的述源极驱动IC的IC地址与所述驱动信号中的所述像素数据一一对应且按规定的时序匹配。本实施例中，所述地址信号中的述源极驱动IC的地址与所述驱动信号中的所述像素数据一一对应且按规定的时序匹配，可以使所述时序控制器通过所述地址信号中的述源极驱动IC的地址在确定了所述第一输出端口连接的具体源极躯体IC时，将所述源极驱动IC对应的所述像素数据提供给所述源极驱动IC。

[0028] 优选的，所述驱动信号还携带各个所述第一输出端口的端口信息和/或控制信号的信息。本实施例中，所述驱动信号还携带各个所述第一输出端口的端口信息，可以使所述时序控制器更加快速有效的将所述源极驱动IC的像素数据分配给各个所述源极驱动IC。

[0029] 优选的，所述控制信号包括初始触发信号、时钟信号、锁存信号和极性反转信号中的任意一种或几种。

[0030] 优选的，所述第一输出端口的数量为一个，且电连接显示面板的全部所述源极驱动IC电连接；或者，所述第一输出端口的数量为至少两个，全部所述第一输出端口电连接显示面板的全部所述源极驱动IC，且每一个所述第一输出端口电连接显示面板的部分所述源极驱动IC。

[0031] 本发明实施例三提供一种源极驱动IC，用于与本发明实施例一提供的时序控制器电连接，所述第一接收端口，用于接收所述时序控制器的第一输出端口输出的驱动信号；

[0032] 所述解码模块，用于确定所述驱动信号中的当前的所述IC地址与所述解码模块自身所在的所述源极驱动IC的预存地址匹配时，获取所述驱动信号中当前的所述IC地址对应的像素数据。

[0033] 本发明实施例三有益效果如下：本发明实施例三提供的源极驱动IC设置有解码模块，用于在所述驱动信号中的所述源极驱动IC的地址与所述源极驱动IC的地址匹配时，将所述输出信号中的所述源极驱动IC的所述像素数据提供给当前所述源极驱动IC，从而可以使所述源极驱动IC能够获得所述时序控制器输出的所述源极驱动IC所需的像素数据。

[0034] 本发明实施例四提供一种源极驱动IC，用于与本发明实施例二提供的时序控制器电连接，每个所述源极驱动IC包括第一接收端口、第二接收端口以及解码模块；

[0035] 所述第一接收端口，用于接收所述时序控制器的所述第一输出端口输出的各个所述源极驱动IC的驱动信号；

[0036] 所述第二接收端口，用于接收所述时序控制器的所述第二输出端口输出的各个所述源极驱动IC的地址信号；

[0037] 所述解码模块，用于确定所述地址信号中的当前的所述IC地址与所述解码模块自身所在的所述源极驱动IC的预存地址匹配时，获取所述驱动信号中当前的所述IC地址对应的像素数据。

[0038] 本发明实施例四有益效果如下：本发明实施例四提供的源极驱动IC设置有解码模块，用于解析实施例二所输出的各个所述源极驱动IC的地址号，在所述源极驱动IC的地址与当前所述源极驱动IC的地址匹配时，解析所述时序控制器的所述第一输出端口输出的与所述源极驱动IC对应的像素数据，并将所述源极驱动IC的所述像素数据提供给当前所述源极驱动IC，从而可以使所述源极驱动IC能够获得所述时序控制器输出的所述源极驱动IC所需的像素数据。

[0039] 本发明实施例五提供一种源极驱动方法，采用本发明实施例一提供的时序控制器驱动本发明实施例三提供的源极驱动IC，所述方法包括：

[0040] 预先使所述时序控制器的每一个第一输出端口与至少两个所述源极驱动IC电连接；

[0041] 使所述时序控制器通过所述编码模块向全部所述第一输出端口提供同一驱动信号；其中，所述驱动信号至少携带全部所述第一输出端口电连接的各个所述源极驱动IC的IC地址和各个所述源极驱动IC对应的像素数据；

[0042] 使所述源极驱动IC通过所述第一接收端口接收电连接的所述时序控制器的所述第一输出端口输出的所述驱动信号；

[0043] 使所述源极驱动IC通过所述解码模块确定所述驱动信号中的当前的所述IC地址与所述解码模块自身所在的所述源极驱动IC的预存地址匹配时，获取所述驱动信号中当前的所述IC地址对应的像素数据；

[0044] 使所述源极驱动IC根据获取到的所述像素数据驱动显示面板的数据线。

[0045] 本发明实施例五有益效果如下：所述时序控制器输出至少携带各个所述源极驱动IC的地址和各个所述源极驱动IC对应的像素数据的驱动信号，所述源极驱动IC的解码模块解析所述驱动信号，当所述驱动信号中的所述源极驱动IC的地址与当前所述源极驱动IC的地址匹配时，将所述输出信号中的所述源极驱动IC的所述像素数据提供给当前所述源极驱动IC，可以使所述时序控制器输出的驱动信号，能够被所述源极驱动IC解析并使所述源极驱动IC获得所需的像素数据，从而能够通过具有较少输出端口的时序控制器输出源极驱动IC所需的像素数据，并使所述源极驱动IC驱动像素单元进行显示。

[0046] 本发明实施例六提供一种源极驱动方法，采用本发明实施例二提供的时序控制器驱动本发明实施例四提供的源极驱动IC，所述方法包括：

[0047] 预先使所述时序控制器的每一个第一输出端口与至少两个所述源极驱动IC电连接，使所述时序控制器的第二输出端口与全部所述源极驱动IC电连接；

[0048] 使所述时序控制器通过所述编码模块向全部所述第一输出端口提供同一驱动信号，以及向所述第二输出端口提供地址信号，其中，所述地址信号携带各个所述源极驱动IC的IC地址，所述驱动信号至少携带全部所述第一输出端口电连接的各个所述源极驱动IC对应的像素数据；

[0049] 使所述源极驱动IC通过第二接收端口接收与所述源极驱动IC电连接的所述时序控制器的所述第二输出端口输出的所述地址信号，以及通过第一接收端口接收与所述源极驱动IC电连接的所述时序控制器的所述第一输出端口输出的所述驱动信号；

[0050] 使所述源极驱动IC通过所述解码模块确定所述地址信号中的当前的所述IC地址与所述解码模块自身所在的所述源极驱动IC的预存地址匹配时，获取所述驱动信号中当前的所述IC地址对应的像素数据；

[0051] 使所述源极驱动IC根据获取到的所述像素数据驱动显示面板的数据线。

[0052] 本发明实施例六有益效果如下：所述时序控制器的第一输出端口输出至少携带各个所述源极驱动IC对应的像素数据的驱动信号，所述时序控制器的第二输出端口输出各个所述源极驱动IC的地址，所述源极驱动IC的解码模块解析所述地址信号，当所述驱动信号中的所述源极驱动IC的地址与当前所述源极驱动IC的地址匹配时，将所述驱动信号中的所述源极驱动IC的所述像素数据提供给当前所述源极驱动IC，可以使所述时序控制器输出的地址信号，能够被所述源极驱动IC解析并使所述源极驱动IC获得所需的像素数据，从而能够通过具有较少输出端口的时序控制器输出源极驱动IC所需的像素数据，并使所述源极驱动IC驱动像素单元进行显示。

附图说明

[0053] 图1为传统时序控制器与源极驱动IC的连接示意图；

[0054] 图2为本发明实施例一提供的时序控制器与源极驱动IC的连接示意图；

[0055] 图3为本发明实施例一提供的时序控制器的结构示意图；

[0056] 图4为本发明实施例一提供的时序控制器输出的地址信号和显示信号的关系示意图；

[0057] 图5为本发明实施例二提供的时序控制器与源极驱动IC的连接示意图；

[0058] 图6为本发明实施例二提供的时序控制器的结构示意图；

[0059] 图7为本发明实施例二提供的时序控制器输出的地址信号和显示信号的关系示意图；

[0060] 图8为本发明实施例三提供的源极驱动IC的结构示意图；

[0061] 图9为本发明实施例四提供的源极驱动IC的结构示意图；

[0062] 图10为本发明实施例五提供的源极驱动IC驱动方法的流程图；

[0063] 图11为本发明实施例六提供的源极驱动IC驱动方法的流程图。

具体实施方式

[0064] 下面结合说明书附图对本发明实施例的实现过程进行详细说明。需要注意的是，自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。

[0065] 参见图2，本发明实施例一提供一种时序控制器1，包括编码模块2和至少一个第一输出端口3。每个第一输出端口3的一端与时序控制器的编码模块2电连接，另一端与显示面板的源极驱动集成电路IC4电连接，其中，每个第一输出端口3至少与两个源极驱动集成电路IC4电连接。

[0066] 在具体实施时，可以根据需要具体设置时序控制器1的第一输出端口3的数量以及与第一输出端口3电连接的源极驱动IC4的数量。例如，时序控制器1包括一个第一输出端口3，则由一个第一输出端口3电连接全部的源极驱动IC4。又例如，时序控制器1包括两个第一输出端口3，两个输出端口3可以各连一半数量的源极驱动IC4；两个输出端口3也可以是不均等的电连接全部的源极驱动IC4，即一个第一输出端口3电连接少部分源极驱动IC4，另一个第一输出端口3电连接剩余的多数源极驱动IC4。

[0067] 图3示出了本发明实施例提供的一种时序控制器的具体结构示意图，时序控制器1包括编码模块2和至少一个第一输出端口3，还包括输入端口5和数据处理模块6，数据处理模块6一端与输入端口5电连接，另一端与编码模块2电连接。

[0068] 输入端口5用于接收前端处理电路提供的视频数据。

[0069] 数据处理模块6用于将视频数据转换为对应于显示面板像素列的像素数据，并将像素数据提供给编码模块。

[0070] 编码模块2具体用于根据像素数据进行编码并生成驱动信号，其中，驱动信号至少携带有全部第一输出端口3电连接的各个源极驱动IC4的IC地址以及各个源极驱动IC4对应的像素数据。优选的，驱动信号还可以携带各个第一输出端口3的端口信息和/或控制信号信息。驱动信号携带有各个第一输出端口3的端口信息时，可以降低各个第一输出端口的数据传输量，降低时序控制器以少量端口输出源极驱动IC的所需信号时对各个输出端口的带宽要求。

[0071] 优选的，编码模块2生成的驱动信号中，IC地址和像素数据一一对应且按规定的时序匹配。即每一个源极驱动IC的IC地址都与一个源极驱动IC的像素数据一一对应且按规定的时序匹配，并都对应于一个源极驱动IC4，以便驱动信号传输到具体的源极驱动IC4时，驱动信号能够根据所携带的源极驱动IC的IC地址识别当前的源极驱动IC4，并将驱动信号中，属于当前源极驱动IC4的像素数据提供给数据线。如图4所示，给出了一种源极驱动IC的IC地址和像素数据的具体时序匹配示意图。

[0072] 优选的，驱动信号还携带控制信号信息，控制信号包括初始触发信号、时钟信号、锁存信号和极性翻转信号中的任意一种或几种。驱动信号还携带有控制信号信息，可以进一步减少输出端口的数量，避免时序控制器还需额外的输出端口来输出源极驱动IC或栅极驱动IC所需的控制信号。

[0073] 本发明实施例一有益效果如下：本发明实施例一提供的时序控制器的编码模块向第一输出端口提供至少携带有各个源极驱动IC地址和像素数据的驱动信号，可以使一个第一输出端口至少输出两个源极驱动IC的像素数据，从而减少了输出端口的数量，降低了时序控制器的制作成本。

[0074] 基于同一发明构思，本发明实施例二提供一种时序控制器11，参见图5，包括编码模块12、至少一个第一输出端口13以及一个第二输出端口10。每个第一输出端口13和第二输出端口10的一端与时序控制器11的编码模块12电连接，另一端与显示面板的源极驱动IC14电连接，其中，每个第一输出端口13至少与两个源极驱动IC14电连接，第二输出端口10电连接全部的源极驱动IC14。

[0075] 在具体实施时，可以根据需要具体设置时序控制器的第一输出端口的数量以及第一输出端口电连接的源极驱动IC的数量。例如，时序控制器11包括一个第一输出端口13，则由一个第一输出端口13电连接全部的源极驱动IC14。又例如，时序控制器11包括两个第一输出端口13，两个第一输出端13口可以各连一半数量的源极驱动IC14；两个输出端口13也可以是不均等的电连接全部的源极驱动IC14，即一个第一输出端口13电连接少部分源极驱动IC14，另一个第一输出端口13电连接剩余的多数源极驱动IC14。

[0076] 图6示出了本发明实施例二提供的一种时序控制器的具体结构示意图，时序控制器11包括编码模块12和至少一个第一输出端口13，时序控制器11还包括输入端口15和数据处理模块16。

[0077] 输入端口15用于接收前端处理电路提供的视频数据。

[0078] 数据处理模块16用于根据视频数据生成对应显示面板像素列的像素数据，并将像素数据提供给编码模块。

[0079] 编码模块12具体用于根据所述像素数据进行编码并生成驱动信号、以及生成与像素数据匹配的地址信号，并将驱动信号提供给全部第一输出端口13，将所述地址信号提供给所述第二输出端口10，其中，驱动信号至少携带有全部第一输出端口13电连接的各个所述源极驱动IC14的像素数据，地址信号至少携带有第一输出端口13电连接的各个所述源极驱动IC14的IC地址。其中，如图7所示，地址信号中的一个源极驱动IC的地址与驱动信号中的一个源极驱动IC的像素数据一一对应且按规定的时序匹配并都对应于一个源极驱动IC14，以便驱动信号传输到具体的源极驱动集成电路IC14时，地址信号能够根据所携带的源极驱动IC的IC地址识别当前的源极驱动集成电路IC14，将驱动信号中属于当前源极驱动集成电路IC14的像素数据提供给当前源极驱动集成电路IC14。

[0080] 优选的，第一输出端口14输出的驱动信号还携带各个第一输出端口14的端口信息和/或控制信号信息。驱动信号还携带有各个第一输出端口14的端口信息，可以降低各个第一输出端口14的数据传输量，降低时序控制器以少量端口输出时对各个输出端口的带宽要求。

[0081] 优选的，驱动信号还携带控制信号信息，控制信号包括初始触发信号、时钟信号、锁存信号和极性翻转信号中的任意一种或几种。驱动信号还携带有控制信号信息，可以进一步减少输出端口的数量，避免时序控制器还需额外的输出端口来输出源极驱动集成电路IC或栅极驱动集成电路IC所需的控制信号。

[0082] 本发明实施例二有益效果如下：本发明提供的时序控制器的编码模块向第一输出端口提供至少携带有各个源极驱动IC像素数据的驱动信号，向第二输出端口提供各个源极驱动IC的IC地址，可以使一个第一输出端口至少输出两个源极驱动IC的像素数据，从而减少了输出端口的数量，降低了时序控制器的制作成本。而且地址信号和驱动信号分开发送，减少了同一时间时序控制器的数据输出量，从而可以在减少输出端口数量的同时降低了时序控制器对带宽的要求。

[0083] 基于同一发明构思，本发明实施例三还提供一种源极驱动IC，用于与本发明实施例一提供的时序控制器1电连接。如图8所示，源极驱动IC4包括第一接收端口7以及解码模块8，第一接收端口7用于接收时序控制器第一输出端口3输出的驱动信号，解码模块8用于确定所述驱动信号中的当前的IC地址与解码模块8自身所在的源极驱动IC4的预存地址匹配时，获取驱动信号中当前的IC地址对应的像素数据。

[0084] 优选的，源极驱动IC还可以包括保存源极驱动IC的地址保存模块。保存模块中保存的源极驱动IC的地址用于与驱动信号中的源极驱动IC的IC地址匹配。

[0085] 本发明实施例三有益效果如下：本发明实施例三提供的源极驱动IC4设置有解码模块8，用于确定所述驱动信号中的当前的IC地址与解码模块8自身所在的源极驱动IC4的预存地址匹配时，获取驱动信号中当前的IC地址对应的像素数据，从而可以使源极驱动IC4能够获得时序控制器输出的源极驱动IC4所需的像素数据。

[0086] 基于同一发明构思，本发明实施例四还提供一种源极驱动IC，用于与本发明实施例二提供的时序控制器电连接。如图9所示，源极驱动IC14包括第一接收端口17、第二接收端口19以及解码模块18，第一接收端口17用于接收时序控制器第一输出端口13输出的驱动信号，第二接收端口19用于接收第二输出端口10输出的地址信号，解码模块18用于确定地址信号中的当前的IC地址与解码模块自身所在的源极驱动IC14的预存地址匹配时，获取驱动信号中当前的IC地址对应的像素数据。源极驱动IC14进一步将像素数据通过数据线传输到显示面板的像素区以驱动像素区的像素单元进行图像显示。

[0087] 需要说明的是，源极驱动IC14还可以包括保存源极驱动IC14的地址保存模块。保存模块中保存的源极驱动IC14的预存地址用于与驱动信号中的源极驱动IC14的IC地址匹配。

[0088] 本发明实施例四有益效果如下：本发明实施例四提供的源极驱动IC设置有解码模块，用于解析实施例二所输出的各个源极驱动IC的地址号，在当前的IC地址与解码模块自身所在的源极驱动IC14的预存地址匹配时，从而可以获取时序控制器中第一输出端口输出的与当前的IC地址对应的像素数据。以使源极驱动IC14可以进一步将像素数据通过数据线传输到显示面板的像素区以驱动像素区的像素单元进行图像显示。

[0089] 基于同一发明构思，本发明实施例五提供一种源极驱动方法，采用本发明实施例一提供的时序控制器驱动本发明实施例三提供的多个源极驱动IC。下面结合图4给出的时序图，对图10给出的源极驱动IC的驱动流程图进行具体如下说明：

[0090] S101、预先使时序控制器的每一个第一输出端口与至少两个源极驱动IC电连接。

[0091] S102、使时序控制器通过编码模块向全部第一输出端口提供同一驱动信号。具体的可以包括，使时序控制器的数据处理模块将时序控制器的输入端口接收的视频数据转换为对应于显示面板像素列的像素数据，并将像素数据提供给编码模块；使编码模块根据像素数据进行编码并生成驱动信号，并将驱动信号传输至全部第一输出端口。其中，驱动信号至少携带全部第一输出端口电连接的各个源极驱动IC的IC地址和各个源极驱动IC对应的像素数据。

[0092] S103、使源极驱动IC通过第一接收端口接收电连接的时序控制器的第一输出端口输出的驱动信号。

[0093] S104、使源极驱动IC通过解码模块确定驱动信号中的当前的IC地址与解码模块自身所在的源极驱动IC的预存地址匹配时，获取驱动信号中当前的IC地址对应的像素数据。优选的，可以使源极驱动IC预先保存当前源极驱动IC的地址。例如，参见图4，当时序控制器输出的驱动信号中的IC1地址与源极驱动IC的地址匹配时，源极驱动IC获取驱动信号中与IC1地址对应的像素数据IC1像素数据。

[0094] S105、使源极驱动IC根据获取到的像素数据驱动显示面板的数据线。

[0095] 本发明实施例五有益效果如下：时序控制器输出至少携带各个源极驱动IC的地址和各个源极驱动IC对应的像素数据的驱动信号，源极驱动IC的解码模块在确定驱动信号中的当前的IC地址与解码模块自身所在的源极驱动IC的预存地址匹配时，获取驱动信号中当前的IC地址对应的像素数据，可以使具有较少输出端口的时序控制器输出的驱动信号，能够被源极驱动IC解析并使源极驱动IC获得所需的像素数据，并使源极驱动IC驱动像素单元进行显示。

[0096] 基于同一发明构思，本发明实施例六提供一种源极驱动方法。采用本发明实施例二提供的时序控制器驱动本发明实施例四提供的多个源极驱动IC。下面结合图7给出的时序图，对11给出的源极驱动IC的驱动流程图进行具体如下说明：

[0097] S201、预先使时序控制器的每一个第一输出端口与至少两个源极驱动IC电连接，使时序控制器的第二输出端口与全部源极驱动IC电连接。

[0098] S202、使时序控制器通过编码模块向全部第一输出端口提供同一驱动信号，向第二输出端口提供地址信号。具体的可以包括，使时序控制器的数据处理模块将时序控制器的输入端口接收的视频数据转换为对应于显示面板像素列的像素数据，并将像素数据提供给编码模块；使编码模块根据所述像素数据进行编码并生成驱动信号、以及生成与像素数据匹配的地址信号；其中，驱动信号至少携带全部第一输出端口电连接的各个源极驱动IC的像素数据，地址信号携带各个源极驱动IC的IC地址。

[0099] S203、使源极驱动IC通过第二接收端口接收时序控制器的第二输出端口输出的各个源极驱动IC的IC地址，以及使源极驱动IC通过第一接收端口接收时序控制器的第一输出端口输出的各个源极驱动IC的像素数据。

[0100] S204、使源极驱动IC通过解码模块确定地址信号中的当前的IC地址与解码模块自身所在的源极驱动IC的预存地址匹配时，获取驱动信号中当前的IC地址对应的像素数据。优选的，可以使源极驱动IC预先保存当前源极驱动IC的地址。例如，参见图7，当时序控制器输出的地址信号中的IC1地址与源极驱动IC的地址匹配时，源极驱动IC获取驱动信号中与IC1地址对应的像素数据IC1像素数据。

[0101] S205、使源极驱动IC根据获取到的像素数据驱动显示面板的数据线。

[0102] 本发明实施例六有益效果如下：通过使时序控制器的第一输出端口输出至少携带各个源极驱动IC对应的像素数据的驱动信号，使时序控制器的第二输出端口输出各个源极驱动IC的地址，当源极驱动IC的解码模块在确定地址信号中的当前的IC地址与解码模块自身所在的源极驱动IC的预存地址匹配时，获取驱动信号中当前的IC地址对应的像素数据，可以使时序控制器输出的地址信号，能够被源极驱动IC解析并使源极驱动IC获得所需的像素数据，从而能够通过具有较少输出端口的时序控制器输出源极驱动IC所需的像素数据，并使源极驱动IC驱动像素单元进行显示。

[0103] 显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。