本发明公开了一种栅极驱动电路及液晶显示器，该栅极驱动电路包括：输入与锁存电路、电性连接所述输入与锁存电路的信号处理电路以及电性连接所述信号处理电路的输出缓冲电路。其中，输入与锁存电路或信号处理电路包括并联设置的两个开关组件。每一开关组件分别包括串联设置的两个开关管，该两个开关组件的一开关组件的两个开关管的控制端与另一开关组件的两个开关管的控制端交叉连接。本发明通过设置两个开关组件并将其内部的开关管的控制端进行交叉连接，使得两个开关管所受的压力程度相同，极大的提高了电路工作的稳定性。
1.一种栅极驱动电路，其特征在于，包括：输入与锁存电路、电性连接所述输入与锁存电路的信号处理电路以及电性连接所述信号处理电路的输出缓冲电路；
所述输入与锁存电路根据上级扫描驱动信号、第一时钟信号以及与所述第一时钟信号反相的第二时钟信号输出第一控制信号，所述信号处理电路根据所述第一控制信号以及第三时钟信号输出第二控制信号，所述输出缓冲电路根据所述第二控制信号输出本级扫描驱动信号；
其中，所述输入与锁存电路或所述信号处理电路包括并联设置的两个开关组件，其中每一所述开关组件分别包括串联设置的两个开关管，所述两个开关组件的一开关组件的两个开关管的控制端与所述两个开关组件的另一开关组件的两个开关管的控制端交叉连接。
2.根据权利要求1所述的栅极驱动电路，其特征在于，所述输入与锁存电路包括：第一时钟控制反相器、第二时钟控制反相器以及第一反相器，所述第一时钟控制反相器的正相控制端接入所述第一时钟信号，所述第一时钟控制反相器的反相控制端接入所述第二时钟信号，所述第一时钟控制反相器的输入端接入所述上级扫描驱动信号，所述第一时钟控制反相器的输出端连接所述第二时钟控制反相器的输出端，所述第二时钟控制反相器的正相控制端接入所述第二时钟信号，所述第二时钟控制反相器的反相控制端接入第一时钟信号，所述第一反相器的输入端连接所述第一时钟控制反相器的输出端和所述第二时钟控制反相器的输出端，所述第一反相器的输出端连接所述第二时钟控制反相器的输入端，并输出所述第一控制信号，其中所述第一时钟控制反相器和所述第二时钟控制反相器的至少一个内设置有连接于所述第一时钟控制反相器和所述第二时钟控制反相器的至少一个的输出端与参考电位之间的所述两个开关组件。
3.根据权利要求2所述的栅极驱动电路，其特征在于，
所述第一时钟控制反相器包括第一P型开关管、第二P型开关管、第三P型开关管、第四P型开关管、第一N型开关管、第二N型开关管、第三N型开关管以及第四N型开关管；
所述第一P型开关管控制端与所述第四P型开关管的控制端相连接，并接入所述第二时钟信号，所述第二P型开关管的控制端和所述第三P型开关管的控制端相连接，并接入所述上级扫描驱动信号，所述第一P型开关管的第一传输端和所述第三P型开关管的第一传输端接入高参考电位，所述第二P型开关管的第一传输端与所述第一P型开关管的第二传输端相连接，所述第四P型开关管的第一传输端和所述第三P型开关管的第二传输端相连接，所述第二P型开关管的第二传输端和所述第四P型开关管的第二传输端连接所述第一时钟控制反相器的输出端；
所述第一N型开关管的控制端与所述第四N型开关管的控制端相连接，并接入所述上级扫描驱动信号，所述第二N型开关管和所述第三N型开关管的控制端相连接，并接入所述第一时钟信号，所述第二N型开关管的第一传输端和所述第四N型开关管的第一传输端接入低参考电位，所述第一N型开关管的第一传输端与所述第二N型开关管的第二传输端相连接，所述第三N型开关管的第一传输端与所述第四N型开关管的第二传输端相连接，所述第一N型开关管的第二传输端和所述第三N型开关管的第二传输端连接所述第一时钟控制反相器的输出端。
4.根据权利要求2所述的栅极驱动电路，其特征在于，
所述第二时钟控制反相器包括第五P型开关管、第六P型开关管、七P型开关管、第八P型开关管、第五N型开关管、第六N型开关管，第七N型开关管、第八N型开关管；
所述第五P型开关管的控制端与和第八P型开关管的控制端相连接，并接入所述第一控制信号，所述第六P型开关管的控制端与第七P型开关管的控制端相连接，并接入所述第一时钟信号，其中所述第五P型开关管的第一传输端和所述第七P型开关管的第一传输端接入高参考点位，所述第五P型开关管的第二传输端与所述第六P型开关管的第一传输端相连接，所述第八P型开关管的第一传输端与所述第七P型开关管的第二传输端相连接，所述第八P型开关管的第二传输端和所述第六P型开关管的第二传输端连接所述第二时钟控制反相器的输出端；
所述第五N型开关管的控制端与第八N型开关管的控制端相连接，并接入所述第二时钟信号，所述第六N型开关管的控制端与第七N型开关管的控制端相连接，并接入所述第一控制信号，所述第六N型开关管的第一传输端和所述第八N型开关管的第一传输端接入低参考电位，所述第五N型开关管的第一传输端与所述第六N型开关管的第二传输端相连接，所述第八N型开关管第二传输端与所述第七N型开关管的第一传输端相连接，所述第五N型开关管第二传输端和所述第七N型开关管的第二传输端连接所述第二时钟控制反相器的输出端。
5.根据权利要求4所述的栅极驱动电路，其特征在于，
所述信号处理电路为一与非门，所述与非门电路的第一输入端接入所述第一控制信号，所述与非门电路的第二输入端接入所述第三时钟信号，所述与非门电路的输出端输出所述第二控制信号，所述与非门电路包括设置于所述与非门电路的输出端与参考电位之间的所述两个开关组件。
6.根据权利要求5所述的栅极驱动电路，其特征在于，
所述信号处理电路包括第九P型开关管、第十P型开关管、第九N型开关管、第十N型开关管、第十一N型开关管、第十二N型开关管；
所述第九P型开关管的控制端接入所述第一控制信号，所述第十P型开关管的控制端接入所述第三时钟信号，所述第九P型开关管的第一传输端和所述第十P型开关管的第一传输端接入高参考电位，所述第九P型开关管的第二传输端和所述第十P型开关管的第二传输端与所述与非门的输出端相连接；
所述第九N型开关管的控制端和第十二N型开关管的控制端相连接，并接入所述第一控制信号，所述第十N型开关管的控制端和第十一N型开关管的控制端相连接，并接入所述第三时钟信号，所述第十N型开关管的第一输入端和所述第十二N型开关管的第一输入端接入低参考电位，所述第九N型开关管的第一传输端与所述第十N型开关管的第二传输端相连接，所述第十一N型开关管的第一传输端连接于所述第十二N型开关管的第二传输端，所述第九N型开关管的第二输出端与所述第十一N型开关管的第二输出端连接所述与非门的输出端。
7.根据权利要求1所述的栅极驱动电路，其特征在于，
所述信号处理电路为一与非门，所述与非门电路的第一输入端接入所述第一控制信号，所述与非门电路的第二输入端接入所述第三时钟信号，所述与非门电路的输出端输出所述第二控制信号，所述与非门电路包括设置于所述与非门电路的输出端与参考电位之间的所述两个开关组件。
8.根据权利要求7所述的栅极驱动电路，其特征在于，
所述信号处理电路包括第一P型开关管、第二P型开关管、第一N型开关管、第二N型开关管、第三N型开关管、第四N型开关管；
所述第一P型开关管的控制端接入所述第一控制信号，所述第二P型开关管的控制端接入所述第三时钟信号，所述第一P型开关管的第一传输端和所述第二P型开关管的第一传输端接入高参考电位，所述第一P型开关管的第二传输端和所述第二P型开关管的第二传输端与所述与非门的输出端相连接；
所述第一N型开关管的控制端和第四N型开关管的控制端相连接，并接入所述第一控制信号，所述第二N型开关管的控制端和第三N型开关管的控制端相连接，并接入所述第三时钟信号，所述第二N型开关管的第一输入端和所述第四N型开关管的第一输入端接入低参考电位，所述第一N型开关管的第一传输端与所述第二N型开关管的第二传输端相连接，所述第三N型开关管的第一传输端连接于所述第四N型开关管的第二传输端，所述第一N型开关管的第二输出端与所述第三N型开关管的第二输出端连接所述与非门的输出端。
9.根据权利要求1所述的栅极驱动电路，其特征在于，
所述输出缓冲电路包括依次串联的奇数个第二反相器，接近所述信号处理电路的第二反向器的输入端接入所述第二控制信号，远离所述信号处理电路的第二反相器输出端输出所述本级扫描驱动信号。
10.一种液晶显示器，其特征在于，所述液晶显示器包括多个级联设置的如权利要求1-
一种基于栅极驱动电路及其液晶显示器
技术领域
[0001] 本发明涉及显示技术领域，特别是涉及一种栅极驱动电路及其液晶显示器。
背景技术
[0002] Gate Driver On Array，简称GOA，也就是利用现有薄膜晶体管液晶显示器Array制程将Gate行扫描驱动信号电路制作在Array基板上，实现对Gate逐行扫描的驱动方式的一项技术。
[0003] 随着低温多晶硅(LTPS)半导体薄膜晶体管的发展，而且由于LTPS半导体本身超高载流子迁移率的特性，相应的面板周边集成电路也成为大家关注的焦点，并且很多人投入到System on Panel(SOP)的相关技术研究，并逐步成为现实。
[0004] 一般LTPS工艺中普遍采用的CMOS GOA功能的模块设计，其中包括了：Latch锁存器单元，用于级传信号的锁存，是GOA电路设计的核心部分，主要由两个时钟控制反相器和两个反相器组成；与非门信号处理单元，通过CK控制信号线与锁存的数据进行与非处理，用于产生本级的控制端驱动信号；CMOS电路的输出Buffer，用于增加控制端驱动信号的驱动能力，减小传输信号的RC Loading。
[0005] 对于时钟控制反相器和与非门，我们定义靠近VGH和VGL的晶体管为第一晶体管，靠近输出端的晶体管为第二晶体管。
[0006] 上述两个模块的电路连接方式较为单一，其中第一和第二晶体管在长时间工作的过程中需要承受的Stress程度不一样，因此第一和第二晶体管的变异程度也不一样。这种晶体管的不均匀性可能会导致信号锁存的变异以及与非门逻辑的错误，严重时会影响电路的正常工作，造成整个电路的失效。
发明内容
[0007] 本发明主要解决的技术问题是提供一种栅极驱动电路及其液晶显示器，能够有效提高电路设计的均匀性以及电路工作的稳定性。
[0008] 为解决上述技术问题，本发明采用的一个技术方案是：提供一种栅极驱动电路，包括：输入与锁存电路、电性连接输入与锁存电路的信号处理电路以及电性连接信号处理电路的输出缓冲电路；
[0009] 输入与锁存电路根据上级扫描驱动信号、第一时钟信号以及与第一时钟信号反相的第二时钟信号输出第一控制信号，信号处理电路根据第一控制信号以及第三时钟信号输出第二控制信号，输出缓冲电路根据第二控制信号输出本级扫描驱动信号；
[0010] 其中，输入与锁存电路或信号处理电路包括并联设置的两个开关组件，其中每一开关组件分别包括串联设置的两个开关管，两个开关组件的一开关组件的两个开关管的控制端与两个开关组件的另一开关组件的两个开关管的控制端交叉连接。
[0011] 其中，输入与锁存电路包括：第一时钟控制反相器、第二时钟控制反相器以及第一反相器，第一时钟控制反相器的正相控制端接入第一时钟信号，第一时钟控制反相器的反相控制端接入第二时钟信号，第一时钟控制反相器的输入端接入上级扫描驱动信号，第一时钟控制反相器的输出端连接第二时钟控制反相器的输出端，第二时钟控制反相器的正相控制端接入第二时钟信号，第二时钟控制反相器的反相控制端接入第一时钟信号，第一反相器的输入端连接第一时钟控制反相器的输出端和第二时钟控制反相器的输出端，第一反相器的输出端连接第二时钟控制反相器的输入端，并输出第一控制信号，其中第一时钟控制反相器和第二时钟控制反相器的至少一个内设置有连接于第一时钟控制反相器和第二时钟控制反相器的至少一个的输出端与参考电位之间的两个开关组件。
[0012] 其中，第一时钟控制反相器包括第一P型开关管、第二P型开关管、第三P型开关管、第四P型开关管、第一N型开关管、第二N型开关管、第三N型开关管以及第四N型开关管；
[0013] 第一P型开关管控制端与第四P型开关管的控制端相连接，并接入第二时钟信号，第二P型开关管的控制端和第三P型开关管的控制端相连接，并接入上级扫描驱动信号，第一P型开关管的第一传输端和第三P型开关管的第一传输端接入高参考电位，第二P型开关管的第一传输端与第一P型开关管的第二传输端相连接，第四P型开关管的第一传输端和第三P型开关管的第二传输端相连接，第二P型开关管的第二传输端和第四P型开关管的第二传输端连接第一时钟控制反相器的输出端；
[0014] 第一N型开关管的控制端与第四N型开关管的控制端相连接，并接入上级扫描驱动信号，第二N型开关管和第三N型开关管的控制端相连接，并接入第一时钟信号，第二N型开关管的第一传输端和第四N型开关管的第一传输端接入低参考电位，第一N型开关管的第一传输端与第二N型开关管的第二传输端相连接，第三N型开关管的第一传输端与第四N型开关管的第二传输端相连接，第一N型开关管的第二传输端和第三N型开关管的第二传输端连接第一时钟控制反相器的输出端。
[0015] 其中，第二时钟控制反相器包括第五P型开关管、第六P型开关管、七P型开关管、第八P型开关管、第五N型开关管、第六N型开关管，第七N型开关管、第八N型开关管；
[0016] 第五P型开关管的控制端与和第八P型开关管的控制端相连接，并接入第一控制信号，第六P型开关管的控制端与第七P型开关管的控制端相连接，并接入第一时钟信号，其中第五P型开关管的第一传输端和第七P型开关管的第一传输端接入高参考点位，第五P型开关管的第二传输端与第六P型开关管的第一传输端相连接，第八P型开关管的第一传输端与第七P型开关管的第二传输端相连接，第八P型开关管的第二传输端和第六P型开关管的第二传输端连接第二时钟控制反相器的输出端；
[0017] 第五N型开关管的控制端与第八N型开关管的控制端相连接，并接入第二时钟信号，第六N型开关管的控制端与第七N型开关管的控制端相连接，并接入第一控制信号，第六N型开关管的第一传输端和第八N型开关管的第一传输端接入低参考电位，第五N型开关管的第一传输端 与第六N型开关管的第二传输端相连接，第八N型开关管第二传输端与第七N型开关管的第一传输端相连接，第五N型开关管第二传输端和第七N型开关管的第二传输端连接第二时钟控制反相器的输出端。
[0018] 信号处理电路为一与非门，与非门电路的第一输入端接入第一控制信号，与非门电路的第二输入端接入第三时钟信号，与非门电路的输出端输出第二控制信号，与非门电路包括设置于与非门电路的输出端与参考电位之间的两个开关组件。
[0019] 信号处理电路包括第九P型开关管、第十P型开关管、第九N型开关管、第十N型开关管、第十一N型开关管、第十二N型开关管；
[0020] 第九P型开关管的控制端接入第一控制信号，第十P型开关管的控制端接入第三时钟信号，第九P型开关管的第一传输端和第十P型开关管的第一传输端接入高参考电位，第九P型开关管的第二传输端和第十P型开关管的第二传输端与与非门的输出端相连接；
[0021] 第九N型开关管的控制端和第十二N型开关管的控制端相连接，并接入第一控制信号，第十N型开关管的控制端和第十一N型开关管的控制端相连接，并接入第三时钟信号，第十N型开关管的第一输入端和第十二N型开关管的第一输入端接入低参考电位，第九N型开关管的第一传输端与第十N型开关管的第二传输端相连接，第十一N型开关管的第一传输端连接于第十二N型开关管的第二传输端，第九N型开关管的第二输出端与第十一N型开关管的第二输出端连接与非门的输出端。
[0022] 其中，信号处理电路为一与非门，与非门电路的第一输入端接入第一控制信号，与非门电路的第二输入端接入第三时钟信号，与非门电路的输出端输出第二控制信号，与非门电路包括设置于与非门电路的输出端与参考电位之间的两个开关组件。
[0023] 其中，信号处理电路包括第一P型开关管、第二P型开关管、第一N型开关管、第二N型开关管、第三N型开关管、第四N型开关管；
[0024] 第一P型开关管的控制端接入第一控制信号，第二P型开关管的控制端接入第三时钟信号，第一P型开关管的第一传输端和第二P型开关管的第一传输端接入高参考电位，第一P型开关管的第二传输端和第二 P型开关管的第二传输端与与非门的输出端相连接；
[0025] 第一N型开关管的控制端和第四N型开关管的控制端相连接，并接入第一控制信号，第二N型开关管的控制端和第三N型开关管的控制端相连接，并接入第三时钟信号，第二N型开关管的第一输入端和第四N型开关管的第一输入端接入低参考电位，第一N型开关管的第一传输端与第二N型开关管的第二传输端相连接，第三N型开关管的第一传输端连接于第四N型开关管的第二传输端，第一N型开关管的第二输出端与第三N型开关管的第二输出端连接与非门的输出端。
[0026] 其中，输出缓冲电路包括依次串联的奇数个第二反相器，接近信号处理电路的第二反向器的输入端接入第二控制信号，远离信号处理电路的第二反相器输出端输出本级扫描驱动信号。
[0027] 为了解决上述问题，本发明还提供了一种液晶显示器，包括多个级联设置的上述的栅极驱动电路。
[0028] 本发明的有益效果是：区别于现有技术的情况，本发明通过设置两个开关组件并将其内部的开关管的控制端进行交叉连接，使得两个开关管所受的压力程度相同，极大的提高了电路工作的稳定性。
附图说明
[0029] 图1是本发明栅极驱动电路第一实施例的电路结构示意图；
[0030] 图2是本发明栅极驱动电路的工作时序图；
[0031] 图3是本发明栅极驱动电路第二实施例的电路结构示意图；
[0032] 图4是本发明栅极驱动电路第三实施例的电路结构示意图；
[0033] 图5是本发明液晶显示器一实施例的结构示意图。
具体实施方式
[0034] 在说明书及权利要求书当中使用了某些词汇来指称特定的组件，所属领域中的技术人员应该可以理解，制造商可能会用不同的名词来称呼同样的组件。本说明书及权利要求书并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的基准。下面结合附图和实施例对本发明进行详细说明。
[0035] 参阅图1，为本发明栅极驱动电路第一实施例的电路结构示意图，该栅极驱动电路包括：输入与锁存电路11、电性连接输入与锁存电路11的信号处理电路12、电性连接信号处理电路12的输出缓冲电路13；
[0036] 输入与锁存电路11根据上级扫描驱动信号G(N-1)、第一时钟信号CK1以及与第一时钟信号CK1反相的第二时钟信号CK2输出第一控制信号Q(N)，信号处理电路12根据第一控制信号Q(N)以及第三时钟信号CK3输出第二控制信号A(N)，输出缓冲电路13根据第二控制信号A(N)输出本级扫描驱动信号G(N)；
[0037] 其中，输入与锁存电路11或信号处理电路12包括并联设置的两个开关组件，其中每一开关组件分别包括串联设置的两个开关管，两个开关组件的一开关组件的两个开关管的控制端与两个开关组件的另一开关组件的两个开关管的控制端交叉连接。
[0038] 其中，输入与锁存电路11包括：第一时钟控制反相器111、第二时钟控制反相器112以及第一反相器F1，第一时钟控制反相器111的正相控制端接入第一时钟信号CK1，第一时钟控制反相器111的反相控制端接入第二时钟信号CK2，第一时钟控制反相器111的输入端接入上级扫描驱动信号G(N-1)，第一时钟控制反相器111的输出端连接第二时钟控制反相器112的输出端，第二时钟控制反相器112的正相控制端接入第二时钟信号CK2，第二时钟控制反相器112的反相控制端接入第一时钟信号CK1，第一反相器F1的输入端连接第一时钟控制反相器111的输出端和第二时钟控制反相器112的输出端，第一反相器F1的输出端连接第二时钟控制反相器112的输入端，并输出第一控制信号Q(N)，其中第一时钟控制反相器111和第二时钟控制反相器112的至少一个内设置有连接于第一时钟控制反相器111和第二时钟控制反相器112的至少一个的输出端与参考电位之间的两个开关组件。
[0039] 其中，第一时钟控制反相器111包括第一P型开关管TP1、第二P型开关管TP2、第三P型开关管TP3、第四P型开关管TP4、第一N型开关管TN1、第二N型开关管TN2、第三N型开关管TN3以及第四N型开关管TN4；
[0040] 第一P型开关管TP1控制端与第四P型开关管TP4的控制端相连接，并接入第二时钟信号CK2，第二P型开关管TP2的控制端和第三P型开关管TP4的控制端相连接，并接入上级扫描驱动信号G(N-1)，第一P型开关管TP1的第一传输端和第三P型开关管TP3的第一传输端接入高参考电位VGH，第二P型开关管TP2的第一传输端与第一P型开关管TP1的第二传输端相连接，第四P型开关管TP4的第一传输端和第三P型开关管TP3的第二传输端相连接，第二P型开关管TP2的第二传输端和第四P型开关管TP4的第二传输端连接第一时钟控制反相器111的输出端；
[0041] 第一N型开关管TN1的控制端与第四N型开关管TN4的控制端相连接，并接入上级扫描驱动信号G(N-1)，第二N型开关管TN2和第三N型开关管TN3的控制端相连接，并接入第一时钟信号CK1，第二N型开关管TN2的第一传输端和第四N型开关管TN4的第一传输端接入低参考电位VGL，第一N型开关管TN1的第一传输端与第二N型开关管TN2的第二传输端相连接，第三N型开关管TN3的第一传输端与第四N型开关管TN4的第二传输端相连接，第一N型开关管TN1的第二传输端和第三N型开关管TN4的第二传输端连接第一时钟控制反相器111的输出端。
[0042] 其中，第二时钟控制反相器112包括第五P型开关管TP5、第六P型开关管TP6、七P型开关管TP7、第八P型开关管TP8、第五N型开关管TN5、第六N型开关管TN6，第七N型开关管TN7、第八N型开关管TN8；
[0043] 第五P型开关管TP5的控制端与和第八P型开关管TP8的控制端相连接，并接入第一控制信号Q(N)，第六P型开关管TP6的控制端与第七P型开关管TP7的控制端相连接，并接入第一时钟信号CK1，其中第五P型开关管TP5的第一传输端和第七P型开关管TP7的第一传输端接入高参考点位VGH，第五P型开关管TP5的第二传输端与第六P型开关管TP6的第一传输端相连接，第八P型开关管TP8的第一传输端与第七P型开关管TP7的第二传输端相连接，第八P型开关管TP8的第二传 输端和第六P型开关管TP6的第二传输端连接第二时钟控制反相器112的输出端；
[0044] 第五N型开关管TN5的控制端与第八N型开关管TN8的控制端相连接，并接入第二时钟信号CK2，第六N型开关管TN6的控制端与第七N型开关管TN7的控制端相连接，并接入第一控制信号Q(N)，第六N型开关管TN6的第一传输端和第八N型开关管TN8的第一传输端接入低参考电位，第五N型开关管TN5的第一传输端与第六N型开关管TN6的第二传输端相连接，第八N型开关管TN8第二传输端与第七N型开关管TN7的第一传输端相连接，第五N型开关管TN5第二传输端和第七N型开关管TN7的第二传输端连接第二时钟控制反相器112的输出端。
[0045] 其中，信号处理电路12为一与非门，与非门电路的第一输入端接入第一控制信号Q(N)，与非门电路的第二输入端接入第三时钟信号CK3，与非门电路的输出端输出第二控制信号A(N)，与非门电路包括设置于与非门电路的输出端与参考电位之间的两个开关组件。
[0046] 信号处理电路12包括第九P型开关管TP9、第十P型开关管TP10、第九N型开关管TN9、第十N型开关管TN10、第十一N型开关管TN11、第十二N型开关管TN12；
[0047] 第九P型开关管TP9的控制端接入第一控制信号Q(N)，第十P型开关管TP10的控制端接入第三时钟信号CK3，第九P型开关管TP9的第一传输端和第十P型开关管TP10的第一传输端接入高参考电位VGH，第九P型开关管TP9的第二传输端和第十P型开关TP10管的第二传输端与与非门的输出端相连接；
[0048] 第九N型开关管TN9的控制端和第十二N型开关管TN12的控制端相连接，并接入第一控制信号Q(N)，第十N型开关管TN10的控制端和第十一N型开关管TN11的控制端相连接，并接入第三时钟信号CK3，第十N型开关管TN10的第一输入端和第十二N型开关管TN12的第一输入端接入低参考电位VGL，第九N型开关管TN9的第一传输端与第十N型开关管TN10的第二传输端相连接，第十一N型开关管TN11的 第一传输端连接于第十二N型开关管TN12的第二传输端，第九N型开关管TN9的第二输出端与第十一N型开关管TN11的第二输出端连接与非门的输出端。
[0049] 其中，输出缓冲电路13包括依次串联的奇数个第二反相器F2，接近信号处理电路12的第二反向器F2的输入端接入第二控制信号A(N)，远离信号处理电路12的第二反相器F2输出端输出本级扫描驱动信号G(N)。
[0050] 其中，开关管可以是薄膜晶体管TFT，其控制端为薄膜晶体管的栅极，第一传输端和第二传输端分别为源极和漏极。
[0051] 图2为本发明栅极驱动电路的工作时序图，结合图1以及图2，当产生高电位的上级扫描驱动信号G(N-1)时，第一时钟信号(CK1)也为高电位信号，第二时钟信号CK2为低电位信号，第一P型开关管TP1和第四P型开关管TP4打开,第一N型开关管TN1和第四N型开关管TN4打开，第二N型开关管TN2和第三N型开关管TN3打开，则第四P型开关管TP4和第三N型开关管TN3的第二传输端的连接节点的电压等于恒压低电位信号VGL的电压值，经过第一反相器F1反相后得到第一控制信号Q(N)，此时第一控制信号Q(N)为高电平信号；当第一时钟信号CK1变为低电平信号时，上级扫描驱动信号G(N-1)也变为低电平信号，此时第一时钟控制反相器111不工作，第二时钟控制反相器112中第六N型开关管TN6和第七N型开关管TN7打开，第六P型开关管TP6和第七P型开关管TP7打开，第五N型开关管TN5和第八N型开关管TN8打开，则第四P型开关管TP4和第三N型开关管TN3的第二传输端的连接节点的电压被锁存在低参考电位VGL的电压值；当产生高电位的第三时钟信号CK3时，信号处理电路12中的第九N型开关管TN9和第十N型开关管TN10打开，则此时第二控制信号A(N)为低电平信号，经过输出缓冲电路13内依次串联的奇数个(图3中只画出了3个)第二反相器F2的反相作用，输出高电位的本级正相扫描驱动信号G(N)。
[0052] 在本发明实施例中，由于在输入与锁存电路11中将原先的一个时 钟控制反相器拆分成两个，并将这两个时钟控制反相器交叉连接，使得接近VGH和VGL的晶体管与靠近输出端的晶体管(等效)所受的压力程度相同，有效提高电路设计的均匀性以及电路工作的稳定性。
[0053] 在本发明一个优选的实施例中，输入与锁存电路11还包括一第三反相器(F3)，第二时钟信号(CK2)由第一时钟信号(CK1)经该第三反相器(F3)反相得到。
[0054] 在本发明一个优选的实施例中，输入与锁存电路11还包括一复位电路113，复位电路113具有一第十一P型开关管TP11，第十一P型开关管TP11的控制端接入复位信号Reset，第一传输端接入高参考点位VGH，第二传输端连接于第一时钟控制反相器111和第二时钟控制反相器112的输出端。
[0055] 参阅图3，为本发明栅极驱动电路第二实施例的电路结构示意图，该栅极驱动电路包括：输入与锁存电路31、电性连接输入与锁存电路31的信号处理电路32、电性连接信号处理电路32的输出缓冲电路33。
[0056] 输入与锁存电路31根据上级扫描驱动信号G(N-1)、第一时钟信号CK1以及与第一时钟信号CK1反相的第二时钟信号CK2输出第一控制信号Q(N)，信号处理电路32根据第一控制信号Q(N)以及第三时钟信号CK3输出第二控制信号A(N)，输出缓冲电路33根据第二控制信号A(N)输出本级扫描驱动信号G(N)；
[0057] 其中，信号处理电路32为一与非门，与非门电路的第一输入端接入第一控制信号Q(N)，与非门电路的第二输入端接入第三时钟信号CK3，与非门电路的输出端输出第二控制信号A(N)，与非门电路包括设置于与非门电路的输出端与参考电位之间的两个开关组件。
[0058] 其中，信号处理电路32包括第一P型开关管TP1、第二P型开关管TP2、第一N型开关管TN1、第二N型开关管TN2、第三N型开关管TN3、第四N型开关管TN4；
[0059] 第一P型开关管TP1的控制端接入第一控制信号Q(N)，第二P型开关管TP2的控制端接入第三时钟信号CK3，第一P型开关管TP1的第一传输端和第二P型开关管TP2的第一传输端接入高参考电位VGH， 第一P型开关管TP1的第二传输端和第二P型开关管TP2的第二传输端与与非门的输出端相连接；
[0060] 第一N型开关管TN1的控制端和第四N型开关管TN4的控制端相连接，并接入第一控制信号Q(N)，第二N型开关管TN2的控制端和第三N型开关管TN3的控制端相连接，并接入第三时钟信号CK3，第二N型开关管TN2的第一输入端和第四N型开关管TN4的第一输入端接入低参考电位VGL，第一N型开关管TN1的第一传输端与第二N型开关管TN2的第二传输端相连接，第三N型开关管TN3的第一传输端连接于第四N型开关管TN4的第二传输端，第一N型开关管TN1的第二输出端与第三N型开关管TN3的第二输出端连接与非门的输出端。
[0061] 输入与锁存电路31包括：第一时钟控制反相器311、第二时钟控制反相器312以及第一反相器F1，第一时钟控制反相器311的正相控制端接入第一时钟信号CK1，第一时钟控制反相器311的反相控制端接入第二时钟信号CK2，第一时钟控制反相器311的输入端接入上级扫描驱动信号G(N-1)，第一时钟控制反相器311的输出端连接第二时钟控制反相器312的输出端，第二时钟控制反相器312的正相控制端接入第二时钟信号CK2，第二时钟控制反相器312的反相控制端接入第一时钟信号CK1，第一反相器F1的输入端连接第一时钟控制反相器311的输出端和第二时钟控制反相器312的输出端，第一反相器F1的输出端连接第二时钟控制反相器312的输入端，并输出第一控制信号CK1；
[0062] 其中，第一时钟控制反相器311包括第三P型开关管TP3、第四P型开关管TP4、第五N型开关管TN5、第六N型开关管TN6；
[0063] 第三P型开关管TP3控制端接入第二时钟信号CK2，第一传输端接入高参考电位VGH，第二传输端与第二P型开关管TP2的第一传输端相连接；第四P型开关管TP4的控制端接入上级扫描驱动信号G(N-1)，第四P型开关管的第二传输端和第五N型开关管TN5的第二传输端与第一时钟控制反相器311的输出端相连接；第五N型开关管TN5的控制端接入上级第扫描驱动信号G(N-1)，第一传输端与第六N型开关管TN6的第二传输端相连接；第六N型开关管TN6的控制端接入第一时 钟信号CK1，第六N型开关管TN6的第一传输端接入低参考电位VGL；
[0064] 第二时钟控制反相器312包括第五P型开关管TP5、第六P型开关管TP6、第七N型开关管TN7，第八N型开关管TN8；
[0065] 第五P型开关管TP5的控制端接入第一时钟信号CK1，第一传输端接入高参考点位VGH，第二传输端与第六P型开关管TP6的第一传输端相连接；第六P型开关管TP6的控制端接入第一控制信号Q(N)，第六P型开关管TP6的第二传输端和第七N型开关管TN7的第二传输端与第二时钟控制反相器312输出端相连接；第七N型开关管TN7的控制端接入第一控制信号Q(N)，第一传输端与第八N型开关管TN8的第二传输端相连接；第八N型开关管TN8的控制端接入第二时钟信号CK2，第一传输端接入低参考电位VGL。
[0066] 其中，输出缓冲电路33包括依次串联的奇数个第二反相器F2，接近信号处理电路的第二反向器F2的输入端接入第二控制信号A(N)，远离信号处理电路32的第二反相器F2输出端输出本级扫描驱动信号G(N)。
[0067] 结合图2和图3，当产生高电位的第三时钟控制信号CK3时，第一控制信号Q(N)也处在高电位，信号处理电路32中第一N型开关管TN1、第四N型开关管TN4、第二N型开关管TN2、第三N型开关管TN3全部打开，则输出的第二控制信号A(N)为低电平信号。
[0068] 在本发明实施例中，通过在信号处理电路32中将原先的与非门拆分成两个，并将这两个与非门交叉连接，使得接近VGL的晶体管与靠近第二控制信号A(N)输出点的晶体管(等效)所受的压力程度相同，有效提高电路设计的均匀性以及电路工作的稳定性。
[0069] 参阅图4，本发明栅极驱动电路第二实施例还可以和第一实施例相结合以形成本发明栅极驱动电路第三实施例，具体结构以及电路工作原理在上述实施例中已经有了详尽的描述，在此不做赘述。
[0070] 参阅图5，本发明还提供了一种液晶显示器一实施例的结构示意图，该液晶显示器包括显示面板701及背光702，显示面板701中包括多个级联设置的上述栅极驱动电路，其具体实施方式类似，这里不再赘述。
[0071] 此外，本发明实施例中的栅极驱动电路不仅仅局限应用于液晶显示器，本领域技术人员可以知道，还可以应用于OLED显示面板等领域，以及应用于手机、显示器、电视的栅极驱动领域。
[0072] 以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
