熔丝结构及其形成方法

摘要

一种熔丝结构及其形成方法，其中形成方法包括：提供衬底；在所述衬底内形成熔丝区，所述熔丝区内掺杂有第一类型离子，且所述熔丝区位于所述衬底的表面；在所述熔丝区两侧的衬底表面形成替代层；在所述替代层的侧壁表面形成替代侧墙，部分所述替代侧墙位于部分熔丝区表面；在相邻替代侧墙之间的熔丝区表面形成导电层。所形成的熔丝结构尺寸缩小、性能提高。

权利要求

1.一种熔丝结构的形成方法，其特征在于，包括：

提供衬底；

在所述衬底内形成熔丝区，所述熔丝区内掺杂有第一类型离子，且所述熔丝区位于所述衬底的表面；

在衬底表面形成替代膜；

在所述替代膜表面形成图形化层，所述图形化层覆盖位于所述熔丝区两侧的部分替代膜表面；

以所述图形化层为掩膜，刻蚀所述替代膜直至暴露出所述衬底表面为止，在所述熔丝区两侧的衬底表面形成替代层；

在所述替代层的侧壁表面形成替代侧墙，部分所述替代侧墙位于部分熔丝区表面；

在相邻替代侧墙之间的熔丝区表面形成导电层。

2.如权利要求1所述的熔丝结构的形成方法，其特征在于，还包括：在衬底内形成若干隔离结构，所述熔丝区位于相邻隔离结构之间的衬底内，所述替代层位于所述隔离结构表面。

3.如权利要求2所述的熔丝结构的形成方法，其特征在于，所述隔离结构的材料为氧化硅、氮化硅、氮氧化硅中的一种或多种；所述隔离结构在形成所述熔丝区之前或之后形成。

4.如权利要求1所述的熔丝结构的形成方法，其特征在于，所述熔丝区周围和底部的衬底内掺杂有第二类型离子。

5.如权利要求4所述的熔丝结构的形成方法，其特征在于，所述第一类型离子为N型离子，所述第二类型离子为P型离子；所述第一类型离子为P型离子，所述第二类型离子为N型离子。

6.如权利要求1所述的熔丝结构的形成方法，其特征在于，所述替代层的材料为多晶硅、无定形硅、无定形碳、氧化硅、氮化硅、氮氧化硅、硅锗、锗、碳化硅中的一种或多种组合。

7.如权利要求1所述的熔丝结构的形成方法，其特征在于，所述替代侧墙的形成工艺包括：在衬底表面、熔丝区表面以及替代层的侧壁和顶部表面形成侧墙膜；采用无掩膜工艺回刻蚀所述侧墙膜直至暴露出所述衬底和熔丝区表面为止，形成所述替代侧墙。

8.如权利要求1所述的熔丝结构的形成方法，其特征在于，所述替代侧墙的材料与所述替代层的材料不同。

9.如权利要求1所述的熔丝结构的形成方法，其特征在于，所述导电层的材料为金属硅化物材料。

10.如权利要求9所述的熔丝结构的形成方法，其特征在于，所述导电层的形成工艺为自对准金属硅化工艺。

11.如权利要求10所述的熔丝结构的形成方法，其特征在于，所述自对准金属硅化工艺包括：在所述熔丝区、部分侧墙、以及部分替代层的表面形成金属层；进行热处理工艺，使所述金属层内的金属原子向所述熔丝区内扩散，在所述熔丝区的表面的材料成为金属硅化物材料，形成所述导电层；在形成所述导电层之后，去除剩余的金属层。

12.如权利要求11所述的熔丝结构的形成方法，其特征在于，所述金属层的形成工艺包括：在所述衬底表面、部分替代侧墙表面以及部分替代层表面形成掩膜层，所述掩膜层暴露出熔丝区表面的部分替代侧墙以及替代层表面；在所述掩膜层、部分替代侧墙表面、部分替代层表面以及熔丝区表面形成金属膜；平坦化所述金属膜直至暴露出所述掩膜层表面为止，形成金属层；在形成金属层之后，去除所述掩膜层。

13.如权利要求11所述的熔丝结构的形成方法，其特征在于，所述金属层的材料为镍或钴。

14.如权利要求1所述的熔丝结构的形成方法，其特征在于，所述导电层包括熔断区、以及位于所述熔断区两侧的电极区；所述替代层和替代侧墙位于所述导电层熔断区两侧。

15.如权利要求14所述的熔丝结构的形成方法，其特征在于，所述熔断区的宽度小于所述电极区的宽度。

16.如权利要求1所述的熔丝结构的形成方法，其特征在于，相邻替代层之间的距离为

0.2微米～0.3微米；位于熔丝区两侧的替代侧墙之间的距离为0.05微米～0.1微米。

说明书

熔丝结构及其形成方法

技术领域

[0001] 本发明涉及半导体制造技术领域，尤其涉及一种熔丝结构及其形成方法。

背景技术

[0002] 随着半导体工艺的微小化以及复杂度的提高，半导体器件也变得更容易受各种缺陷或杂质所影响，而单一金属连线、二极管或晶体管等的失效往往即构成整个芯片的缺陷。因此为了解决这个问题，现有技术便会在集成电路中形成一些可熔断的连接线(fusible links)，也就是熔丝(fuse)，以确保集成电路的可利用性。

[0003] 现有技术中，熔丝用于连接集成电路中的冗余电路，当检测发现电路具有缺陷时，这些可熔断的连接线可用于修复或取代有缺陷的电路；此外，熔丝还能够提供程序化的功能，即先将电路、器件阵列以及程序化电路在芯片上加工好，再由外部进行数据输入，通过程序化电路熔断熔丝以完成电路的设计；例如，在可编程只读存储器(Programmable Read Only Memory,PROM)中，通过熔断熔丝产生断路，即为状态“1”，而未断开的熔丝保持连接状态，即为状态“0”。

[0004] 常见的熔丝结构包括阴极和阳极、以及位于所述阴极和阳极之间的熔断区。而且，常见的熔丝结构包括电迁移模式和熔断模式两种；其中，对于熔断模式的熔丝结构来说当需要所述熔丝结构断路时，通过在所述阴极和阳极施加高压脉冲，使所述熔丝结构内产生高热，从而将熔断区的熔丝结构被高温熔断；对于电迁移模式的熔丝结构来说，通过在所述阴极和阳极施加大电流，使得熔丝结构熔断区表面的导电层材料发生电迁移，使得导电层材料向阴极和阳极移动，从而使得熔断区的导电层断开。

[0005] 然而，现有的电迁移模式的熔丝结构尺寸较大，使得用于使熔断区断开的电流较大，导致采用熔丝结构的半导体器件的能耗较高、尺寸较大，使所述半导体器件的性能不良。

发明内容

[0006] 本发明解决的问题是提供一种熔丝结构及其形成方法，使所形成的熔丝结构尺寸缩小、性能提高。

[0007] 为解决上述问题，本发明提供一种熔丝结构的形成方法，包括：提供衬底；在所述衬底内形成熔丝区，所述熔丝区内掺杂有第一类型离子，且所述熔丝区位于所述衬底的表面；在所述熔丝区两侧的衬底表面形成替代层；在所述替代层的侧壁表面形成替代侧墙，部分所述替代侧墙位于部分熔丝区表面；在相邻替代侧墙之间的熔丝区表面形成导电层。

[0008] 可选的，还包括：在衬底内形成若干隔离结构，所述熔丝区位于相邻隔离结构之间的衬底内，所述替代层位于所述隔离结构表面。

[0009] 可选的，所述隔离结构的材料为氧化硅、氮化硅、氮氧化硅中的一种或多种；所述隔离结构在形成所述熔丝区之前或之后形成。

[0010] 可选的，所述熔丝区周围和底部的衬底内掺杂有第二类型离子。

[0011] 可选的，所述第一类型离子为N型离子，所述第二类型离子为P型离子；所述第一类型离子为P型离子，所述第二类型离子为N型离子。

[0012] 可选的，所述替代层的材料为多晶硅、无定形硅、无定形碳、氧化硅、氮化硅、氮氧化硅、硅锗、锗、碳化硅中的一种或多种组合。

[0013] 可选的，所述替代层的形成工艺包括：在衬底表面形成替代膜；在所述替代膜表面形成图形化层，所述图形化层覆盖位于所述熔丝区两侧的部分替代膜表面；以所述图形化层为掩膜，刻蚀所述替代膜直至暴露出所述衬底表面为止。

[0014] 可选的，所述替代侧墙的形成工艺包括：在衬底表面、熔丝区表面以及替代层的侧壁和顶部表面形成侧墙膜；采用无掩膜工艺回刻蚀所述侧墙膜直至暴露出所述衬底和熔丝区表面为止，形成所述替代侧墙。

[0015] 可选的，所述替代侧墙的材料与所述替代层的材料不同。

[0016] 可选的，所述导电层的材料为金属硅化物材料。

[0017] 可选的，所述导电层的形成工艺为自对准金属硅化工艺。

[0018] 可选的，所述自对准金属硅化工艺包括：在所述熔丝区、部分侧墙、以及部分替代层的表面形成金属层；进行热处理工艺，使所述金属层内的金属原子向所述熔丝区内扩散，在所述熔丝区的表面的材料成为金属硅化物材料，形成所述导电层；在形成所述导电层之后，去除剩余的金属层。

[0019] 可选的，所述金属层的形成工艺包括：在所述衬底表面、部分替代侧墙表面以及部分替代层表面形成掩膜层，所述掩膜层暴露出熔丝区表面的部分替代侧墙以及替代层表面；在所述掩膜层、部分替代侧墙表面、部分替代层表面以及熔丝区表面形成金属膜；平坦化所述金属膜直至暴露出所述掩膜层表面为止，形成金属层；在形成金属层之后，去除所述掩膜层。

[0020] 可选的，所述金属层的材料为镍或钴。

[0021] 可选的，所述导电层包括熔断区、以及位于所述熔断区两侧的电极区；所述替代层和替代侧墙位于所述导电层熔断区两侧。

[0022] 可选的，所述熔断区的宽度小于所述电极区的宽度。

[0023] 可选的，相邻替代层之间的距离为0.2微米～0.3微米；位于熔丝区两侧的替代侧墙之间的距离为0.05微米～0.1微米。

[0024] 相应的，本发明还提供一种采用上述任一项方法所形成的熔丝结构，包括：衬底，所述衬底内具有若干隔离结构；位于相邻所述隔离结构之间的衬底内的熔丝区，所述熔丝区内掺杂有第一类型离子，且所述熔丝区位于所述衬底的表面；位于所述隔离结构表面的替代层；位于所述替代层的侧壁表面的替代侧墙，部分所述替代侧墙位于部分熔丝区表面；位于相邻替代侧墙之间的熔丝区表面的导电层。

[0025] 与现有技术相比，本发明的技术方案具有以下优点：

[0026] 本发明的方法中，在衬底内掺杂第一类型离子以形成熔丝区，且所述熔丝区位于衬底表面；在所述熔丝区两侧的衬底表面形成替代层，并且在所述替代层的侧壁表面形成侧墙之后，在相邻替代层和替代侧墙之间的熔丝区表面形成导电层。由于在所述替代层的侧壁表面形成替代侧墙之后，能够使得相邻替代层之间的距离缩小两个侧墙厚度的距离，以此缩小相邻替代层和替代侧墙之间的距离，从而使形成于相邻替代层和替代侧墙之间的熔丝区表面的导电层宽度缩小。由于所述导电层的宽度减小，用于提高所述导电层电阻的电流能够减小，即熔断所述导电层的电流减小，从而能够减少驱动熔丝结构工作的晶体管数量，使得所形成的熔丝结构能耗降低，且所形成的半导体器件的尺寸减小、成本降低。

[0027] 进一步，所述替代层的形成工艺包括以图形化层为掩膜，刻蚀替代膜直至暴露出所述衬底表面为止，以形成替代层。由于所述图形化层以图形化工艺形成，因此所形成的替代层的宽度、以及相邻替代层之间的距离受到所述图形化工艺的限制，具有最小尺寸。而所述替代侧墙通过在替代层表面形成侧墙膜之后，以无掩膜工艺回刻蚀所述侧墙膜而形成，所述替代侧墙的厚度不会受到图形化工艺的限制，从而能够使得相邻替代层之间的距离缩小，使得所形成的导电层宽度缩小，则能够使用于熔断所述导电层的电流减小。

[0028] 本发明的结构中，衬底内的熔丝区掺杂有第一类型离子，且所述熔丝区位于衬底表面；所述熔丝区两侧的衬底表面具有替代层，且所述替代层的侧壁表面具有侧墙，所述导电层位于相邻替代层和替代侧墙之间的熔丝区。由于相邻替代层和替代侧墙之间的距离较小，因此，位于相邻替代层和替代侧墙之间的熔丝区表面的导电层宽度较小。而所述导电层的宽度减小，使得熔断所述导电层的电流减小，从而能够减少驱动熔丝结构工作的晶体管数量，使得所形成的熔丝结构能耗降低，且所形成的半导体器件的尺寸减小、成本降低。

附图说明

[0029] 图1和图2是本发明实施例的一种熔丝结构示意图；

[0030] 图3是熔丝结构工作的电路图；

[0031] 图4至图11是本发明另一实施例的熔丝结构的形成过程的剖面结构示意图。

具体实施方式

[0032] 如背景技术所述，电迁移模式的熔丝结构尺寸较大，使得用于使熔断区断开的电流较大，导致采用熔丝结构的半导体器件的能耗较高、尺寸较大。

[0033] 经过研究发现，请参考图1和图2，图1和图2是本发明实施例的一种熔丝结构示意图，图2是图1的俯视结构示意图，图1是图2沿AA’方向的剖面结构示意图，包括：衬底100，所述衬底100内具有隔离结构101；位于所述隔离结构101表面的多晶硅层102；位于所述多晶硅层102表面的金属硅化物层103。

[0034] 其中，所述金属硅化物层103采用自对准金属硅化(SAB，Salicide Block)工艺形成于所述多晶硅层102表面。所述多晶硅层102和金属硅化物层103包括熔断区120、以及位于熔断区120两端的阳极区121和阴极区122，所述阳极区121和阴极区122的宽度大于所述熔断区120的宽度，从而当在所述阳极区121和阴极区122之间施加大电流时，能够使熔断区120的金属硅化物层103发生电迁移，使得所述金属硅化物层103的材料向所述阳极区和阴极区移动，以此使熔断区的金属硅化物层103断开，以实现熔丝结构的熔断。

[0035] 为了使所述熔断区120的金属硅化物层103能够断开，需要使通过所述熔断区120的金属硅化物层103的电流较大，以所述电流驱动金属硅化物层103的材料发生迁移。然而，由于受到半导体工艺限制，例如光刻工艺分辨率的限制，使得熔断区120的多晶硅层102和金属硅化物层103的宽度较大，因此需要较大的电流时熔断区120的金属硅化物层103发生电迁移，以使熔断区120的金属硅化物层103的电阻变大。

[0036] 请参考图3，图3是所述熔丝结构工作的电路图，包括：晶体管110，所述晶体管110的源极S与熔丝111连接，所述晶体管110的漏极D接地，所述晶体管110的栅极G与驱动电压VGS连接。由图3可知，为了对熔丝结构提供更大的电流，需要设置更多的晶体管110对所述熔丝结构111提供电流，从而增大了半导体器件的尺寸，且提高了成本。

[0037] 为了解决上述问题，本发明提出一种熔丝结构及其形成方法。其中，在熔丝结构的形成方法中，在衬底内掺杂第一类型离子以形成熔丝区，且所述熔丝区位于衬底表面；在所述熔丝区两侧的衬底表面形成替代层，并且在所述替代层的侧壁表面形成侧墙之后，在相邻替代层和替代侧墙之间的熔丝区表面形成导电层。由于在所述替代层的侧壁表面形成替代侧墙之后，能够使得相邻替代层之间的距离缩小两个侧墙厚度的距离，以此缩小相邻替代层和替代侧墙之间的距离，从而使形成于相邻替代层和替代侧墙之间的熔丝区表面的导电层宽度缩小。由于所述导电层的宽度减小，用于提高所述导电层电阻的电流能够减小，即熔断所述导电层的电流减小，从而能够减少驱动熔丝结构工作的晶体管数量，使得所形成的熔丝结构能耗降低，且所形成的半导体器件的尺寸减小、成本降低。

[0038] 为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

[0039] 图4至图11是本发明实施例的熔丝结构的形成过程的剖面结构示意图。

[0040] 请参考图4，提供衬底200；在衬底200内形成若干隔离结构201。

[0041] 所述衬底200为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅(SOI)衬底、绝缘体上锗(GOI)衬底、玻璃衬底或III-V族化合物衬底(例如氮化镓衬底或砷化镓衬底等)。

[0042] 在本实施例中，所述衬底200内具有第二类型离子，所述第二类型离子与后续形成的熔丝区内的第一类型离子的类型相反，则能够使后续形成的熔丝区与衬底200之间形成PN结，当所述熔丝区内具有载流子迁移时，所述载流子不易击穿所述PN结，因此所述熔丝区内的载流子不易进入衬底200的其它区域内，使得后续形成的熔丝区与衬底200之间相互电隔离。在本实施例中，后续所述第二类型离子为P型离子；在其它实施例中，所述第二类型离子为N型离子。

[0043] 在一实施例中，通过离子注入工艺在所述衬底200内掺杂第二类型离子。在另一实施例中，所述衬底200即P型衬底，因此，所述衬底200内具有第二类型离子。

[0044] 所述隔离结构201用于在衬底200内隔离后续形成的熔丝区与衬底200的其它区域，防止后续形成的熔丝区与衬底200其它区域之间产漏电流。在本实施例中，相邻隔离结构201之间的衬底200用于形成熔丝区，所述熔丝区在形成隔离结构201之后形成。在其他实施例中，还能够在衬底内形成熔丝区之后，在熔丝区周围的衬底内形成隔离结构。

[0045] 所述隔离结构201的材料为氧化硅、氮化硅、氮氧化硅中的一种或多种。所述隔离结构201的形成工艺包括：在衬底200表面形成第一掩膜层，所述第一掩膜层暴露出需要形成隔离结构201的对应区域和位置；以所述第一掩膜层为掩膜，采用各向异性的干法刻蚀工艺刻蚀所述衬底200，在所述衬底200内形成沟槽；在所述衬底200表面和沟槽内形成填充满所述沟槽的隔离层；平坦化所述隔离层，直至暴露出所述衬底200表面为止，在所述沟槽内形成隔离结构201。

[0046] 所述第一掩膜层能够为图形化的光刻胶层，所述第一掩膜层的材料还能够为氧化硅、氮化硅、氮氧化硅、无定形碳中的一种或多种。而所形成的沟槽侧壁相对于衬底200表面倾斜，有利于后续在所述沟槽内填充隔离层，能够避免所述隔离层内形成空洞。所述隔离层的形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺；所述平坦化工艺为抛光工艺，本实施例中，所述平坦化工艺为化学机械抛光工艺。

[0047] 在形成所述隔离层之前，还能够在所述衬底200表面、以及沟槽的侧壁和底部表面形成衬垫层；所述衬垫层用于提高所述隔离层与衬底200之间的结合界面质量；所述衬垫层的材料与所述隔离层的材料相同或不同；当所述衬垫层的材料与所述隔离层的材料不同时，所述衬垫层还能够作为平坦化所述隔离层工艺的停止层；当所述平坦化隔离层直至暴露出所述衬垫层之后，继续采用抛光工艺，或采用刻蚀工艺去除衬底200表面的衬垫层。

[0048] 本实施例中，所述隔离结构201的宽度大于0.32微米，相邻隔离结构201之间的距离大于0.32微米，由于后续需要在相邻隔离结构201之间的衬底200内形成熔丝区，而所述熔丝区表面用于形成导电层，所述导电层和所述熔丝区能够构成电迁移模式的熔丝结构，因此，相邻隔离结构201之间的距离决定了所形成的熔丝结构的宽度尺寸。而且，在本实施例中，后续形成的替代层位于所述隔离结构表面，因此所述隔离结构201的尺寸决定了后续形成的替代层的尺寸，则所述隔离结构201的尺寸需要大于或等于后续形成的替代层的尺寸。由于所述隔离结构201由所述第一掩膜层定义，而所述第一掩膜层的尺寸受到光刻工艺的分辨率限制而具有最小下限，因此，所形成的隔离结构201的宽度和相邻隔离结构201之间的距离具有最小的下限，无法进一步缩小。

[0049] 在一实施例中，所述第一掩膜层还能够采用多重图形掩膜工艺形成的掩膜，例如自对准双重图形(Self-Aligned Double Patterning，简称SADP)掩膜，使得所形成的第一掩膜层尺寸、以及相邻第一掩膜层之间的距离缩小。然而，即使采用所述多重图形掩膜工艺形成所述第一掩膜层，对所述第一掩膜层的尺寸和相邻第一掩膜层之间的距离缩小也有限度，因此，所形成的隔离结构201宽度和相邻隔离结构201之间的距离缩小依旧具有最小的下限，难以进一步缩小。

[0050] 因此，后续形成的熔丝区的宽度难以进一步缩小，容易造成后续形成于所述熔丝区表面的导电层宽度较大，则所述导电层需要较大的电流进行熔断，不仅造成熔丝结构的工作能耗较大，还会导致熔丝结构的工作电路需要较多的晶体管进行驱动，使得熔丝结构的工作电路尺寸较大，对于缩小半导体器件的尺寸、提高集成度不利。在本实施例中，后续通过在所述隔离结构201表面形成替代层和替代侧墙以缩小所述导电层的宽度，使得所述导电层更易熔断，降低了熔断所述导电层的电流。

[0051] 请参考图5，在所述衬底200内形成熔丝区202，所述熔丝区202内掺杂有第一类型离子，且所述熔丝区202位于所述衬底200的表面，所述熔丝区202位于相邻隔离结构201之间的衬底200内。

[0052] 所述熔丝区202表面用于形成导电层，而所述导电层能够在通入大电流的情况下发生电迁移，使得导电层断开，因此所述导电层和熔丝区202能够构成电迁移模式的熔丝结构。

[0053] 在本实施例中，在衬底200内形成隔离结构201之后，以离子注入工艺在相邻隔离结构201之间形成熔丝区202。在其它实施例中，还能够在衬底内以离子注入工艺形成熔丝区202之后，在所述熔丝区202两侧的衬底200内形成隔离结构。

[0054] 所述熔丝区202的形成工艺包括：在衬底200表面形成第二掩膜层，所述第二掩膜层暴露出相邻隔离结构201之间的衬底表面；以所述第二掩膜层为掩膜，采用离子注入工艺对所述衬底200掺杂第一类型离子，在衬底200内形成熔丝区202。

[0055] 所述第二掩膜层能够为图形化的光刻胶层，所述第二掩膜层的材料还能够为氧化硅、氮化硅、氮氧化硅、无定形碳中的一种或多种。所述第二掩膜层除了暴露出所述衬底200表面之外，还能够暴露出部分隔离结构201的表面，即所述第二掩膜层暴露出的区域面积能够大于所形成的熔丝区202的面积；由于所述第二掩膜层暴露出的区域尺寸较大，受到光刻工艺分辨率的限制较小，能够使所形成的第二掩膜层的尺寸更精确。

[0056] 所形成的熔丝区202的深度为2.5微米～3.5微米；本实施例中，所形成的熔丝区202的深度为3微米。所述熔丝区202内的第一类型离子掺杂浓度为2E14atoms/cm3～
2E16atoms/cm3，所述熔丝区202内的第一类型离子掺杂浓度决定了所述熔丝区202的电阻；
而所述熔丝区202的深度以及宽度决定了所述熔丝区202的横截面积，对于所述熔丝区202的电阻率造成影响；因此，所述熔丝区202内的第一类型离子掺杂浓度、以及所述熔丝区202的深度和宽度决定了通过所述熔丝区202的电流大小，继而对所形成的熔丝结构的熔断电流造成影响；通过对所述熔丝区202的掺杂浓度、所述熔丝区202的深度和宽度进行调控，能够调整所述熔丝区202的电阻，对所形成的熔丝结构的工作电流进行调整。本实施例中，所
3
述熔丝区202内的第一类型离子掺杂浓度为2E15atoms/cm。

[0057] 在本实施例中，所述第一类型离子为N型离子，则所述熔丝区202内的载流子为电子，由于电子的迁移速率较大，因此能够使产生的电流较大，所形成的熔丝结构的性能较好；所述N型离子包括磷离子和砷离子。在另一实施例中，所述第一类型离子为P型离子，则所述熔丝区202内的载流子为空穴；所述P型离子包括硼离子和铟离子。

[0058] 所述熔丝区202周围和底部的衬底200内掺杂有第二类型离子，所述第二类型离子与第一类型离子相反，使得所述熔丝区202与周围的衬底200之间形成PN结，载流子难以击穿所述PN结而逸散入衬底200内，因此，能够使所述熔丝区202与衬底200之间形成电隔离。

[0059] 在本实施例中，所述第二类型离子为P型离子，且所述衬底200内的P型离子浓度为2E14atoms/cm3～2E16atoms/cm3；本实施例中，所述衬底200内的P型离子浓度为2E15atoms/cm3。对所述衬底200内的第二类型离子掺杂浓度进行调整，能够提高熔丝区202与衬底200之间的PN结击穿电压，以提高熔丝区202与衬底200之间的电隔离能力。

[0060] 此外，所述熔丝区202内还能够掺杂其它离子，例如碳离子、氮离子或氧离子，所掺杂的其它离子能够对所述熔丝区202的电阻进行调控，以此对所述熔丝区202的电流进行调控。

[0061] 请参考图6，在所述熔丝区202两侧的衬底200表面形成替代层203。

[0062] 所述替代层203与后续形成于替代层侧壁表面的侧墙用于定义熔丝区202表面需要形成导电层的区域。本实施例中，所述替代层203位于所述隔离结构201表面，则所所替代层203不会占据衬底200表面的有效区域，有利于提高衬底200表面空间的利用率，有利于提高器件集成度。

[0063] 所述替代层203的形成工艺包括：在衬底200表面形成替代膜；在所述替代膜表面形成图形化层，所述图形化层覆盖位于所述熔丝区202两侧的部分替代膜表面；以所述图形化层为掩膜，刻蚀所述替代膜直至暴露出所述衬底200表面为止。

[0064] 在一实施例中，所述图形化层为图形化的光刻胶层，所述图形化的光刻胶层的形成工艺包括：采用涂布工艺在替代膜表面形成光刻胶膜；对所述光刻胶膜进行曝光显影工艺，使所述光刻胶膜图形化，以形成所述光刻胶层。

[0065] 在另一实施例中，图形化层以多重图形化掩膜工艺形成，有利于使所形成的替代层203的宽度以及相邻替代层203之间的距离缩小，然而，即使采用多重图形化掩膜工艺形成替代层203，所形成的替代层203的宽度以及相邻替代层203之间的距离也具有最小限度，因此后续需要在所述替代层203的侧壁表面形成替代侧墙，以缩小相邻替代层203之间暴露出的熔丝区202宽度。所述多重图形化掩膜工艺包括：自对准双重图形化(Self-aligned Double Patterned，SaDP)工艺、自对准三重图形化(Self-aligned Triple Patterned)工艺、或自对准四重图形化(Self-aligned Double Double Patterned，SaDDP)工艺。

[0066] 在一实施例中，所述图形化层的形成工艺为自对准双重图形化工艺，包括：在替代膜表面沉积牺牲膜；在所述牺牲膜表面形成图形化的光刻胶层；以所述光刻胶层为掩膜，刻蚀所述牺牲膜直至暴露出替代膜表面为止，形成牺牲层，并去除光刻胶层；在衬底200和牺牲层表面沉积图形膜；回刻蚀所述图形膜直至暴露出牺牲层和替代膜表面为止，在牺牲层两侧的侧壁表面形成图形化层；在回刻蚀工艺之后，去除牺牲层。

[0067] 所述替代层203的宽度为大于0.18微米，相邻替代层203之间的距离为0.2微米～0.3微米；所述替代层203的材料为多晶硅、无定形硅、无定形碳、氧化硅、氮化硅、氮氧化硅、硅锗、锗、碳化硅中的一种或多种组合。形成所述替代膜的工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。刻蚀所述替代膜的工艺为各向异性的干法刻蚀工艺，所形成的替代层203侧壁垂直于衬底200表面。

[0068] 在本实施例中，所述替代层203的材料为多晶硅，所述替代层203与衬底200表面形成晶体管栅极层或伪栅极层的过程中同时形成，从而减少工艺步骤，减少工艺时间，降低工艺成本。

[0069] 请参考图7，在衬底200表面、熔丝区202表面以及替代层203的侧壁和顶部表面形成侧墙膜204。

[0070] 所述侧墙膜204用于形成侧墙，由于后续形成的侧墙覆盖替代层203两侧的部分熔丝区202表面，能够使所述熔丝区202暴露出的区域宽度减小，从而使后续形成于熔丝区202表面的导电层宽度减小，则所形成的导电层易于被熔断，以此使用于熔断所形成的熔丝结构的电流减小，以此降低能耗；而且，用于提供电流的晶体管数量能够减少，从而减小了所形成的熔丝结构的工作电路的面积。

[0071] 所述侧墙膜204的材料与所述替代层203、隔离结构201或衬底200表面的材料不同，使所述侧墙膜204与替代层203、衬底200或隔离结构201之间具有较大的刻蚀选择比，则后续回刻蚀所述侧墙膜204时，对替代层203顶部表面、隔离结构201表面或衬底200表面的损伤较小。所述侧墙膜204的材料包括氧化硅、氮氧化硅、氮化硅、硅、硅锗、碳化硅、无定形碳中的一种或多种；所述侧墙膜204的形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。在本实施例中，所述侧墙膜204的材料为氮化硅，所述侧墙膜204的形成工艺为原子层沉积工艺。

[0072] 所述侧墙膜204的厚度为300埃～400埃，所述侧墙膜204的厚度决定了后续形成的侧墙的厚度。在本实施例中，所述侧墙膜204的表面还形成有牺牲膜(未标示)，所述牺牲膜用于增加所形成的侧墙底部的尺寸，使得后续形成的侧墙底部能够覆盖较多的熔丝区202表面，则所述熔丝区202表面暴露出的区域宽度较小，能够使后续形成于熔丝区202表面的导电层宽度较小。

[0073] 所述牺牲膜的材料与所述侧墙膜204的材料能够相同或不同；当所述牺牲膜的材料与所述侧墙膜204的材料不同时，使得所述牺牲膜相对于所述侧墙膜之间的具有较大的刻蚀选择比，在去除牺牲侧墙之后，对替代侧墙的损伤较小。所述牺牲膜的材料包括氧化硅、氮氧化硅、氮化硅、硅、硅锗、碳化硅、无定形碳中的一种或多种；所述牺牲膜的形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。在本实施例中，所述牺牲膜的材料为氧化硅，形成工艺为原子层沉积工艺，所述原子层沉积工艺具有良好的覆盖能力，即使相邻替代层之间的距离较小，也能够使形成于替代层侧壁表面的牺牲膜质量与形貌良好。

[0074] 所述牺牲膜的厚度为600埃～1000埃，所述侧墙膜和牺牲膜的总厚度决定了后续形成的替代侧墙底部的宽度尺寸，继而决定了熔丝区202暴露出是区域宽度，即决定了后续形成的导电层的宽度；所述侧墙膜和牺牲膜的总厚度越大，则后续形成的导电层的宽度越小。本实施例中，所述牺牲膜的厚度为800埃。需要说明的是，为了避免所述侧墙膜或牺牲膜填充满相邻替代层203之间的沟槽，所述侧墙膜和牺牲膜的总厚度小于相邻替代层203之间距离的1/2。

[0075] 请参考图8，采用无掩膜工艺回刻蚀所述侧墙膜204(如图7所示)直至暴露出所述衬底200和熔丝区202表面为止，在所述替代层203的侧壁表面形成替代侧墙204a，部分所述替代侧墙204a位于部分熔丝区202表面。

[0076] 本实施例中，所形成的替代侧墙204a底部覆盖部分熔丝区202表面，使得所述熔丝区202暴露出的表面减少，所述熔丝区202两侧的替代侧墙204a之间的距离小于相邻隔离结构201之间的距离，使得所述熔丝区202暴露出的区域尺寸缩小，则后续形成于熔丝区202表面的导电层的宽度减小，则所述导电层更易熔断，用于熔断所述导电层的电流能够减小。本实施例中，位于熔丝区202两侧的替代侧墙204a之间的距离为0.05微米～0.1微米。

[0077] 所述回刻蚀工艺为各向异性的干法刻蚀工艺，刻蚀气体包括碳氟气体，所述碳氟气体包括CF4、C4F8、CHF3、CH2F2、CH3F中的一种或多种，压强为1托至20托；当所述各向异性的干法刻蚀工艺为等离子体刻蚀工艺时，所述刻蚀气体被等离子体化，则等离子体源功率为1500瓦至3000瓦，偏置功率为100瓦至500瓦。

[0078] 在本实施例中，由于所述侧墙膜204表面还形成有牺牲膜，所述回刻蚀工艺首先刻蚀所述牺牲膜直至暴露出所述侧墙膜204表面为止，形成牺牲侧墙；在形成所述牺牲侧墙之后，对暴露出的侧墙膜204进行刻蚀直至暴露出替代成203和衬底200表面，形成替代侧墙204a。因此，所形成的替代侧墙204a位于牺牲侧墙、以及替代层203和衬底200之间，所形成的替代侧墙204a的剖面结构呈“L”形，则所述替代侧墙204a底部的宽度为所述牺牲侧墙与所述替代侧墙厚度总和，即替代侧墙204a底部的宽度为牺牲膜和侧墙膜204的厚度总和。由于所述替代侧墙204a底部的宽度较大，则所述替代侧墙204a能够覆盖更多的熔丝区202表面，使得所述熔丝区202暴露出的区域面积更小，熔丝区202两侧的替代侧墙204a之间的距离更小，后续能够形成宽度更小的导电层。

[0079] 请参考图9，在所述熔丝区202、部分侧墙204a、以及部分替代层203的表面形成金属层205。

[0080] 本实施例中，后续采用自对准硅化工艺在暴露出的熔丝区202表面形成导电层，因此需要首先在所述熔丝区202的表面形成金属层205，通过驱动所述金属层205内的金属原子向熔丝区202内扩散，能够在所述熔丝区202的表面形成以金属硅化物为材料的导电层。

[0081] 本实施例中，所述金属层205的形成工艺包括：在所述衬底200表面、部分替代侧墙204a表面以及部分替代层203表面形成第三掩膜层，所述第三掩膜层暴露出熔丝区202表面的部分替代侧墙204a以及替代层203表面；在所述掩膜层、部分替代侧墙204a表面、部分替代层203表面以及熔丝区202表面形成金属膜；平坦化所述金属膜直至暴露出所述第三掩膜层表面为止，形成金属层205；在形成金属层205之后，去除所述第三掩膜层。

[0082] 所述金属层205的材料为镍或钴，当所述衬底200的材料为硅时，能够使后续采用自对准硅化工艺形成的导电层材料为硅化镍或硅化钴。所述金属层205的形成工艺为化学气相沉积工艺、物理气相沉积工艺、原子层沉积工艺、电镀工艺或化学镀工艺。所述金属层205的厚度为50埃～150埃，所述金属层205的厚度影响到后续进入熔丝区202内的原子数量，继而影响到所形成的导电层的厚度。本实施例中，所述金属层205的厚度为100埃。

[0083] 所述第三掩膜层能够为图形化的光刻胶层；或者，所述第三掩膜层的材料还能够为氧化硅、氮化硅、氮氧化硅、无定形碳中的一种或多种，所述第三掩膜层通过以图形化的光刻胶层为掩膜刻蚀形成。在本实施例中，所述第三掩膜层暴露出所述熔丝区202以及熔丝区202两侧的替代侧墙204a表面，则所形成的金属层205覆盖于所述熔丝区202和替代侧墙204a表面。

[0084] 请参考图10和11，图11是图10的俯视结构图，图10是图11沿BB’方向的剖面结构示意图，进行热处理工艺，使所述金属层205(如图9所示)内的金属原子向所述熔丝区202内扩散，在所述熔丝区202的表面的材料成为金属硅化物材料，在相邻替代侧墙204a之间的熔丝区202表面形成导电层206。

[0085] 所述热处理工艺能够为激光退火、快速热退火、尖峰退火、形成气体退火或高压退火；所述激光退火工艺的温度大于1000℃；所述快速热退火或尖峰退火的温度为500℃～800℃；形成气体退火的温度大于400℃。

[0086] 所述热处理工艺用于驱动金属层205内的金属原子向相接触的熔丝区202内扩散，使得所述金属原子在所述熔丝区202的表面区域内，与衬底200的材料发生反应，形成金属化半导体材料层；本实施例中，所述衬底200表面的材料为硅，所形成的导电层206材料为金属硅化物，例如硅化镍或硅化钴。

[0087] 而所述热处理工艺的温度决定了金属原子进入熔丝区202的深度，继而决定了所形成的导电层206的厚度；当所述热处理工艺的温度越高，所形成的导电层206的厚度越大，则所形成的导电层206的横街面积越大。为了使所述导电层206的电阻较大，所述热处理温度不宜过高；所形成的导电层206的厚度为50埃～150埃；本实施例中，所述导电层206的厚度为100埃。

[0088] 在本实施例中，请参考图11，所形成的导电层206包括熔断区261、以及位于所述熔断区261沿Y轴方向两侧的电极区262，所述熔断区261的沿Y轴方向的宽度小于所述电极区262沿Y轴方向的宽度。由于所述熔断区261的宽度较小，在通入电流的情况下，所述熔断区
261的导电层206材料因受电迁移效应的影响，而沿X轴的方向往两端的电极区262移动，使得熔断区261的导电层206能够断开，以此实现熔断。由于所述导电层206的沿Y轴方向的宽度较小，使得驱动所述导电层206的熔断区261断开的电流能够减小，从而降低了所形成的熔丝结构的能耗，并且减小了驱动所述熔丝结构工作的晶体管数量，使得所述熔丝结构工作电路的面积减小，有利于调高半导体器件即电路的集成度。

[0089] 综上，本实施例中，在衬底内掺杂第一类型离子以形成熔丝区，且所述熔丝区位于衬底表面；在所述熔丝区两侧的衬底表面形成替代层，并且在所述替代层的侧壁表面形成侧墙之后，在相邻替代层和替代侧墙之间的熔丝区表面形成导电层。由于在所述替代层的侧壁表面形成替代侧墙之后，能够使得相邻替代层之间的距离缩小两个侧墙厚度的距离，以此缩小相邻替代层和替代侧墙之间的距离，从而使形成于相邻替代层和替代侧墙之间的熔丝区表面的导电层宽度缩小。由于所述导电层的宽度减小，用于提高所述导电层电阻的电流能够减小，即熔断所述导电层的电流减小，从而能够减少驱动熔丝结构工作的晶体管数量，使得所形成的熔丝结构能耗降低，且所形成的半导体器件的尺寸减小、成本降低。

[0090] 相应的，本发明的实施例还提供一种采用上述方法所形成的熔丝结构，请继续参考图10和图11，包括：衬底200，所述衬底200内具有若干隔离结构201；位于相邻所述隔离结构201之间的衬底200内的熔丝区202，所述熔丝区202内掺杂有第一类型离子，且所述熔丝区202位于所述衬底200的表面；位于所述隔离结构201表面的替代层203；位于所述替代层203的侧壁表面的替代侧墙204a，部分所述替代侧墙204a位于部分熔丝区202表面；位于相邻替代侧墙204a之间的熔丝区202表面的导电层206。

[0091] 本实施例中，衬底200内具有若干隔离结构201，所述熔丝区202位于相邻隔离结构201之间的衬底200内，所述替代层203位于所述隔离结构201表面。所述隔离结构201的材料为氧化硅、氮化硅、氮氧化硅中的一种或多种

[0092] 所述熔丝区202周围和底部的衬底200内掺杂有第二类型离子。所述第一类型离子为N型离子，所述第二类型离子为P型离子；所述第一类型离子为P型离子，所述第二类型离子为N型离子。

[0093] 所述替代层203的材料为多晶硅、无定形硅、无定形碳、氧化硅、氮化硅、氮氧化硅、硅锗、锗、碳化硅中的一种或多种组合。所述替代侧墙204a的材料与所述替代层203的材料不同。本实施例中，所述部分替代侧墙204a位于部分熔丝区202表面。相邻替代层203之间的距离为0.2微米～0.3微米；位于熔丝区261两侧的替代侧墙204a之间的距离为0.05微米～0.1微米。

[0094] 所述导电层206的材料为金属硅化物材料。本实施例中，所述导电层206的材料为的材料为镍化硅或钴化硅。所述导电层206包括熔断区261、以及位于所述熔断区261两侧的电极区262；所述替代层203和替代侧墙204a位于所述导电层206熔断区两侧。所述熔断区261的宽度小于所述电极区262的宽度。

[0095] 综上，本实施例中，衬底内的熔丝区掺杂有第一类型离子，且所述熔丝区位于衬底表面；所述熔丝区两侧的衬底表面具有替代层，且所述替代层的侧壁表面具有侧墙，所述导电层位于相邻替代层和替代侧墙之间的熔丝区。由于相邻替代层和替代侧墙之间的距离较小，因此，位于相邻替代层和替代侧墙之间的熔丝区表面的导电层宽度较小。而所述导电层的宽度减小，使得熔断所述导电层的电流减小，从而能够减少驱动熔丝结构工作的晶体管数量，使得所形成的熔丝结构能耗降低，且所形成的半导体器件的尺寸减小、成本降低。

[0096] 虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。