在硅鳍状物上形成LED结构

摘要

描述了在硅鳍状物模板上形成III‑V LED结构的方法。那些方法和结构可以包括：在硅鳍状物的硅(111)平面上形成n掺杂III‑V层，在n掺杂III‑V层上形成量子阱层，在量子阱层上形成p掺杂III‑V层，以及随后在p掺杂III‑V层上形成欧姆接触层。

权利要求

1.一种形成发光二极管(LED)结构的方法，包括：

在衬底之上形成硅鳍状物结构，所述硅鳍状物结构具有突出穿过绝缘层并且在所述绝缘层之上的上部鳍状物部分，所述上部鳍状物部分具有在顶点相交的第一表面和第二表面，并且所述第一表面和所述第二表面具有暴露的硅(111)平面；

在所述硅鳍状物结构的所述上部鳍状物部分的所述第一表面和所述第二表面的所述硅(111)平面上形成n掺杂Ⅲ-Ⅴ层；

在p掺杂Ⅲ-Ⅴ层上形成量子阱层；

在所述量子阱层上形成p掺杂Ⅲ-Ⅴ层；以及

在所述p掺杂Ⅲ-Ⅴ层上形成欧姆接触层。

2.根据权利要求1所述的形成发光二极管结构的方法，还包括，其中，所述n掺杂Ⅲ-Ⅴ层包括氮化镓和氮化铟镓的其中之一。

3.根据权利要求1所述的形成发光二极管结构的方法，还包括，其中，所述n掺杂Ⅲ-Ⅴ层是外延生长的，并且包括在40nm与150nm之间的厚度。

4.根据权利要求1所述的形成发光二极管结构的方法，还包括，其中，所述量子阱层包括多量子阱结构，所述多量子阱结构包括氮化铟镓层、氮化铝镓层和氮化镓层中的至少一个。

5.根据权利要求4所述的形成发光二极管结构的方法，还包括，其中，所述氮化铟镓层按重量计算包括百分之5至百分之30的铟，并且其中，所述氮化铟镓层的厚度包括在5nm至

10nm之间。

6.根据权利要求1所述的形成发光二极管结构的方法，还包括，其中，所述p掺杂Ⅲ-Ⅴ层包括氮化镓层，并且包括在40nm与50nm之间的厚度。

7.根据权利要求1所述的形成发光二极管结构的方法，还包括，其中，所述硅鳍状物设置在n掺杂硅(100)衬底上，其中，所述衬底包括片上系统的一部分。

8.根据权利要求1所述的形成发光二极管结构的方法，还包括，其中，所述欧姆接触包括氧化铟锡。

9.根据权利要求7所述的形成发光二极管结构的方法，还包括，在所述衬底的背面上形成n型金属。

10.根据权利要求1所述的形成发光二极管结构的方法，还包括，其中，所述量子阱层包括顶部部分和两个侧面部分，其中，所述侧面部分生长在所述硅鳍状物的所述硅(111)平面上。

11.根据权利要求10所述的形成发光二极管结构的方法，还包括，其中，生长在所述侧面部分上的所述量子阱层生长在c平面上，并且生长在所述顶部部分上的所述量子阱层生长在m平面上。

12.根据权利要求10所述的形成发光二极管结构的方法，还包括，其中，由电介质材料覆盖所述硅鳍状物的顶部部分，其中，生长在所述侧面部分上的所述量子阱层包括c平面，并且生长在所述顶部部分上的所述量子阱层包括m平面。

13.一种形成LED结构的方法，包括：

在p+掺杂硅(100)衬底上形成硅鳍状物，所述硅鳍状物具有突出穿过绝缘层并且在所述绝缘层之上的上部鳍状物部分，所述上部鳍状物部分具有在顶点相交的第一表面和第二表面，并且所述第一表面和所述第二表面具有暴露的硅(111)平面；

在所述硅鳍状物的所述上部鳍状物部分的所述第一表面和所述第二表面的所述硅(111)平面上形成p掺杂Ⅲ-Ⅴ层；

在所述Ⅲ-Ⅴ层上形成量子阱结构；

在所述量子阱结构上形成n掺杂Ⅲ-Ⅴ层；

在所述n掺杂Ⅲ-Ⅴ层上形成n型欧姆接触层；以及

在所述衬底的背面上形成p接触金属。

14.根据权利要求13所述的形成LED结构的方法，还包括，其中，所述n掺杂Ⅲ-Ⅴ层和所述p掺杂Ⅲ-Ⅴ层包括外延生长的氮化镓和氮化铟镓中的至少一个。

15.根据权利要求13所述的形成LED结构的方法，还包括，其中，所述n型欧姆接触包括镍材料、金材料、及其合金中的至少一个。

16.一种LED结构，包括：

硅鳍状物，其位于衬底之上，所述硅鳍状物具有突出穿过绝缘层并且在所述绝缘层之上的上部鳍状物部分，所述上部鳍状物部分具有在顶点相交的第一表面和第二表面，并且所述第一表面和所述第二表面具有暴露的硅(111)平面；

n掺杂Ⅲ-Ⅴ层，其设置在所述硅鳍状物的所述上部鳍状物部分的所述第一表面和所述第二表面的所述硅(111)平面上；

量子阱层，其设置在所述n掺杂Ⅲ-Ⅴ层上；

p掺杂Ⅲ-Ⅴ层，其设置在所述量子阱层上；以及

欧姆接触层，其设置在所述p掺杂Ⅲ-Ⅴ层上。

17.根据权利要求16所述的LED结构，还包括，其中，所述n掺杂Ⅲ-Ⅴ层和所述p掺杂Ⅲ-Ⅴ层包括氮化镓和氮化铟镓中的一个。

18.根据权利要求16所述的LED结构，还包括，其中，所述n掺杂Ⅲ-Ⅴ层是外延生长的，并且包括在40nm与150nm之间的厚度。

19.根据权利要求16所述的LED结构，还包括，其中，所述n掺杂Ⅲ-Ⅴ层是大体上无缺陷的。

20.根据权利要求16所述的LED结构，还包括，其中，所述量子阱层包括多量子阱结构，所述多量子阱结构包括氮化铟镓层、氮化铝镓层和氮化镓层中的至少一个。

21.根据权利要求20所述的LED结构，还包括，其中，所述氮化铟镓层按重量计算包括百分之5至百分之30的铟，并且其中，所述氮化铟镓层的厚度包括在5nm至10nm之间，并且其中，所述氮化镓层包括在5nm至10nm之间的厚度。

22.根据权利要求16所述的LED结构，还包括，其中，所述硅鳍状物设置在n掺杂硅(100)衬底上，其中，所述衬底包括片上系统的一部分。

23.根据权利要求16所述的LED结构，还包括，其中，所述欧姆接触层包括氧化铟锡。

24.根据权利要求16所述的LED结构，还包括，其中，所述量子阱层包括顶部部分和两个侧面部分，其中，所述侧面部分包括c平面，并且所述顶部部分包括m平面。

25.根据权利要求16所述的LED结构，还包括系统，所述系统包括：总线，其通信地耦合至所述LED结构；以及

eDRAM，其通信地耦合至所述总线。

说明书

在硅鳍状物上形成LED结构

背景技术

[0001] 对于诸如片上系统(SoC)高电压和RF器件等应用、以及互补金属氧化物硅(CMOS)应用，高度需要将诸如氮化镓等III-V材料集成至(100)硅表面(100)上。该集成涉及可能由于两种材料之间的晶格性质失配而引起的制造挑战。可能接近百分之四十二的该晶格失配可以使得低缺陷密度III-V材料的外延生长变得抑制。另外，伴随氮化镓的常规高生长温度的、氮化镓与硅之间的大的热失配(约百分之一百一十六)能够导致在外延层上形成表面裂缝，由此抑制了使用具有(100)的III-V材料来进行器件制造。

附图说明

[0002] 尽管说明书以特定地指出并且清楚地要求保护某些实施例的权利要求作为结束，但是当结合附图阅读时将更易于从本发明的以下描述中确定这些实施例的优点，在附图中：

[0003] 图1a-1e表示根据各个实施例的结构的截面图。

[0004] 图2表示根据实施例的结构的截面图。

[0005] 图3表示根据实施例的系统的截面图。

[0006] 图4表示根据实施例的系统的示意图。

[0007] 图5表示根据实施例的方法的流程图。

具体实施方式

[0008] 在以下具体实施方式中，参考通过例示的方式示出可以实践方法和结构的具体实施例的附图。足够详细地描述这些实施例以使得本领域技术人员能够实践实施例。应该理解的是，尽管不同，各个实施例不必相互排斥。例如，本文结合一个实施例所述的特定特征、结构或特性可以在其它实施例内实施而不脱离实施例的精神和范围。此外，应该理解的是，可以修改在每个所公开的实施例内的个体要素的位置或布置而不脱离实施例的精神和范围。因此，以下详细描述不应被认为是限定性的，并且实施例的范围仅由被适当解释的所附权利要求、以及为权利要求授权的等同物的全部范围来限定。在附图中，贯穿若干视图，相同的附图标记可以指代相同或相似的功能。

[0009] 描述了形成并利用微电子和光电子结构(例如在硅纳米结构模板的硅(111)平面上形成的III-V LED结构)的方法和相关联的结构。那些方法/结构可以包括：在硅鳍状物的硅(111)平面上形成n掺杂III-V层，在n掺杂III-V层上形成量子阱层，在量子阱层上形成p掺杂III-V层，以及随后在p掺杂III-V层上形成欧姆接触层。本文所公开的各实施例的III-V LED结构实现了c平面和m平面上的氮化镓LED、并且增强了光强度和性能。

[0010] 图1a-1e示出了形成微电子结构(例如硅(111)鳍状物晶体平面上的III-V LED器件)的实施例的截面图。在实施例中，可以包括LED器件100的一部分的器件100可以包括衬底102(图1a)。衬底102可以包括具有(100)晶体学平面的硅衬底。在实施例中，衬底102可以包括(100)硅晶片，并且例如可以用诸如磷的n型材料/元素对衬底102进行n掺杂。在另一实施例中，衬底102在底部部分处可以包括n+掺杂层以实现低电阻欧姆接触。例如，硅衬底102可以包括诸如晶体管和无源元件等电路元件。在实施例中，衬底102可以包括CMOS衬底102的一部分。硅鳍状物104可以设置在衬底102上。在实施例中，硅鳍状物104可以包括顶部部分105(参见图1c)。在实施例中，硅鳍状物104的顶部部分105可以包括顶点113。硅鳍状物104的顶部部分105可以包括(111)硅晶体学平面107、107。在实施例中，(111)硅鳍状物是n掺杂的。(111)平面可以通过使用类似TMAH的刻蚀剂对硅鳍状物进行湿法刻蚀而形成，刻蚀剂停止在(111)表面处。在实施例中，多个相邻的硅鳍状物104可以形成/设置在衬底102上(返回参考图1a)。

[0011] 在实施例中，诸如浅沟槽隔离(STI)层106等氧化物层可以形成为与硅鳍状物相邻。STI 106可以形成在衬底102的部分中，其中暴露了硅鳍状物的顶部部分105，并且由STI 106保护/覆盖硅鳍状物的剩余部分。在实施例中，n掺杂III-V材料/层110可以形成在硅鳍状物104的顶部部分105的(111)平面上，其中III部分可以包括来自周期表的III族元素中的任意元素，并且V部分可以包括来自周期表的V族的元素，例如，氮。

[0012] 在实施例中，n掺杂III-V层110可以包括氮化镓和氮化铟镓材料的其中之一。可以利用外延生长来生长n掺杂III-V层110。外延生长可以包括横向外延生长。因为硅纳米鳍状物104是纳米级(10-50nm厚度)的，所以与硅晶片上的均厚大面积III-V材料生长相比，其上生长III-V材料的部分更顺应。这导致应变转移至纳米级鳍状物中，由此减小了外延生长的III-V层中的塑性弛豫的发生。另外，因为硅鳍状物104包括三维性质，所以存在更多的n掺杂III-V材料108可用的自由表面区域以经受自由表面弛豫，因此增大了发生位错缺陷产生的临界厚度。在现有技术的晶体管和LED结构中，通常需要(100)和(111)硅晶片上的III-V的均厚生长。本文的实施例实现了形成本质上无缺陷的n掺杂III-V层110，该层包括很少至没有缺陷。

[0013] 另外，不同于现有技术的LED结构，不需要厚缓冲层来形成III-V材料110，这产生了较快生长、较低成本、较易集成的具有诸如硅片上系统(SoC)器件等器件的III-V材料。III-V层110仅从硅鳍状物的硅(111)平面生长。在实施例中，n掺杂III-V层可以包括在约
40nm至约100nm之间的厚度。在典型的现有技术的用于LED结构的缓冲生长方案中，n掺杂GaN层和下伏层的厚度可能容易超过大于3微米。

[0014] 诸如氮化铟镓和/或氮化镓等量子阱层112可以形成在n掺杂III-V层110上。在实施例中，量子阱层的氮化铟镓部分可以包括约百分之5至约百分之30之间的重量的铟，并且氮化铟镓层的厚度为大约5至约10nm(取决于氮化铟镓组分，本文的实施例的LED将发出蓝色/绿色光)。氮化镓或低组分AlGaN(Al＜20％)可以用于量子阱层112的屏障，并且可以包括约5至约10nm的厚度。在实施例中，量子阱层可以包括多量子阱(MQW)112。在实施例中，多量子阱可以包括设置在氮化镓层上的至少5层氮化铟镓/GaN层。

[0015] 在实施例中，多量子阱也可以包括设置在氮化镓层上的氮化铝镓层，其可以用于紫外(UV)应用和深UV-LED。AlGaN/GaN多量子阱或AlxGa1-xN/AlyGa1-yN(其中x＞y)MQW结构也可以用作UV-LED的有源区域。p掺杂III-V层114可以形成在量子层112上。在实施例中，量子阱可以生长在n掺杂III-V层110上的三个表面上，其中，每基底面可获得增大的表面积以用于增强光提取。在实施例中，量子阱层可以包括两个侧部分112、112’以及顶部部分112”。

[0016] 在实施例中，形成在硅鳍状物104的硅(111)侧壁上的量子阱层部分112、112’生长在c平面上，而生长在顶部部分112”上的量子阱部分生长在氮化镓的m平面上。m平面通常是非极化的并且因此不具有在c平面中观看的极化场。该极化场导致量子限制的斯塔克效应(QCSE)，这将不会存在于m平面中。QCSE导致III-V LED中的较低的发光度，并且也导致在较高电流注入水平下的效率下降，例如氮化镓LED。在实施例中，混合LED结构100可以包括在GaN的m平面和c平面二者上的MQWS，其中，净效率下降低于纯c平面GaN LED。同样，对于量子阱中的相同的In组分，由于在m平面区中缺乏QCSE，所以LED 100发射波长可以被稍微调整，并且因此提供了用于从一个单个LED结构产生较宽频谱LED(较大的发射波长展宽)的另一调节器(knob)。用于MQW层的m平面表面和c平面表面的百分比通常由n掺杂III-V层110的厚度确定。所生长的n掺杂III-V层110的越厚，则越多的m平面区域变为暴露。另外，如图1e的结构(本文随后描述，其中由电介质覆盖鳍状物的顶部部分)在没有合并的情况下实现了较厚的n掺杂III-V层110，并且因此实现了较大的m平面表面积。

[0017] 在实施例中，可以在量子阱层112上形成p掺杂III-V层114。在实施例中，p掺杂III-V层可以包括约40至约150mm之间的厚度。在实施例中，诸如氧化铟锡(ITO)透明氧化物等透明电介质116可以形成在p掺杂III-V层114(图1b)上。在实施例中，透明电介质116可以包括至p掺杂III-V层114的欧姆接触层116。可以包括金属接触层的n型接触层101可以形成在衬底102的背面上，并且可以通过n掺杂硅衬底102来制造。

[0018] LED结构100的阵列可以被布局成十字形的方式以使结构的密度最大化并且因此增大光强度(图1d)。阵列使衬底/晶片102上的LED 100表面积最大化。LED结构可以由STI 106而相互隔离。这种光电子结构的阵列也可以用于混合电路，其利用微电子电路和光学互连二者。

[0019] 在另一实施例中，可以用电介质材料120(例如氧化物衬层120)覆盖硅鳍状物104的顶部部分，其中，硅鳍状物104的(111)平面107是唯一暴露的平面(图1e)。n掺杂III-V层110可以形成在(111)平面107上，量子阱112可以形成在n掺杂III-V层110上，并且p掺杂III-V层114可以形成在量子阱112上。诸如ITO等透明电介质116可以形成在LED上并且在相邻LED结构之间以形成p欧姆接触。相邻的纳米鳍状物104可以由STI 106分开，并且可以设置在可以包括硅(100)衬底的n型衬底102上。n型材料101可以包括n型接触层，并且可以与衬底102相邻。负责LED光发射的氮化铟镓/氮化镓(InGaN/GaN)量子阱现在可以被定向为沿着不同的晶体平面。

[0020] 例如，从硅鳍状物104的硅(111)表面107向外生长的晶体平面可以在c平面119中，并且垂直于为m平面117的平面。这些平面119、117(哪个附图具有这些标记？)关于光发射频率并且还关于LED操作都具有不同的特性。因此，当使用本文的实施例的LED时可以实现更多样的颜色。通常，在硅(111)纳米模板上生长III-V层可以导致具有多个晶体平面的III-V晶体的同时生长。这些平面具有极化特性，这对于LED器件是有用的。

[0021] 在图2的实施例中，其中示出了LED结构，其中衬底晶片202包括p+硅衬底202，其中形成至p+衬底202的欧姆接触201。这是重要的，因为至III-V层(例如氮化镓层)的p欧姆接触趋向于是较差的，具有高的特有接触电阻率。然而，能够得到至p+掺杂硅(100)晶片的非常低的接触电阻。接触电阻越低，LED性能越好并且其效率也得到了改进。然而，相对较容易得到用于n型III-V膜的低接触电阻。欧姆接触216可以包括透明接触金属，例如镍、金及其合金。

[0022] 可以用诸如氧化物衬层220等电介质材料220来覆盖硅鳍状物204的顶部部分，其中硅鳍状物204的(111)平面207是唯一暴露的平面。可以在(111)平面上形成p掺杂III-V层210，量子阱层212可以形成在p掺杂III-V层210上，并且n掺杂III-V层214可以形成在量子阱212上。诸如ITO 216等透明电介质216可以形成在LED上以及在相邻LED结构之间，以形成n欧姆接触。相邻的纳米鳍状物204可以由STI 206分开。

[0023] 图5描绘了根据本文的实施例的方法。在步骤502，可以在硅鳍状物的(111)平面上形成n掺杂III-V层。在步骤504，可以在n掺杂III-V层上形成量子阱层。在步骤506，可以在量子阱层上形成p掺杂III-V层。在步骤508，可以在p掺杂III-V层上形成欧姆接触。

[0024] 在实施例中，本文的实施例的LED器件可以与能够在诸如管芯等微电子器件与可以与封装结构耦合的下一层级部件(例如电路板)之间提供电通信的任何适合类型的封装结构。在另一实施例中，本文的器件可以与封装结构耦合，该封装结构可以包括能够在管芯与和本文的器件耦合的上层集成电路(IC)封装之间提供电通信的任何适合类型的封装结构。

[0025] 实施例的器件可以包括诸如LED结构等电路元件。器件可以与其它电路元件耦合，其它电路元件例如可以包括用于处理器管芯中的逻辑电路。金属化层和绝缘材料、以及可以将金属层/互连耦合至外部器件/层的导电接触部/凸块可以包括在本文的器件中。在实施例中，凸块可以包括铜。

[0026] 例如，各个附图中所述的器件在此可以包括硅逻辑管芯或存储器管芯的部分、或者任何类型的适合的微电子器件/管芯。在一些实施例中，器件还可以包括多个管芯，多个管芯可以相互堆叠，取决于特定实施例。在一些情形中，本文的器件的(多个)管芯可以位于/附接/嵌入在封装结构的正面、背面上或正面与背面的一些组合上/中。在实施例中，(多个)管芯可以部分地或完全地嵌入在实施例的封装结构中。

[0027] 形成在(111)上的III-V结构的各实施例实现了更密集封装的LED结构，这可以通过在硅(111)纳米结构/纳米鳍状物模板上形成高品质III-V层而获得。LED外延层的3D性质带来增强的表面积并且因此比典型的现有技术平面LED器件产生更高的光发射。本文的实施例实现了大面积硅晶片(例如300mm和更大)的集成，而并未使用厚且复杂的缓冲堆叠体(在许多情形中大于2.5微米)，如现有技术器件中通常所采用的。因此本文的实施例带来较低的外延制造成本。

[0028] 另外，纳米模板上的III-V材料的大面积外延膜可以生长在将要用于生长激光器/LED和其它III-V光电子器件的硅(100)衬底上。实现了可能需要集成的LED以用于显示的SOC产品，例如智能电话、笔记本电脑、平板电脑、和其它电子移动装置。实现了基站无线传输网络、功率传输网络中的电功率转换技术、以及电动车辆技术。支持了LED/激光器和其它III-N光电子器件。实施例提高/增强了光强度并且提供了伴随大规模硅衬底实施方式的低缺陷密度。

[0029] 实施例还允许在硅衬底上使用热和晶格失配的系统，在外延膜中产生了较薄的外延以及较低的缺陷密度。具有硅(111)平面的纳米结构用于生长III-V外延。硅(111)与Si(100)相比具有较低的与GaN的失配。例如，GaN具有较低的与(111)硅的晶格失配(17％)，与(100)硅(100)(～40％)相反。六边形单元晶胞提供了对称性，因此有助于六边形III-V材料(例如(111)硅的顶部上的GaN)的更好的晶体重合。

[0030] 描述了在硅鳍状物的(111)硅平面上制造基于III-V的蓝光和绿光LED。本文的实施例中实现了在III-V晶体的c平面和m平面二者上同时制造III-V LED，产生了增强的光强度和性能。由均厚衬底制造典型的现有技术的III-V LED，并且因此得到的LED在固定的晶体平面上。纳米模板(如硅鳍状物或纳米带或纳米线)在理论上为生长晶格失配的外延膜提供了数个优点。由于小的衬底体积并且还由于纳米模板的形状具有可用于外延膜的自由表面以经受自由表面弛豫，“衬底”现在是顺应的。在“无缓冲”的该方案中，人们可以生长外延膜的薄层(1-40nm)，并且由于应变共享效应(因为衬底顺应性和自由表面弛豫)，可以在硅上生长具有低缺陷密度的适用于器件层的III-N材料的薄膜。

[0031] 另外，通常由硅(100)CMOS技术制造的LED驱动器电路现在可以与III-V LED共同集成在相同的管芯上。

[0032] 现在参考图3，示出了计算系统300的实施例的截面图。系统300包括设置在主板310或其它电路板上的许多部件。主板310包括第一侧312和相对的第二侧314，并且各种部件可以设置在第一和第二侧312、314中的任一侧或两侧上。在所示的实施例中，计算系统
300包括设置在主板的第一侧312上的封装结构340，其中封装结构340可以包括本文所述的LED器件结构实施例中的任何LED器件结构实施例。

[0033] 系统300可以包括任何类型的计算系统，例如，手持或移动计算装置(例如，蜂窝电话、智能电话、移动互联网装置、音乐播放器、平板计算机、膝上计算机、桌面一体(nettop)计算机等)。然而，所公开的实施例不限于手持和其它移动计算装置，并且这些实施例可以在诸如台式计算机和服务器等其它类型的计算系统中找到应用。

[0034] 主板310可以包括能够在设置在板上的各种部件中的一个或多个部件之间提供电通信的任何适合类型的电路板或其它基板。在一个实施例中，例如，主板310包括印刷电路板(PCB)，其包括由电介质材料层相互分开并且由导电通孔互连的多个金属层。金属层中的任意一个或多个层可以形成所需电路图案以在与板310耦合的部件之间为电信号布线——或许与其它金属层结合。然而，应该理解的是，所公开的实施例不限于如上所述的PCB，并且此外，主板310可以包括任何其它适合的基板。

[0035] 除了封装结构340之外，一个或多个附加部件可以设置在主板310的任一侧或两侧312、314上。借由示例的方式，如图中所示，部件301a可以设置在主板310的第一侧312上，并且部件301b可以设置在主板的相对侧314上。可以设置在主板310上的附加部件包括其它IC器件(例如处理器件、存储器器件、信号处理器件、无线通信器件、图像控制器和/或驱动器、音频处理器和/或控制器等)、功率输送部件(例如，电压调节器和/或其它电源管理装置、诸如电池的电源、和/或诸如电容器的无源器件)、以及一个或多个用户接口装置(例如音频输入装置、音频输出装置、键盘或其它数据入口装置，例如触摸屏显示器、和/或图形显示器等)、以及这些和/或其它装置的任何组合。

[0036] 在一个实施例中，计算系统300包括辐射屏蔽。在另一实施例中，计算系统300包括冷却解决方案。在又一实施例中，计算系统300包括天线。在另外又一实施例中，组件300可以设置在外壳或箱体内。在主板310设置在外壳内的情况下，计算机系统300的一些部件——例如，诸如显示器或键盘等用户接口装置、和/或诸如电池等电源——可以与主板310(和/或设置在该板上的部件)电耦合，但是可以与外壳机械耦合。

[0037] 图4是根据实施例的计算机系统400的示意图。所示的计算机系统400(也被称作电子系统400)可以包含/包括封装结构，其包括本公开内容中阐述的LED器件及其等同物的若干所公开实施例中的任何实施例。计算机系统400可以是诸如上网本计算机的移动装置。计算机系统400可以是诸如无线智能电话的移动装置。计算机系统400可以是台式计算机。计算机系统400可以是手持阅读器。计算机系统400可以集成至汽车。计算机系统400可以集成至电视机。

[0038] 在实施例中，电子系统400是计算机系统，其包括用于电耦合电子系统400的各部件的系统总线420。系统总线420是根据各实施例的单个总线或总线的任何组合。电子系统400包括向集成电路410提供功率的电源430。在一些实施例中，电源430通过系统总线420向集成电路410供应电流。

[0039] 集成电路410电、通信地耦合至系统总线420，并且包括根据实施例的任何电路或电路的组合，包括本文包括的各实施例的封装/器件。在实施例中，集成电路410包括处理器412，其可以包括根据本文的实施例的任何类型的LED结构。如本文所使用的，处理器412可以表示任何类型电路，例如但不限于微处理器、微控制器、图形处理器、数字信号处理器、或另一处理器。在实施例中，处理器412包括本文所公开的器件结构的任何实施例。在实施例中，在处理器的存储器高速缓存中找到SRAM实施例。

[0040] 可以包括在集成电路410中的其它类型电路是定制电路或专用集成电路(ASIC)，例如用于诸如蜂窝电话、智能电话、呼叫器、便携式计算机、双向无线电接收机、和类似电子系统等无线装置中的通信电路414。在实施例中，处理器412包括片上存储器416，例如静态随机存取存储器(SRAM)。在实施例中，处理器412包括嵌入式片上存储器416，例如嵌入式动态随机存取存储器(eDRAM)。

[0041] 在实施例中，集成电路410与后续集成电路411互补。在实施例中，双集成电路411包括诸如eDRAM的嵌入式片上存储器417。双集成电路411包括RFIC双处理器413和双通信电路415以及诸如SRAM的双片上存储器417。双通信电路415可以被配置为用于RF处理。

[0042] 至少一个无源器件480耦合至后续集成电路411。在实施例中，电子系统400还包括外部存储器440，其又可以包括适用于特定应用的一个或多个存储器元件，例如形式为RAM的主存储器442、一个或多个硬盘驱动器444、和/或处理可移除介质446(例如磁盘、光盘(CD)、数字通用盘(DVD))的一个或多个驱动器、快闪存储器驱动器、以及本领域已知的其它可移除介质。外部存储器440还可以是嵌入式存储器448。在实施例中，电子系统400还包括显示装置450、以及音频输出460。在实施例中，电子系统400包括诸如控制器470的输入装置，其可以是键盘、鼠标、触摸板、小键盘、轨迹球、游戏控制器、麦克风、语音识别装置、或将信息输入至电子系统400中的任何其它输入装置。在实施例中，输入装置470包括相机。在实施例中，输入装置470包括数字录音机。在实施例中，输入装置470包括相机和数字录音机。

[0043] 尽管前述说明书已经指定了可以用于实施例的方法中的某些步骤和材料，但是本领域技术人员应该领会，可以做出许多修改和替换。因此，其目的是所有这些修改、更改、替换和添加都被视为落入由所附权利要求限定的实施例的精神和范围内。此外，本文提供的附图仅示出了有关于实施例的实践的示例性微电子器件和相关联的封装结构的部分。因此实施例不限于本文所述的结构。