电平偏移单元、电平偏移电路及驱动方法、栅极驱动电路

摘要

本发明提供一种电平偏移单元、电平偏移电路及其驱动方法、栅极驱动电路，属于显示技术领域，本发明的电平偏移单元包括逻辑控制模块、输出模块、输出控制模块和反馈模块；其中，所述逻辑控制模块，连接开启电源、驱动电源、输入信号端，以及输出模块；所述反馈模块，连接使能信号端、信号输出端，以及输出控制模块；所述输出控制模块，连接输出模块、驱动电源；所述输出模块，连接信号输出端。该电平偏移单元的反馈模块通过使能信号端和信号输出端所输入的信号来控制输出模块的开启或关断，如果两个电平偏移单元所输出的信号短路，反馈模块控制该电平偏移电路的输出控制模块断开，以使输出模块输出高阻态，进而避免栅极驱动器烧毁，出现安全隐患。

权利要求

1.一种电平偏移单元，其特征在于，包括：逻辑控制模块、输出模块、输出控制模块和反馈模块；其中，所述逻辑控制模块，连接开启电源、驱动电源、输入信号端，以及所述输出模块，用于生成与输入信号相反的控制信号，并根据所述控制信号选择与所述开启电源极性对应的所述驱动电源所输入的逻辑电平信号，将所述逻辑电平信号传输至所述输出模块；

所述反馈模块，连接使能信号端、信号输出端，以及所述输出控制模块，用于根据所述使能信号端和所述信号输出端所输入的信号，输出反馈信号，并传输给输出控制模块；

所述输出控制模块，连接所述输出模块、所述驱动电源，用于根据所述反馈信号，控制所述驱动电源是否将其所输入的逻辑电平信号输出给所述输出模块；

所述输出模块，连接所述信号输出端，用于在所述驱动电源所输入的逻辑电平信号和所述输出控制模块的控制下，控制所述信号输出端的输出。

2.根据权利要求1所述的电平偏移单元，其特征在于，所述逻辑控制模块包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第一电阻，以及第一反相器；所述第一晶体管和所述第四晶体管具有第一开关特性，所述第二晶体管和所述第三晶体管具有第二开关特性；其中，所述第一反相器的输入端连接所述输入信号端，输出端连接所述第一晶体管的控制极、所述第二晶体管的控制极、所述第三晶体管的控制极、所述第四晶体管的控制极；

所述第一晶体管的第一极连接所述输出模块和所述第一电阻的第一端，第二极连接所述开启电源的开启电压端；

所述第二晶体管的第一极连接所述第一电阻的第二端和所述输出模块，第二极连接所述开启电源的工作地端；

所述第三晶体管的第一极连接所述驱动电源的高电平信号端，第二极连接所述第一晶体管的第一端、所述第一电阻的第一端和所述输出模块；

所述第四晶体管的第一极连接所述驱动电源的低电平信号端，第二极连接所述第一电阻的第二端、所述第二晶体管的第一极和所述输出模块。

3.根据权利要求1所述的电平偏移单元，其特征在于，所述输出模块包括第五晶体管和第六晶体管；所述第五晶体管具有第一开关特性，所述第六晶体管具有第二开关特性；其中，所述第五晶体管的第一极连接所述信号输出端和所述第六晶体管的第一极，第二极连接所述输出控制模块，控制极连接所述逻辑控制模块；

所述第六晶体管的第一极连接所述信号输出端，第二极连接所述输出控制模块，控制极连接所述逻辑控制模块。

4.根据权利要求1所述的电平偏移单元，其特征在于，所述输出控制模块包括第七晶体管和第八晶体管，所述第七晶体管具有第一开关特性，所述第八晶体管具有第二开关特性；

其中，

所述第七晶体管的第二极连接所述驱动电源的高电平信号端，控制极连接所述反馈模块；

所述第八晶体管的第二极连接所述驱动电源的低电平信号端，控制极连接所述反馈模块。

5.根据权利要求1所述的电平偏移单元，其特征在于，所述反馈模块包括电压比较器、或门和第二反相器；其中，所述电压比较器的第一输入端连接第一参考电压端，第二输入端连接第二参考电压端，第三输入端连接所述信号输出端，输出端与所述或门的第一输入端电性连接；

所述或门的第二输入端连接所述使能信号端，输出端连接所述第二反相器的输入端；

所述第二反相器的输入端连接所述输出控制模块，输出端也连接所述输出控制模块。

6.根据权利要求1所述的电平偏移单元，其特征在于，所述电平偏移单元还包括：使能信号产生模块，用于在上电时刻输出高电平信号，通过所述使能信号端输入至所述反馈模块，所述反馈模块输出反馈信号，控制所述输出控制模块开启。

7.根据权利要求6所述的电平偏移单元，其特征在于，所述使能信号产生模块包括：第二电阻、第九晶体管和第一电容；所述第九晶体管具有第二开关特性，其中，所述第二电阻的第一端连接所述驱动电源的高电平信号端，第二端连接所述使能信号端；

所述第九晶体管的第一极连接所述使能信号端，第二极连接所述驱动电源的低电平信号端，控制极连接所述驱动电源的高电平信号端；

所述第一电容的第一端连接第九晶体管的控制极，第二端连接所述驱动电源的低电平信号端。

8.一种电平偏移电路，其特征在于，包括多个权利要求1-7中任意一项所述的电平偏移单元。

9.根据权利要求8所述的电平偏移电路，其特征在于，所述电平偏移单元为权利要求5所述的电平偏移单元，所述电平偏移电路还包括或非门；其中，所述或非门的一个输入端连接一个所述反馈模块的电压比较器的输出端，输出端连接各个所述反馈模块的或门的第一输入端。

10.一种电平偏移电路的驱动方法，其特征在于，所述电平偏移电路为权利要求8或9所述的电平偏移电路，所述驱动方法包括：上电输出阶段：所述使能信号端输入使能信号，所述反馈模块根据该使能信号控制所述输出控制模块开启；所述逻辑控制模块根据所述输入信号端所输入的信号，生成与输入信号相反的控制信号，根据所述控制信号选择与开启电源极性对应的所述驱动电源所输入的逻辑电平信号，并将所述逻辑电平信号通过所述输出模块进行输出；

反馈阶段：所述反馈模块根据所述电平偏移单元的信号输出端所输出的信号，控制所述输出控制模块开启或关断，以控制所述输出模块的输出。

11.根据权利要求10所述的电平偏移电路的驱动方法，其特征在于，所述电平偏移电路为权利要求9所述的电平偏移电路，所述反馈阶段包括：各个所述电平偏移单元的反馈模块中的电压比较器均根据各自的所述信号输出端所输出的信号，输出第一控制信号给所述或非门，所述或非门根据各个所述反馈模块中的电压比较器输出的第一控制信号，输出第二控制信号，并通过各个所述反馈模块的或门和第二反相器控制所有的所述输出控制模块同时开启或同时关断，以控制所述输出模块的输出。

12.一种栅极驱动电路，其特征在于，包括权利要求8或9所述的电平偏移电路。

说明书

电平偏移单元、电平偏移电路及驱动方法、栅极驱动电路

技术领域

[0001] 本发明属于显示技术领域，具体涉及一种电平偏移单元、电平偏移电路及其驱动方法、栅极驱动电路。

背景技术

[0002] 目前最常见的平板显示装置包括液晶显示装置和有机发光二极管显示装置。在平板显示装置的显示区包括由交叉设置的栅线和数据线围成的多个像素区，每一个像素驱动中均设置有控制显示的薄膜晶体管；该薄膜晶体管通过位于非显示区的驱动单元的驱动，实现像素点的图像显示。驱动单元包括栅极驱动器和源极驱动器，其中栅极驱动器用于扫描并打开显示屏中隶属同一行的多通道RGB像素点，源极驱动器用于为打开的多通道RGB像素点提供显示数据。

[0003] 栅极驱动器的时钟信号由电平偏移电路提供，电平偏移电路一般用于将输入的小幅值的电平信号转换成用于驱动像素点(通过栅线与薄膜晶体管的栅极驱动)的大幅值电平信号。实际使用时，由于布线空间的限制，时钟信号线在布线时很可能出现线与线之间的交叉，一旦在线与线交叉的位置发生短接，在显示时，时钟信号就会发生短路，由于其幅值大，造成的短路电流也较大，则会造成栅极驱动器中电流烧毁，从而使显示装置报废，甚至带来安全隐患的问题。

发明内容

[0004] 本发明所要解决的技术问题包括，针对现有的电平偏移电路存在的上述问题，提供一种安全性高的电平偏移单元、电平偏移电路及其驱动方法、栅极驱动电路。

[0005] 解决本发明技术问题所采用的技术方案是一种电平偏移单元，包括：逻辑控制模块、输出模块、输出控制模块和反馈模块；其中，

[0006] 所述逻辑控制模块，连接开启电源、驱动电源、输入信号端，以及所述输出模块，用于生成与输入信号相反的控制信号，并根据所述控制信号选择与所述开启电源极性对应的所述驱动电源所输入的逻辑电平信号，将所述逻辑电平信号传输至所述输出模块；

[0007] 所述反馈模块，连接使能信号端、信号输出端，以及所述输出控制模块，用于根据所述使能信号端和所述信号输出端所输入的信号，所述输出反馈信号并传输给输出控制模块；

[0008] 所述输出控制模块，连接所述输出模块、所述驱动电源，用于根据所述反馈信号，控制所述驱动电源是否将其所输入的逻辑电平信号输出给所述输出模块；

[0009] 所述输出模块，连接所述信号输出端，用于在所述驱动电源所输入的逻辑电平信号和所述输出控制模块的控制下，控制所述信号输出端的输出。

[0010] 优选的是，所述控制模块包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第一电阻，以及第一反相器；所述第一晶体管和所述第四晶体管具有第一开关特性，所述第二晶体管和所述第三晶体管具有第二开关特性；其中，

[0011] 所述第一反相器的输入端连接所述输入信号端，输出端连接所述第一晶体管的控制极、所述第二晶体管的控制极、所述第三晶体管的控制极、所述第四晶体管的控制极；

[0012] 所述第一晶体管的第一极连接所述输出模块和所述第一电阻的第一端，第二极连接所述开启电源的开启电压端；

[0013] 所述第二晶体管的第一极连接所述第一电阻的第二端和所述输出模块，第二极连接所述开启电源的工作地端；

[0014] 所述第三晶体管的第一极连接所述驱动电源的高电平信号端，第二极连接所述第一晶体管的第一端、所述第一电阻的第一端和所述输出模块；

[0015] 所述第四晶体管的第一极连接所述驱动电源的低电平信号端，第二极连接所述第一电阻的第二端、所述第二晶体管的第一极和所述输出模块。

[0016] 优选的是，所述输出模块包括第五晶体管和第六晶体管；所述第五晶体管具有第一开关特性，所述第六晶体管具有第二开关特性；其中，

[0017] 所述第五晶体管的第一极连接所述信号输出端和所述第六晶体管的第一极，第二极连接所述输出控制模块，控制极连接所述逻辑控制模块；

[0018] 所述第六晶体管的第一极连接所述信号输出端，第二极连接所述输出控制模块，控制极连接所述逻辑控制模块。

[0019] 优选的是，所述输出控制模块包括第七晶体管和第八晶体管，所述第七晶体管具有第一开关特性，所述第八晶体管具有第二开关特性；其中，

[0020] 所述第七晶体管的第二极连接所述驱动电源的高电平信号端，控制极连接所述反馈模块；

[0021] 所述第八晶体管的第二极连接所述驱动电源的低电平信号端，控制极连接所述反馈模块。

[0022] 优选的是，所述反馈模块包括电压比较器、或门和第二反相器；其中，[0023] 所述电压比较器的第一输入端连接第一参考电压端，第二输入端连接第二参考电压端，第三输入端连接所述信号输出端，输出端与所述或门的第一输入端电性连接；

[0024] 所述或门的第二输入端连接所述使能信号端，输出端连接所述第二反相器的输入端；

[0025] 所述第二反相器的输入端连接所述输出控制模块，输出端也连接所述输出控制模块。

[0026] 优选的是，所述电平偏移单元还包括：使能信号产生模块，用于在上电时刻输出高电平信号，通过所述使能信号端输入至所述反馈模块，所述反馈模块输出反馈信号，控制所述输出控制模块开启。

[0027] 进一步优选的是，所述使能信号产生模块包括：第二电阻、第九晶体管和第一电容；所述第八晶体管具有第二开关特性，其中，

[0028] 所述第二电阻的第一端连接所述驱动电源的高电平信号端，第二端连接所述使能信号端；

[0029] 所述第九晶体管的第一极连接所述使能信号端，第二极连接所述驱动电源的低电平信号端，控制极连接所述驱动电源的高电平信号端；

[0030] 所述第一电容的第一端连接第九晶体管的控制极，第二端连接所述驱动电源的低电平信号端。

[0031] 解决本发明技术问题所采用的技术方案是一种电平偏移电路，其包括多个上述的电平偏移单元。

[0032] 优选的是，所述电平偏移单元包括电压比较器、或门和第二反相器，所述电平偏移电路还包括或非门；其中，

[0033] 所述或非门的一个输入端连接一个所述反馈模块的电压比较器的输出端，输出端连接各个所述反馈模块的或门的第一输入端。

[0034] 解决本发明技术问题所采用的技术方案是一种电平偏移电路的驱动方法，所述电平偏移电路为上述的电平偏移电路，所述驱动方法包括：

[0035] 上电输出阶段：所述使能信号端输入使能信号，所述反馈模块根据该使能信号控制所述输出控制模块开启；所述逻辑控制模块根据所述输入信号端所输入的信号，生成与输入信号相反的控制信号，根据所述控制信号选择与开启电源极性对应的所述驱动电源所输入的逻辑电平信号，并将所述逻辑电平信号通过所述输出模块进行输出；

[0036] 反馈阶段：所述反馈模块根据所述电平偏移单元的信号输出端所输出的信号，控制所述输出控制模块开启或关断，以控制所述输出模块的输出。

[0037] 优选的，所述电平偏移单元包括电压比较器、或门和第二反相器，所述电平偏移电路还包括或非门；所述反馈阶段包括：

[0038] 各个所述电平偏移单元的反馈模块中的电压比较器均根据各自的所述信号输出端所输出的信号，输出第一控制信号给所述或非门，所述或非门根据各个所述反馈模块中的电压比较器输出的第一控制信号，输出第二控制信号，并通过各个所述反馈模块的或门和第二反相器控制所有的所述输出控制模块同时开启或同时关断，以控制所述输出模块的输出。

[0039] 解决本发明技术问题所采用的技术方案是一种栅极驱动路，其包括上述的电平偏移电路。

[0040] 本发明具有如下有益效果：

[0041] 在本发明的电平偏移单元中，由于反馈模块通过使能信号端和信号输出端所输入的信号来控制输出模块的开启或关断，特别是在电平偏移电路中，假若其中两个电平偏移单元所输出的信号短路，必然会导致这两个电平偏移单元所输出的信号发生变化，反馈模块则可以根据此时所接收的信号输出端所输出的信号的大小与预设的电位进行比较，以判断出是否发生短路，当判断出哪一个电平偏移单元发生短路，则输出反馈信号控制该电平偏移电路的输出控制模块断开，以使输出模块输出高阻态，进而避免栅极驱动器烧毁，出现安全隐患。

附图说明

[0042] 图1为本发明的实施例1的电平偏移单元的示意图；

[0043] 图2为本发明的实施例1的是能信号产生模块的示意图；

[0044] 图3为本发明的实施例2的电平偏移电路的示意图；

[0045] 图4为本发明的实施例3的电平偏移单元的工作时序图。

具体实施方式

[0046] 为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。

[0047] 本发明实施例中的所采用的晶体管可以为薄膜晶体管或场效应管或其他特性的相同器件，由于采用的晶体管的源极和漏极是对称的，所以其源极、漏极是没有区别的。在本发明实施例中，为区分晶体管的源极和漏极，将其中一极称为第一极，另一极称为第二极，栅极称为控制极。此外按照晶体管的特性区分可以将晶体管分为N型和P型，以下实施例中是以具有第一开关特性的晶体管为P型晶体管，具有第二开关特性的晶体管为N型晶体管进行说明的。当采用N型晶体管时，第一极为N型晶体管的源极，第二极为N型晶体管的漏极，栅极输入高电平时，源漏极导通，P型相反。可以想到的是采用具有第一开关特性的晶体管为N型晶体管，具有第二开关特性的晶体管为P型晶体管实现是本领域技术人员可以在没有付出创造性劳动前提下轻易想到的，因此也是在本发明实施例的保护范围内的。

[0048] 实施例1：

[0049] 结合图1所示，本实施例提供一种电平偏移单元，包括：逻辑控制模块1、输出模块2、输出控制模块3和反馈模块4；其中，所述逻辑控制模块1，连接开启电源、驱动电源、输入信号端CLK_IN，以及输出模块2，用于生成与输入信号相反的控制信号，并根据所述控制信号选择与开启电源极性对应的所述驱动电源所输入的逻辑电平信号，将所述逻辑电平信号传输至所述输出模块2；所述反馈模块4，连接使能信号端EN、信号输出端CLK_OUT，以及输出控制模块3，用于根据所述使能信号端EN和所述信号输出端CLK_OUT所输入的信号，输出反馈信号并传输给输出控制模块3；所述输出控制模块3，连接输出模块2、驱动电源，用于根据所述反馈信号，控制所述驱动电源是否将其所输入的逻辑电平信号输出给输出控制模块3；
所述输出模块2，连接信号输出端CLK_OUT，用于在所述驱动电源所输入的逻辑电平信号和所述输出控制模块3的控制下，控制所述信号输出端CLK_OUT的输出。

[0050] 在本实施例的电平偏移单元中，由于反馈模块4能够使能信号端EN和信号输出端CLK_OUT所输入的信号来控制输出模块2的开启或关断，特别是在电平偏移电路中，假若其中两个电平偏移单元所输出的信号短路，必然会导致这两个电平偏移单元所输出的信号发生变化，反馈模块4则可以根据此时所接收的信号输出端CLK_OUT所输出的信号的大小与预设的电位进行比较，以判断出是否发生短路，当判断出哪一个电平偏移单元发生短路，则输出反馈信号控制该电平偏移电路的输出控制模块断开，以使输出模块2输出高阻态，进而避免栅极驱动器烧毁，出现安全隐患。

[0051] 其中，逻辑控制模块1包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第一电阻R1，以及第一反相器N1；所述第一晶体管T1和所述第三晶体管T3具有第一开关特性，所述第二晶体管T2和所述第四晶体管T4具有第二开关特性；其中，所述第一反相器N1的输入端连接所述输入信号端CLK_IN，输出端连接第一晶体管T1的控制极、第二晶体管T2的控制极、第三晶体管T3的控制极、第四晶体管T4的控制极；所述第一晶体管T1的第一极连接所述输出模块2和所述电阻的第一端，第二极连接所述开启电源的开启电压端；所述第二晶体管T2的第一极连接所述第一电阻R1的第二端和所述输出模块2，第二极连接所述开启电源的工作地端；所述第三晶体管T3的第一极连接所述驱动电源的高电平信号端VGH，第二极连接所述第一晶体管T1的第一端、所述第一电阻R1的第一端和所述输出模块2；所述第四晶体管T4的第一极连接所述驱动电源的低电平信号端VGL，第二极连接所述第一电阻R1的第二端、所述第二晶体管T2的第一极和所述输出模块2。

[0052] 具体的，假若开启电源的工作电压端VIO所输入的信号VIO＝3.3V，工作地端接地；驱动电源的高电平信号端VGH所输入的信号VGH＝30V，低电平信号端VGL所输入的信号VGL＝-8V。

[0053] 当输入信号端CLK_IN所输入的信号为3.3V高电平时，经过第一反相器N1输出的控制信号，即A点的电位为0V，此时第一晶体管T1和第四晶体管T4导通，第二晶体管T2和第三晶体管T3关断，此时开启电源的工作电压端VIO所输入的3.3V电压经过第一晶体管T1到达B点的电位为3.3V，由于第四晶体管T4打开，驱动电源的低电平信号端VGL所输入的-8V电压经过第四晶体管T4到达C点，所以C点的电位为-8V，也就是说将-8V传输给输出模块2，以控制输出模块2的输出。

[0054] 当输入信号端CLK_IN所输入的信号为0V低电平时，经过第一反相器N1输出的控制信号，即A点的电位为3.3V，此时第一晶体管T1和第四晶体管T4关断，第二晶体管T2和第三晶体管T3导通，此时开启电源的工作低端接地，输入的0V电压经过第二晶体管T2到达C点，C点的电位为0V，由于第三晶体管T3打开，驱动电源的稿电平信号端所输入的30V电压经过第三晶体管T3到达B点，所以B点的电位为30V，也就是说将30V传输给输出模块2，以控制输出模块2的输出。

[0055] 在此需要说明的是，A点为第一反相器N1的输出节点，B点和C点均为逻辑控制模块1与输出模块2的连接节点。

[0056] 其中，输出模块2包括第五体管T5和第六晶体管T6；所述第五体管T5具有第一开关特性，所述第六晶体管T6具有第二开关特性；其中，所述第五体管T5的第一极连接所述信号输出端CLK_OUT和所述第六晶体管T6的第一极，第二极连接所述输出控制模块3，控制极连接所述逻辑控制模块1；所述第六晶体管T6的第一极连接所述信号输出端CLK_OUT，第二极连接所述输出控制模块3，控制极连接所述逻辑控制模块1。

[0057] 具体的，当输入信号端CLK_IN输入3.3V高电平时，A点电位为0V，B点输出的为开启电源的工作电压时，也就是上述的3.3V；C点为电位为驱动电源的低电平信号端VGL输入的信号，也就是上述的-8V时，第五体管T5导通，第六晶体管T6关断。

[0058] 当输入信号为0V低电平时，A点电位为上述的3.3V，B点的电位为驱动电源的高电平信号端VGH输入的信号，也就是上述的30V，C点为是开启电源的工作地端电位，即0V时，第五体管T5关断，第六晶体管T6导通。

[0059] 其中，输出控制模块3包括第七晶体管T7和第八晶体管T8，所述第七晶体管T7具有第一开关特性，所述第八晶体管T8具有第二开关特性；其中，所述第七晶体管T7的第二极连接所述驱动电源的高电平信号端VGH，控制极连接所述反馈模块4；所述第八晶体管T8的第二极连接所述驱动电源的低电平信号端VGL，控制极连接所述反馈模块4。

[0060] 具体的，由于第七晶体管T7和第五体管T5具有相同的开关特性，因此当两者均导通时，驱动电源的高电平信号端VGH所输入的信号通过第七晶体管T7和第五体管T5之后从信号输出端CLK_OUT输出。由于第八晶体管T8和第六晶体管T6具有相同的开关特性，因此当两者均导通时，驱动电源的低电平信号端VGL所输入的信号通过第八晶体管T8和第六晶体管T6之后从信号输出端CLK_OUT输出。

[0061] 其中，反馈模块4包括电压比较器、或门OR和第二反相器N2；所述电压比较器的第一输入端连接第一参考电压端Vref1，第二输入端连接第二参考电压端Vref2，第三输入端连接所述信号输出端CLK_OUT，输出端与所述或门OR的第一输入端电性连接；所述或门OR的第二输入端连接使能信号端EN，输出端连接第二反相器N2的输入端；所述第二反相器N2的输入端连接输出控制模块，输出端也连接输出控制模块。

[0062] 具体的，在上电时刻使能信号端EN输入高电平信号，其它时刻使能信号端EN输入的均是低电平信号。在本实施中上电时刻，或门OR一个输入端输入使能信号高电平，另一个端口无论输入的是高电平还是低电平，此时或门OR的输出端均为高电平，也就是D点的电位为高电位，假若输出控制模块3就是上述的包括第七晶体管T7和第八晶体管T8的输出控制模块3，此时D点的高电位控制第八晶体管T8导通，同时D点的电位作为第二反相器N2的输入信号，此时第二反相器N2的输出为低电位，并控制第七晶体管T7开启。也就是说在上电时刻反馈模块4用于控制输出控制模块3开启。在上电时刻之后，输出控制模块3则根据输出模块2中第五体管T5和第六晶体管T6的状态选择将驱动电源的高电平信号端VGH或者低电平信号端VGL所输入的信号进行输出。在进入正常的输出状态之后，反馈模块4中的电压比较器实时采集信号输出端CLK_OUT的输出，并将信号输出端CLK_OUT所输出的电压与其第一参考电压端Vref1和第二参考电压端Vref2上所输入的第一参考电压和第二参考电压进行比较，当所输出的电压值在两者之间时，则说明信号输出端CLK_OUT的信号与其他电平偏移单元的输出信号发生了短路，此时，控制电压比较器输出一个逻辑电平信号，例如输出低电平信号，此时或门OR的第一输入端，则输入低电平，第二输入端与使能信号端EN连接，也输入低电平，此时输出则为低电平，即D点电位为低电平，因此第八晶体管T8关断，D点电位经过第二反相器N2变为高电平，此时第七晶体管T7也是关断的，从而使得输出模块2输出高阻态。
当然，如果信号输出端CLK_OUT的输出信号不在第一参考电压和第二参考电压之间，也就是说信号输出端CLK_OUT输出正常，此时控制电压比较器输出高电平信号，此时或门OR的第一输入端输入高电平，第二输入端与使能信号端EN连接则输入低电平，此时或门OR输出则为高电平，即D点电位为高电平，因此第八晶体管T8导通，D点电位经过第二反相器N2变为低电平，此时第七晶体管T7也是导通的，从而使得信号输出端CLK_OUT保持正常的输出。

[0063] 如图2所示，其中，本实施例中的电平偏移单元还包括使能信号产生模块，用于在上电时刻输出高电平信号，通过所述使能信号端EN输入至所述反馈模块4，所述反馈模块4输出反馈信号，控制所述输出控制模块开启。

[0064] 其中，使能信号产生模块包括：第二电阻R2、第八晶体管T8和第一电容；所述第八晶体管T8具有第二开关特性，其中，所述第二电阻R2的第一端连接所述驱动电源的高电平信号端VGH，第二端连接所述使能信号端EN；所述第八晶体管T8的第一极连接所述使能信号端EN，第二极连接所述驱动电源的低电平信号端VGL，控制极连接所述驱动电源的高电平信号端VGH；所述第一电容的第一端连接第八晶体管T8的控制极，第二端连接所述驱动电源的低电平信号端VGL。

[0065] 具体的，在电平偏移单元上电时，由于第一电容需要充电，此时第九晶体管T9的控制极的电位为低电位，第九晶体管T9关断，驱动电源的高电平信号端VGH输出的信号从使能信号端EN输出，即使能信号端EN输出高电平。待第一电容充电完毕，第九晶体管T9的控制极的电位为高电位，第九晶体管T9导通，驱动电源的低电平信号端VGL输出的信号从使能信号端EN输出，即使能信号端EN输出变为低电平。

[0066] 实施例2：

[0067] 如图1和3所示，本实施例提供一种电平偏移电路，其包括多个实施例1中所述的电平偏移单元。

[0068] 其中，当反馈模块4包括电压比较器、或门OR和第二反相器N2时，本实施例中优选的电平偏移电路还包括或非门NOR；其中，所述或非门NOR的一个输入端连接一个所述反馈模块4的电压比较器的输出端，输出端连接各个反馈模块4的或门OR的第一输入端。

[0069] 具体的，上电时刻使能信号端EN输入高电平信号，其它时刻使能信号端EN输入的均是低电平信号。在本实施中上电时刻，或门OR一个输入端(第二输入端)输入使能信号高电平，另一个输入端(第一输入端)无论输入的是高电平还是低电平，此时或门OR的输出端均为高电平，也就是D点的电位为高电位，假若输出控制模块3就是上述的包括第七晶体管T7和第八晶体管T8的输出控制模块3，此时D点的高电位控制第八晶体管T8导通，同时D点的电位作为第二反相器N2的输入信号，此时第二反相器N2的输出为低电位，并控制第七晶体管T7开启。也就是说在上电时刻反馈模块4用于控制输出控制模块3开启。在上电时刻之后，输出控制模块3则根据输出模块2中第五体管T5和第六晶体管T6的状态选择将驱动电源的高电平信号端VGH或者低电平信号端VGL所输入的信号进行输出。在进入正常的输出状态之后，反馈模块4中的电压比较器实时采集信号输出端CLK_OUT的输出，并将信号输出端CLK_OUT所输出的电压与其第一参考电压端Vref1和第二参考电压端Vref2上所输入的第一参考电压和第二参考电压进行比较，当所输出的电压值在两者之间时，则说明信号输出端CLK_OUT的信号与其他电平偏移单元的输出信号发生了短路，此时，控制电压比较器输出一个逻辑电平信号(也即第一控制信号)，例如输出高电平信号，此时或非门NOR输出为低电平(也即第二控制信号)，每个电平偏移单元的或门OR的第一输入端均与或非门NOR连接，也就是或门OR第一输入端输入低电平，或门OR的第二输入端连接使能信号端EN，而使能信号端EN除上电时刻输出的信号为高电平，其他时刻均输出的信号均为低电平，也就是说或非门OR的第二输入端输入低电平，此时输出则为低电平，即D点电位为低电平，因此第八晶体管T8关断，D点电位经过第二反相器N2变为高电平，此时第七晶体管T7也是关断的，从而使得各个电位偏移电路的输出模块2输出高阻态。当然，如果信号输出端CLK_OUT的输出信号不在第一参考电压和第二参考电压之间，也就是说信号输出端CLK_OUT输出正常，此时控制电压比较器输出低电平信号(也即第一控制信号)，此时或非门NOR输入端均为低电平，其输出则为高电平(也即第二控制信号)，因此每个或门OR与或非门NOR输出端连接的第一输入端则输入高电平，第二输入端与使能信号端EN连接则输入低电平，此时输出则为高电平，即D点电位为高电平，因此第八晶体管T8导通，D点电位经过第二反相器N2变为低电平，此时第七晶体管T7也是导通的，从而使得信号输出端CLK_OUT保持正常的输出。

[0070] 在本实施例的电平偏移电路中增加了或非门NOR，此时只要其中一个电平偏移单元的反馈模块4的电压比较器输出高电平，或非门NOR的输出端则输出低电平，而或非门NOR的输出端又与各个电平偏移单元的反馈模块4的或门OR的第一输入端连接，而各个或门的第二输入端与使能信号端EN连接，而使能信号端EN除上电时刻输出的信号为高电平，其他时刻均输出的信号均为低电平，也就是说各个或非门OR的第二输入端低电平，因此或门OR的输出端输出低电平，将各个电平偏移单元中的第七晶体管T7和第八晶体管T8的关断，从而切断各个电平偏移单元的输出，从而保证了电平偏移电路的工作安全性。

[0071] 实施例3：

[0072] 本实施例提供了一种电平偏移电路的驱动方法，其中，电平偏移电路包括实施例多个实施例1中电平偏移单元。驱动方法具体包括如下步骤。

[0073] 参照图1和4所示，上电输出阶段：假若开启电源的工作电压端VIO所输入的信号VIO＝3.3V，工作地端接地；驱动电源的高电平信号端VGH所输入的信号VGH＝30V，低电平信号端VGL所输入的信号VGL＝-8V。

[0074] 在上电时刻使能信号端EN输入高电平信号，其它时刻使能信号端EN输入的均是低电平信号。因此上电时刻，或门OR一个输入端输入使能信号高电平，另一个端口无论输入的是高电平还是低电平，此时或门OR的输出端均为高电平，也就是D点的电位为高电位，此时D点的高电位控制第八晶体管T8导通，同时D点的电位作为第二反相器N2的输入信号，此时第二反相器N2的输出为低电位，并控制第七晶体管T7开启。

[0075] 当输入信号端CLK_IN所输入的信号为3.3V高电平时，经过第一反相器N1输出的控制信号，即A点的电位为0V，此时第一晶体管T1和第四晶体管T4导通，第二晶体管T2和第三晶体管T3关断，此时开启电源的工作电压端VIO所输入的3.3V电压经过第一晶体管T1到达B点的电位为3.3V，由于第四晶体管T4打开，驱动电源的低电平信号端VGL所输入的-8V电压经过第四晶体管T4到达C点，所以C点的电位为-8V，故第五体管T5导通，第六晶体管T6关断，驱动电源的高电平信号端VGH所输入的高点平信号，即30V电压经由第七晶体管T7、第五体管T5，从信号输出端CLK_OUT输出。

[0076] 当输入信号端CLK_IN所输入的信号为0V低电平时，经过第一反相器N1输出的控制信号，即A点的电位为3.3V，此时第一晶体管T1和第四晶体管T4关断，第二晶体管T2和第三晶体管T3导通，此时开启电源的工作低端接地，输入的0V电压经过第二晶体管T2到达C点，C点的电位为0V，由于第三晶体管T3打开，驱动电源的高电平信号端VGH所输入的30V电压经过第三晶体管T3到达B点，所以B点的电位为30V，此时第六晶体管T6导通，第五体管T5关断，驱动电源的低电平信号端VGL所输入的-8V电压经由第八晶体管T8、第六晶体管T6，从信号输出端CLK_OUT输出。

[0077] 反馈阶段：反馈模块4中的电压比较器实时采集信号输出端CLK_OUT的输出，并将信号输出端CLK_OUT所输出的电压与第一参考电压端Vref1和第二参考电压端Vref2上所输入的第一参考电压和第二参考电压进行比较，当所输出的电压值在两者之间时，则说明信号输出端CLK_OUT的信号与其他电平偏移单元的输出信号发生了短路，此时，控制电压比较器输出一个逻辑电平信号，例如输出低电平信号，此时或门OR的第一输入端输入低电平，第二输入端与使能信号端EN连接，因此也输入低电平，此时或门OR的输出端的输出则为低电平，即D点电位为低电平，因此第八晶体管T8关断，D点电位经过第二反相器N2变为高电平，此时第七晶体管T7也是关断的，从而使得信号输出端CLK_OUT输出高阻态。当然，如果信号输出端CLK_OUT的输出信号不在第一参考电压和第二参考电压之间，也就是说信号输出端CLK_OUT输出正常，此时控制电压比较器输出高电平信号，此时或门OR的第一输入端输入高电平，第二输入端与使能信号端EN连接则输入低电平，此时输出则为高电平，即D点电位为高电平，因此第八晶体管T8导通，D点电位经过第二反相器N2变为低电平，此时第七晶体管T7也是导通的，从而使得信号输出端CLK_OUT保持正常的输出。

[0078] 本实施例所提供的电平偏移电路的驱动方法，由于包括反馈阶段，即当控制电压比较器输出一个逻辑电平信号，例如输出低电平信号，此时或门OR的第一输入端输入低电平，第二输入端与使能信号端EN连接，因此也输入低电平，此时门OR的输出端的输出则为低电平，即D点电位为低电平，因此第八晶体管T8关断，D点电位经过第二反相器N2变为高电平，此时第七晶体管T7也是关断的，以切断该电平偏移单元的输出，从而保证了电平偏移电路的工作安全性。

[0079] 实施例4：

[0080] 本实施例提供了一种电平偏移电路的驱动方法，其中，电平偏移电路包括实施例多个实施例1中电平偏移单元，以及一个或非门NOR，其驱动方法与实施例3大致相同，区别在于反馈阶段，故对于上电输出阶段不再重复描述。其中，反馈阶段具体包括：

[0081] 参照图3和4所示，反馈模块4中的电压比较器实时采集信号输出端CLK_OUT的输出，并将信号输出端CLK_OUT所输出的电压与其第一参考电压端Vref1和第二参考电压端Vref2上所输入的第一参考电压和第二参考电压进行比较，当所输出的电压值在两者之间时，则说明信号输出端CLK_OUT的信号与其他电平偏移单元的输出信号发生了短路，此时，控制电压比较器输出一个逻辑电平信号(也即第一控制信号)，例如输出高电平信号，此时或非门NOR输出为低电平(也即第二控制信号)，每个电平偏移单元的或门OR的第一输入端均与或非门NOR连接，也就是该输入端输入低电平，第二输入端与使能信号端EN连接，因此也输入低电平，此时或门OR的输出端则输出则为低电平，即D点电位为低电平，因此第八晶体管T8关断，D点电位经过第二反相器N2变为高电平，此时第七晶体管T7也是关断的，从而使得各个电位偏移电路的信号输出端CLK_OUT输出高阻态。当然，如果信号输出端CLK_OUT的输出信号不在第一参考电压和第二参考电压之间，也就是说信号输出端CLK_OUT输出正常，此时控制电压比较器输出低电平信号(也即第一控制信号)，此时或非门NOR输入端均为低电平，其输出则为高电平(也即第二控制信号)，因此每个或门OR与或非门NOR输出端连接的第一输入端输入高电平，与使能信号端EN连接的第二输入端则输入低电平，此时输出则为高电平，即D点电位为高电平，因此第八晶体管T8导通，D点电位经过第二反相器N2变为低电平，此时第七晶体管T7也是导通的，从而使得信号输出端CLK_OUT保持正常的输出。

[0082] 本实施例中所提供的电平偏移电路的驱动方法，只要其中一个电平偏移单元的反馈模块4的电压比较器输出高电平，或非门NOR的输出端则输出低电平，而或非门NOR的输出端又与各个电平偏移单元的反馈模块4的或门OR的第一输入端连接，而各个或门的第二输入端与使能信号端EN连接，而使能信号端EN除上电时刻输出的信号为高电平，其他时刻均输出的信号均为低电平，也就是说各个或非门OR的第二输入端低电平，因此或门OR的输出端输出低电平，将各个电平偏移单元中的第七晶体管T7和第八晶体管T8的关断，从而切断各个电平偏移单元的输出，从而保证了电平偏移电路的工作安全性。

[0083] 实施例5：

[0084] 本实施例提供了一种栅极驱动电路，其包括实施例2中的电平偏移电路，当然该栅极驱动电路还包括移位寄存器等其它部件，在此不再一一描述。

[0085] 由于本实施例的栅极驱动电路包括上述的电平偏移电路，因此其性能较好，具有较优的安全性能。

[0086] 可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。