相变存储器及其形成方法

摘要

一种相变存储器及其形成方法，其中形成方法包括：提供半导体衬底，在半导体衬底上形成有第一层间介质层和互连层；在第一层间介质层和互连层上形成第二层间介质层；在第二层间介质层中形成通孔；在第二层间介质层上、通孔侧壁和底部形成隧穿绝缘层；在隧穿绝缘层上和通孔中形成底电极材料；研磨去除高于第二层间介质层的隧穿绝缘层和底电极材料，通孔中的剩余底电极材料作为底电极。在本案中，隧穿能够阻断半导体衬底上的有源器件与研磨液之间导通而使研磨液不带电，浸润在研磨液中的底电极材料不会遭到电化学腐蚀，这使底电极上表面与第二层间介质层上表面持平，良好的接触电连接能够确保底电极对相变材料层进行有效加热以转换其状态。

权利要求

1.一种相变存储器的形成方法，其特征在于，包括：提供半导体衬底，在所述半导体衬底上形成有第一层间介质层和位于所述第一层间介质层中的互连层；

在所述第一层间介质层和互连层上形成第二层间介质层；

在所述第二层间介质层中形成通孔，所述通孔连通互连层；

在所述第二层间介质层上、通孔侧壁和底部形成隧穿绝缘层；

在所述隧穿绝缘层上和通孔中形成底电极材料，所述底电极材料填充满通孔；

研磨去除高于所述第二层间介质层的隧穿绝缘层和底电极材料，所述通孔中的剩余底电极材料作为底电极。

2.如权利要求1所述的相变存储器的形成方法，其特征在于，所述隧穿绝缘层的材料为隧穿金属氧化物。

3.如权利要求2所述的相变存储器的形成方法，其特征在于，所述隧穿绝缘层的形成方法为化学气相沉积或物理气相沉积。

4.如权利要求3所述的相变存储器的形成方法，其特征在于，所述隧穿金属氧化物为：Ta2O5、TiO2或Al2O3。

5.如权利要求4所述的相变存储器的形成方法，其特征在于，所述物理气相沉积为离子化的金属等离子体溅射，所述隧穿金属氧化物为Ta2O5；

在所述离子化的金属等离子体溅射过程中，参数设置如下：所述溅射的功率范围为

630W～770W，反应腔内的压强范围为4.5mTorr～5.5mTorr。

6.如权利要求4所述的相变存储器的形成方法，其特征在于，所述隧穿金属氧化物为Ta2O5，Ta2O5的厚度范围1.5nm～4nm。

7.如权利要求1所述的相变存储器的形成方法，其特征在于，还包括：在所述第二层间介质层和底电极上形成第三层间介质层；

在所述第三层间介质层中形成相变材料层，所述相变材料层与底电极电连接；

在所述第三层间介质层和相变材料层上形成第四层间介质层；

在所述第四层间介质层中形成顶电极，所述顶电极与相变材料层电连接。

8.如权利要求1所述的相变存储器的形成方法，其特征在于，所述底电极材料为W、TiN、TaN、TiC或TiCN。

9.一种相变存储器，其特征在于，包括：半导体衬底；

位于所述半导体衬底上的第一层间介质层和位于所述第一层间介质层中的互连层；

位于所述第一层间介质层和互连层上的第二层间介质层；

位于所述第二层间介质层中的通孔，所述通孔连通互连层；

位于所述通孔侧壁和底部的隧穿绝缘层；

位于所述通孔中且为所述隧穿绝缘层所包围的底电极，填充满通孔。

10.如权利要求9所述的相变存储器，其特征在于，所述隧穿绝缘层的材料为隧穿金属氧化物。

11.如权利要求10所述的相变存储器，其特征在于，所述隧穿金属氧化物为：Ta2O5、TiO2或Al2O3。

12.如权利要求11所述的相变存储器，其特征在于，所述隧穿金属氧化物为Ta2O5，Ta2O5的厚度范围1.5nm～4nm。

13.如权利要求9所述的相变存储器，其特征在于，还包括：位于所述第二层间介质层、隧穿绝缘层和底电极上的第三层间介质层；

位于所述第三层间介质层中的相变材料层，与底电极电连接；

位于所述第三层间介质层和相变材料层上的第四层间介质层；

位于所述第四层间介质层中的顶电极，与相变材料层电连接。

14.如权利要求9所述的相变存储器，其特征在于，所述底电极材料为W、TiN、TaN、TiC或TiCN。

说明书

相变存储器及其形成方法

技术领域

[0001] 本发明涉及半导体技术领域，特别涉及一种相变存储器及其形成方法。

背景技术

[0002] 相变存储器(PCRAM)作为一种新兴的非易失性存储技术，在读写速度、读写次数、数据保持时间、单元面积、多值实现等诸多方面较快闪存储器(FLASH)都具有较大的优越性，成为目前不挥发存储技术研究的焦点。

[0003] 相变存储器利用相变材料在晶态和非晶态下的电阻差异来存储数据，它主要利用电流或电压脉冲波的控制来完成写入、擦除、读取操作。通常，一个相变存储器单元由上至下包括：顶电极、相变材料层和底电极，三者接触电连接。在写入操作时，在顶电极和底电极之间施加一短时间且相对较高的复位(reset)电压，使与底电极接触的相变材料层部分升温熔化并快速冷却而由晶态转为非晶态。由于非晶态的相变材料具有较高的电阻(例如105～107欧姆)，通常赋值为“1”，在进行读取操作时，提供一读取电流可得到高电平。在擦除操作时，提供一较长时间且相对较低的set电压以使非晶态的相变材料层部分的温度升到熔化温度之下、结晶温度之上，之后保持一段时间促使晶核生长，使非晶态相变材料层部分结晶而从非晶态转化为晶态。由于晶态的相变材料具有较低的电阻(例如102～104欧姆)，通常赋值为“0”，在进行读取操作时，提供一读取电流可得到低电平。因此，相变存储器是利用当相变材料层处于晶态或非晶态时的电阻差异来写入/读取数据的非易失性存储器。

[0004] 现有一种相变存储器的形成方法包括：

[0005] 参照图1，提供半导体衬底1，在半导体衬底1上形成有有源器件(图中未示出)；在半导体衬底1上还形成有层间介质层2、位于层间介质层2中的互连层3，互连层3与下方的有源器件电连接。

[0006] 参照图2，在层间介质层2中形成通孔4，通孔4与互连层3连通。

[0007] 参照图3，沉积钨层5，钨层5覆盖层间介质层2并填充满通孔4(参照图2)。

[0008] 参照图4，化学机械研磨钨层5(参照图3)，去除高于层间介质层2的钨层，通孔4(参照图3)中剩余的钨层部分作为底电极6。之后，在层间介质层2上形成与底电极6接触电连接的相变材料层以及在相变材料层上形成与相变材料层电连接的顶电极。

[0009] 但是，使用现有技术形成的相变存储器性能不佳。

发明内容

[0010] 本发明解决的问题是，使用现有技术形成的相变存储器性能不佳。

[0011] 为解决上述问题，本发明提供一种相变存储器的形成方法，该相变存储器的形成方法包括：

[0012] 提供半导体衬底，在所述半导体衬底上形成有第一层间介质层和位于所述第一层间介质层中的互连层；

[0013] 在所述第一层间介质层和互连层上形成第二层间介质层；

[0014] 在所述第二层间介质层中形成通孔，所述通孔连通互连层；

[0015] 在所述第二层间介质层上、通孔侧壁和底部形成隧穿绝缘层；

[0016] 在所述隧穿绝缘层上和通孔中形成底电极材料，所述底电极材料填充满通孔；

[0017] 研磨去除高于所述第二层间介质层的隧穿绝缘层和底电极材料，所述通孔中的剩余底电极材料作为底电极。

[0018] 可选地，所述隧穿绝缘层的材料为隧穿金属氧化物。

[0019] 可选地，所述隧穿绝缘层的形成方法为化学气相沉积或物理气相沉积。

[0020] 可选地，所述隧穿金属氧化物为：Ta2O5、TiO2或Al2O3。

[0021] 可选地，所述物理气相沉积为离子化的金属等离子体溅射，所述隧穿金属氧化物为Ta2O5；

[0022] 在所述离子化的金属等离子体溅射过程中，参数设置如下：所述溅射的功率范围为630W～770W，反应腔内的压强范围为4.5mTorr～5.5mTorr。

[0023] 可选地，所述隧穿金属氧化物为Ta2O5，Ta2O5的厚度范围1.5nm～4nm。

[0024] 可选地，还包括：

[0025] 在所述第二层间介质层和底电极上形成第三层间介质层；

[0026] 在所述第三层间介质层中形成相变材料层，所述相变层与底电极电连接；

[0027] 在所述第三层间介质层和相变材料层上形成第四层间介质层；

[0028] 在所述第四层间介质层中形成顶电极，所述顶电极与相变材料层电连接。

[0029] 可选地，所述底电极材料为W、TiN、TaN、TiC或TiCN。

[0030] 本发明还提供一种相变存储器，该相变存储器包括：

[0031] 半导体衬底；

[0032] 位于所述半导体衬底上的第一层间介质层和位于所述第一层间介质层中的互连层；

[0033] 位于所述第一层间介质层和互连层上的第二层间介质层；

[0034] 位于所述第二层间介质层中的通孔，所述通孔连通互连层；

[0035] 位于所述通孔侧壁和底部的隧穿绝缘层；

[0036] 位于所述通孔中且为所述隧穿绝缘层所包围的底电极，填充满通孔。

[0037] 可选地，所述隧穿绝缘层的材料为隧穿金属氧化物。

[0038] 可选地，所述隧穿金属氧化物为：Ta2O5、TiO2或Al2O3。

[0039] 可选地，所述隧穿金属氧化物为Ta2O5，Ta2O5的厚度范围1.5nm～4nm。

[0040] 可选地，还包括：

[0041] 位于所述第二层间介质层、隧穿绝缘层和底电极上的第三层间介质层；

[0042] 位于所述第三层间介质层中的相变材料层，与底电极电连接；

[0043] 位于所述第三层间介质层和相变材料层上的第四层间介质层；

[0044] 位于所述第四层间介质层中的顶电极，与相变材料层电连接。

[0045] 可选地，所述底电极材料为W、TiN、TaN、TiC或TiCN。

[0046] 与现有技术相比，本发明的技术方案具有以下优点：

[0047] 在通孔中填充底电极材料之前，在通孔侧壁和底部形成有隧穿绝缘层。这样，在研磨底电极材料至露出第二层间介质层时，通孔中的底电极材料和隧穿绝缘层上表面均浸于研磨液中，但隧穿绝缘层将互连层和底电极材料隔开，隧穿绝缘层具有绝缘性，电阻非常大，能够阻断半导体衬底上的有源器件与研磨液之间导通而使研磨液不带电，浸润在研磨液中的底电极材料不会遭到电化学腐蚀。这能够确保研磨后的底电极上表面与第二层间介质层上表面持平，不会产生凹坑。相变材料层能够与底电极形成良好接触电连接，在向相变材料层写入和擦除数据时，良好的接触电连接能够确保底电极对相变材料层进行有效加热以转换其状态。而且，在相变存储器的写入、擦除和读取操作时的电压能够促使隧穿绝缘层发生隧道效应，实现隧穿导通，确保相变存储器的灵敏度较高，性能较佳。

附图说明

[0048] 图1～图4是现有技术的相变存储器在形成过程各个阶段的剖面结构示意图；

[0049] 图5～图8、图11～图16是本发明具体实施例的相变存储器在形成过程的各个阶段的剖面结构示意图；

[0050] 图9是Ta2O5发生隧道效应时，其厚度与隧穿电压之间关系的曲线图；

[0051] 图10是对厚度为2nm的Ta2O5分别施加电压值为+5V和-5V时，其电阻与温度之间的关系的示意图。

具体实施方式

[0052] 发明人针对现有技术存在的问题进行分析，发现：参照图2、图3，由于在层间介质层2中存在通孔4的原因，在沉积钨层5过程，对应通孔4位置的钨层部分低于层间介质层2上的钨层部分。结合参照图4，由于以上原因，研磨钨层的过程大致分为两个步骤：第一步，研磨去除高于层间介质层2的钨层部分，在该过程中，由于通孔位置的钨层部分低于其他层间介质层上的钨层部分，且研磨液对钨层各个部分的研磨速率是基本无差别的，因此在第一步终止时，通孔中的钨层部分的厚度会低于通孔的深度；第二步，过研磨层间介质层至通孔中的钨层与层间介质层基本持平。但是，在第二步过程中，在半导体衬底上的有源器件中，对CMOS电路的两MOS管中，相邻的源极与漏极之间存在电势差，源极与漏极分别通过互连层3与通孔中的钨层电连接，由于钨层部分浸润在研磨液中，源极与漏极之间的电势差使使研磨液带电，由于通孔中的钨层上表面暴露在研磨液中，导致浸润在研磨液中的钨层与水产生电化学反应，钨层上表面遭到电化学腐蚀。参照图4，最终形成的底电极6上表面形成有凹坑6'(参考虚线框区域)，凹坑导致后续形成的相变材料层与底电极之间为不完全接触。这会增加相变存储器信号传递中断的风险，造成相变材料层不能被加热而转换其晶态或非晶态，导致相变存储器灵敏度下降，不能正常读写数据，性能不佳。

[0053] 对此，发明人曾尝试使用酸性的研磨液来代替传统工艺中的酸性溶液来研磨钨层，但不能较大改善钨层腐蚀的问题，也曾尝试通过增大底电极的特征尺寸来避免钨层遭到较厚厚度的腐蚀，但这会增加制造成本。因此，发明人经过创造性劳动，提出了一种新的相变存储器的形成方法。使用该方法，在形成底电极材料之前，在第一层间介质层上、通孔侧壁和底部预先形成一层隧穿绝缘层，这样在化学机械研磨底电极材料时，该隧穿绝缘层可阻断通孔中的底电极材料与互连层之间的电连接，由于不存在电势差，研磨液与底电极材料之间不会发生电化学反应，进而避免在底电极表面形成凹坑。

[0054] 为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

[0055] 参照图5，提供半导体衬底10，在半导体衬底10上形成有有源器件(图中未示出)、覆盖半导体衬底10和有源器件的第一层间介质层11、位于第一层间介质层11中的互连层12，互连层12与有源器件电连接，其上表面露出。

[0056] 在图5中，互连层12为导电插塞，与半导体衬底10上的有源器件接触电连接、或通过其他互连层部分与有源器件电连接。该导电插塞的形成方法包括：首先在第一层间介质层11中形成接触孔，通孔与其下方的互连层或有源器件连通；接着，沉积导电材料如钨、铝或铜，导电材料填充满接触孔并覆盖第一层间介质层11；之后，通过化学机械研磨或回刻蚀工艺，去除高出第一层间介质层11上表面的导电插塞材料，接触孔中剩余的导电材料作为导电插塞。

[0057] 在本实施例中，互连层12为导电插塞，仅为示例。作为示例，互连层12也可为与导电插塞电连接的互连金属层。

[0058] 在本实施例中，半导体衬底10可以为硅衬底，也可以是锗、锗硅、砷化镓衬底或绝缘体上硅衬底。本领域的技术人员可以根据需要选择衬底，因此衬底的类型不应限制本发明的保护范围。本实施例中的半导体衬底10选择硅衬底，因为在硅衬底上实施本技术方案要比在上述其他衬底上实施本技术方案的成本低。

[0059] 参照图6，在第一层间介质层11和互连层12上形成第二层间介质层13。第二层间介质层13的材料为氮化硅或氧化硅，或者第二层间介质层13包括叠置在一起的氮化硅层和氧化硅层，可使用化学气相沉积工艺形成。

[0060] 参照图7，在第二层间介质层13中形成通孔14，通孔14连通互连层12，并露出部分互连层12。在第二层间介质层13中形成通孔14的方法包括：

[0061] 在第二层间介质层13上形成图形化的掩膜层，如图形化的光刻胶层，图形化的掩膜层定义通孔的位置；

[0062] 以图形化的掩膜层为掩模，刻蚀第二层间介质层13至互连层12露出，形成通孔14；

[0063] 去除图形化的掩膜层。

[0064] 参照图8，在第二层间介质层13上、通孔14侧壁和底部形成隧穿绝缘层15，隧穿绝缘层15起到后续底电极与互连层12之间的绝缘作用。

[0065] 在本实施例中，隧穿绝缘层15的材料为Ta2O5，具体使用化学气相沉积或物理气相沉积工艺形成。其中，化学气相沉积工艺选择低压化学气相沉积(Low Pressure Chemical Vapor Deposition，LPCVD)，在LPCVD过程中利用Ta(OC2H5)5为原料。在该过程中Ta(OC2H5)5分解为Ta2O5和挥发性物质，其中Ta2O5沉积在第二层间介质层13上、通孔14侧壁和底部，生成的挥发性物质被排出反应腔。在该LPCVD过程中，反应腔内的温度范围为369℃～451℃，本实施例的温度为410℃。

[0066] 在本实施例中，物理气相沉积工艺选择溅射，例如离子化的金属等离子体溅射。除此之外，还可采用射频溅射和磁控溅射。相比于射频溅射，离子化的金属等离子体(Ioned Mental Plasma，IMP)溅射的沉积速率更高，尤其是能够很好地覆盖具有高深宽比的通孔14侧壁以及通孔侧壁与底部之间的间隙。在IMP过程中，本实施例在溅射形成Ta2O5的过程可以是：在溅射Ta的过程中，向反应腔内通入O2，O2与Ta反应生成Ta2O5，在该过程中使用Ar作为溅射气体，离子化的高能Ar离子激励Ta靶溅射出Ta原子；还可以是：先溅射形成Ta层，接着对Ta层进行氧化处理以形成Ta2O5。在该离子化的金属等离子体溅射过程提供直流电源，提供的功率范围位于630W～770W之间，反应腔内的压强范围为4.5mTorr～5.5mTorr，能够获得较佳的沉积速率。

[0067] 在对相变存储器进行写入、读取和擦除操作时，互连层12需要与后续通孔中的底电极导通，以向相变材料层通入电流，因此必须保证隧穿绝缘层15能够被隧穿。参照图9，图9为Ta2O5发生隧道效应时，其厚度与隧穿电压之间关系的曲线图，其中Ta2O5的厚度在2nm附近时，所需隧穿电压值较小；而Ta2O5的厚度大于4nm时所需隧穿电压值较高，且随厚度增加，所需隧穿电压值增大。因此，本实施例的隧穿绝缘层15的厚度范围为1.5nm～4nm。在向相变存储器写入“1”，在顶电极和底电极之间施加较高值的reset电压，能够使隧穿绝缘层15在较短时间内隧穿导电，以促使相变材料层在较短时间内被加热至熔点以上；在擦除相变存储器中存储的高电平时，虽然提供的set电压较低，但隧穿绝缘层15所需隧穿电压也较低，set电压能够使隧穿绝缘层15隧穿导通，以实现将相变材料层存储的高电平擦除。在读取数据时，提供一较低读取电流就可使隧穿绝缘层15隧穿导通。另外，当相变存储器未通电时，隧穿绝缘层15起到良好的绝缘作用，以避免相变存储器数据流失。因此，隧穿绝缘层15处于该上述厚度范围内，能够确保相变存储器正常工作，且不会降低相变存储器的灵敏性。

[0068] 除Ta2O5外，隧穿绝缘层15还可选择其他隧穿金属氧化物，如TiO2或Al2O3。对于传统的隧穿SiO2，其介电常数较低，而且集成电路的高集成度要求隧穿绝缘层的厚度较薄，但使用现有半导体工艺很难得到非常薄的隧穿SiO2。相比之下，隧穿金属氧化物与现有的半导体工艺兼容性好，厚度较薄，且介电常数高。对隧穿绝缘层15的不同材料，可根据其隧穿电压获得其厚度范围。但相比于TiO2或Al2O3，Ta2O5的隧穿电压更低，对应的相变存储器的灵敏性更高。而且，Ta2O5与第二层间介质层13(参照图8)之间具有良好的黏附性，不会轻易松动、剥离。

[0069] 另外，参照图10，图10为对厚度为2nm的Ta2O5分别施加电压值为+5V和-5V时，其电阻与温度之间的关系，从图中可知：一方面，随温度升高，Ta2O5的电阻也升高，但电阻的增幅较小；另一方面，在+5V和-5V下，Ta2O5的电阻基本不会有较大变化。由此可知，Ta2O5的热导率(thermal conductivity)较低。在相变存储器写入和擦除数据时，与底电极接触的相变材料层部分会被加热，虽然写入和擦除操作时施加电压值不同，且相变材料层的温度很高，但包围底电极的Ta2O5基本不会大幅升温，也就基本不会将相变材料层部分的热量传递至互连层，避免相变材料层热量散失而导致失效。

[0070] 参照图11，在隧穿绝缘层15上和通孔14(参照图8)中形成底电极材料16，底电极材料16填充满通孔14。在本实施例中，底电极材料16为钨，可使用物理气相沉积工艺形成。除钨外，底电极材料16还可选择其他材料，如TiN、TaN、TiC或TiCN。

[0071] 参照图12，使用化学机械研磨，去除高于第二层间介质层13的隧穿绝缘层和底电极材料部分，在通孔14(参照图8)中剩余的底电极材料作为底电极17。

[0072] 化学机械研磨过程可分为三个步骤：

[0073] 第一步，研磨底电极材料至隧穿绝缘层15露出，此时底电极材料和隧穿绝缘层15均浸于研磨液中，但隧穿绝缘层15将互连层12和底电极材料隔开，隧穿绝缘层15具有绝缘性，电阻非常大，能够阻断半导体衬底10上的有源器件与研磨液之间形成通路，研磨液不会带电，浸润在研磨液中的底电极材料不会产生电化学腐蚀；

[0074] 第二步，研磨隧穿绝缘层15和底电极材料，至第二层间介质层13露出；

[0075] 第三步，过研磨隧穿绝缘层15和底电极材料，至通孔14中的底电极17上表面与第二层间介质层13上表面基本持平，在该过程中，由于隧穿绝缘层15的绝缘性，底电极17上表面不会发生电化学腐蚀，底电极17上表面不会产生凹坑，比较平坦。这样，后续相变材料层能够与底电极17形成良好接触电连接，这能保证相变存储器的信号传递通畅，确保在写入和擦除数据时，能够对相变材料层进行有效加热以转换其状态，且相变存储器的灵敏度较高，性能较佳。

[0076] 参照图13，在第二层间介质层13、隧穿绝缘层15和底电极17上形成第三层间介质层18，具体使用化学气相沉积。

[0077] 参照图14，在第三层间介质层18中形成相变材料层19，相变材料层19与底电极17接触电连接，还与隧穿绝缘层15接触，相变材料层19的材料为锗-锑-碲合金(GeSbTe，简写为GST)，由于GST在非晶态和晶态的电阻率相差较大，约相差三个数量级，使得较容易识别和确定当前存储器的状态，相变材料层19与底电极17之间能够形成良好接触，当相变材料层19被加热后能够与底电极17形成良好的信号传递，而且底电极17上表面较为平坦，在相变材料层写入和擦除数据时，与底电极17接触的相变材料部分能够被充分加热，以避免相变材料层19失效。形成相变材料层19的方法包括：首先在第三层间介质层18中形成通孔，通孔露出底电极17和隧穿绝缘层15的上表面以及部分第三层间介质层18的上表面；之后，沉积相变材料，相变材料覆盖第三层间介质18和填充满通孔；接着，平坦化相变材料，至通孔中的相变材料层材料与第三层间介质层18基本持平，通孔中剩余的相变材料作为相变材料层。

[0078] 参照图15，在第三层间介质层18和相变材料层19上形成第四层间介质层20；

[0079] 参照图16，在第四层间介质层20中形成顶电极21，顶电极21与相变材料层19接触电连接。

[0080] 本发明还提供一种相变存储器，参照图16，该相变存储器包括：

[0081] 半导体衬底10；

[0082] 位于半导体衬底10上的第一层间介质层11、和位于第一层间介质层11中的互连层12；

[0083] 位于第一层间介质层11和互连层12上的第二层间介质层13；

[0084] 位于第二层间介质层13中的通孔14(请参照图8)，通孔14连通互连层12；

[0085] 位于通孔14侧壁和底部的隧穿绝缘层15；

[0086] 位于通孔14中且为隧穿绝缘层15所包围的底电极17，底电极17填充满通孔14，且其上表面与第二层间介质层13的上表面持平；

[0087] 位于第二层间介质层13、隧穿绝缘层15和底电极17上的第三层间介质层18；

[0088] 位于第三层间介质层18中的相变材料层19，与底电极17接触电连接；

[0089] 位于第三层间介质层18和相变材料层19上的第四层间介质层20；

[0090] 位于第四层间介质层20中的顶电极21，与相变材料层19接触电连接。

[0091] 在本实施例中，隧穿绝缘层15的材料为隧穿金属氧化物，如Ta2O5、TiO2或Al2O3。其中，隧穿金属氧化物为Ta2O5时，其厚度范围为1.5nm～4nm。

[0092] 在本实施例中，底电极17材料为W、TiN、TaN、TiC或TiCN。

[0093] 虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。