鳍式场效应晶体管及其源漏区的制造方法

摘要

本发明公开了一种鳍式场效应晶体管源漏区的制造方法，包括：提供衬底，衬底中形成有相互隔离的鳍；进行源漏区外延前的前烘，以去除鳍上源漏区的自然氧化层，并在前烘的腔室中对源漏区进行回流；进行源漏区的外延生长。本发明提高外延层在源漏区的比例，为沟道提供更大的应力。同时，回流后鳍的原子重新排列，降低了鳍中的缺陷，提高了后续外延层的质量。

权利要求

1.一种鳍式场效应晶体管源漏区的制造方法，其特征在于，包括步骤：提供衬底，衬底中形成有相互隔离的鳍；

进行源漏区外延前的前烘，以去除鳍上源漏区的自然氧化层，并在前烘的腔室中对源漏区进行回流，以使源漏区的高度降低为沟道提供更大应力；

进行源漏区的外延生长；

前烘是指通过腔室中的气体与源漏区的鳍上的自然氧化层反应生成化合物，化合物在气化后从鳍表面分离；

回流是指改变腔室内的气体压强和/或温度，使源漏区鳍的高度降低。

2.根据权利要求1所述的制造方法，其特征在于，前烘的气体为H2、或者H2与HCl、NH4F或GeH4的混合气体、或者HF与N2的混合气体。

3.根据权利要求1所述的制造方法，其特征在于，去除自然氧化层时，腔室内气体的压强为20-2000托，腔体的温度为450-1150℃。

4.根据权利要求1所述的制造方法，其特征在于，对源漏区进行回流时，腔室内气体的压强为50毫托-200托，腔体的温度为450-1150℃。

5.根据权利要求1所述的制造方法，其特征在于，去除自然氧化层时，腔室内气体的压强为250-1000托，腔体的温度为700-850℃。

6.根据权利要求5所述的制造方法，其特征在于，对源漏区进行回流时，腔室内气体的压强为1-100托，腔体的温度为700-850℃。

7.根据权利要求1所述的制造方法，其特征在于，进行源漏区的外延生长的步骤还包括：同时进行原位掺杂。

8.一种鳍式场效应晶体管的制造方法，其特征在于，包括权利要求1-7中任一项所述的源漏区的制造方法。

说明书

鳍式场效应晶体管及其源漏区的制造方法

技术领域

[0001] 本发明属于半导体制造领域，尤其涉及一种鳍式场效应晶体管及其源漏区的制造方法。

背景技术

[0002] 随着半导体器件的高度集成，平面的MOSFET器件的短沟道效应愈发显著，恶化了器件的性能。

[0003] 目前，为了解决短沟道效应的问题，提出了鳍式场效应晶体管(Fin-FET)的立体器件结构，Fin-FET是具有鳍型沟道结构的晶体管，它利用薄鳍的几个表面作为沟道，从而可以防止传统晶体管中的短沟道效应，同时可以增大工作电流。

[0004] 在Fin-FET器件制造工艺中，目前主要采用外延工艺的方法形成源漏区，即在鳍的源漏区域上外延生长出SiGe，Ge，SiC，GeSn等应变材料的应力薄膜，以增强对沟道区的应力作用，提高载流子的迁移率。

[0005] 然而，随着对器件速度要求的不断提高，希望源漏区的外延层为沟道提供更强的应力作用，进一步提高载流子的迁移率。

发明内容

[0006] 本发明的目的在于克服现有技术中的不足，提供一种鳍式场效应晶体管及其源漏区的制造方法，提高源漏区的应力作用。

[0007] 为实现上述目的，本发明的技术方案为：

[0008] 一种鳍式场效应晶体管源漏区的制造方法，包括步骤：

[0009] 提供衬底，衬底中形成有相互隔离的鳍；

[0010] 进行源漏区外延前的前烘，以去除鳍上源漏区的自然氧化层，并在前烘的腔室中对源漏区进行回流，以使源漏区的高度降低为沟道提供更大应力；

[0011] 进行源漏区的外延生长；

[0012] 前烘是指通过腔室中的气体与源漏区的鳍上的自然氧化层反应生成化合物，化合物在气化后从鳍表面分离；

[0013] 回流是指改变腔室内的气体压强和/或温度，使源漏区鳍的高度降低。

[0014] 可选的，前烘的气体为H2、或者H2与HCl、NH4F或GeH4的混合气体、或者HF与N2的混合气体。

[0015] 可选的，去除自然氧化层时，腔室内气体的压强为20-2000托，腔体的温度为450-1150℃。

[0016] 可选的，对源漏区进行回流时，腔室内气体的压强为50毫托-200托，腔体的温度为450-1150℃。

[0017] 可选的，去除自然氧化层时，腔室内气体的压强为250-1000托，腔体的温度为700-850℃。

[0018] 可选的，对源漏区进行回流时，腔室内气体的压强为1-100托，腔体的温度为700-850℃。

[0019] 可选的，进行源漏区的外延生长的步骤还包括：同时进行原位掺杂。

[0020] 此外，本发明还提供了一种鳍式场效应晶体管的制造方法，利用上述任一制造方法形成源漏区。

[0021] 本发明实施例的鳍式场效应晶体管及其鳍的制造方法，在源漏区外延之前，进行自然氧化层去除的前烘的腔室中，进行源漏区回流的步骤，使得源漏区鳍的高度降低，进而外延后使得源漏区的大部分材料都为外延层，提高外延层在源漏区的比例，从而为沟道提供更大的应力。同时，回流后鳍的原子重新排列，降低了鳍中的缺陷，从而提高了后续外延层的质量。此外，该方法无需额外的工艺步骤，避免了对沟道区的损伤，使得后续外延的质量更高，该回流工艺较其他刻蚀工艺更容易控制，增大了工艺窗口。

[0022] 进一步地，回流后再进行原位掺杂的外延源漏可以使源漏延伸区的掺杂更加均匀，从而降低源漏延伸区的电阻，使源漏延伸区与沟道之间形成较陡的结，有利于得到较好的电学特性。

附图说明

[0023] 为了更清楚地说明本发明实施的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

[0024] 图1为根据本发明的鳍式场效应晶体管源漏区的制造方法的流程图；

[0025] 图2-图3为根据本发明实施例制造鳍式场效应晶体管的各个制造过程中的立体结构示意图；

[0026] 图4A和4B分别为常规的源漏区制造工艺、本发明实施例的源漏区制造工艺形成的外延源漏在显微镜下的截面示意图。

具体实施方式

[0027] 为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

[0028] 在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。

[0029] 其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

[0030] 本发明提出了一种鳍式场效应晶体管源漏区的制造方法，包括：提供衬底，衬底中形成有相互隔离的鳍；进行源漏区外延前的前烘，以去除鳍上源漏区的自然氧化层，并在前烘的腔室中对源漏区进行回流；进行源漏区的外延生长。

[0031] 在本发明中，在源漏区外延之前，进行自然氧化层去除的前烘的腔室中，进行源漏区回流的步骤，使得源漏区鳍的高度降低，进而外延后使得源漏区的大部分材料都为外延层，提高外延层在源漏区的比例，从而为沟道提供更大的应力。同时，回流后鳍的原子重新排列，降低了鳍中的缺陷，从而提高了后续外延层的质量。此外，该方法无需额外的工艺步骤，避免了对沟道区的损伤，使得后续外延的质量更高，该回流工艺较其他刻蚀工艺更容易控制，增大了工艺窗口。

[0032] 为了更好的理解本发明的技术方案和技术效果，以下将结合具体的流程示意图图1对具体的实施例进行详细的描述。

[0033] 首先，在步骤S01，提供衬底100，衬底100中形成有相互隔离的鳍110，参考图2所示。

[0034] 在本发明中，所述衬底100可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上锗，Germanium On Insulator)等，所述衬底还可以为包括其他元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以其他外延结构，例如SGOI(绝缘体上锗硅)等。在本实施例中，所述衬底为体硅衬底，如图2所示。

[0035] 在一个具体的实施例中，可以通过如下步骤来提供鳍110及隔离120。

[0036] 首先，在体硅的衬底100上形成第一硬掩膜(图未示出)，如氮化硅；而后，采用刻蚀技术，例如RIE(反应离子刻蚀)的方法，刻蚀衬底100来形成鳍110，从而形成了衬底100上的鳍110，如图2所示。

[0037] 接着，进行隔离材料的填充，隔离材料例如可以为二氧化硅，接着进行平坦化，直至暴露出鳍110的上表面，而后，可以使用湿法腐蚀，例如用氢氟酸腐蚀去除一定厚度的二氧化硅的隔离材料，保留部分的隔离材料在鳍110之间，从而形成了隔离120，如图2所示。

[0038] 而后，在步骤S02，进行源漏区外延前的前烘，以去除鳍上源漏区的自然氧化层，并在前烘的腔室中对源漏区进行回流。

[0039] 在进行外延源漏区的工艺之前，如图3所示，通常在鳍上已经形成有栅介质层160、栅极170以及侧墙(图未示出)。

[0040] 在一个具体的实施例中，具体的，首先，分别淀积栅介质材料和栅极材料，栅介质材料可以为热氧化层或高k介质材料，高k介质材料例如铪基氧化物，HFO2、HfSiO、HfSiON、HfTaO、HfTiO等，栅极材料可以包括金属栅极或多晶硅，例如可以包括：Ti、TiAlx、TiN、TaNx、HfN、TiCx、TaCx、HfCx、Ru、TaNx、TiAlN、WCN、MoAlN、RuOx、多晶硅或其他合适的材料，或他们的组合。接着，淀积掩膜层(图未示出)，如等离子体增强(PE)的二氧化硅的掩膜层，并进行刻蚀，形成跨过鳍110的栅介质层160和栅极170。最后，可以通过淀积氧化硅，而后进行RIE(反应离子刻蚀)来形成侧墙。

[0041] 而后，进行源漏区外延前的前烘(pre-bake)工艺，在该前烘步骤中，将暴露的源漏区的鳍上的自然氧化层去除，以便进行后续的源漏区的外延工艺，在前烘工艺中，通常是通过腔室中的气体与氧化硅反应生成化合物，生成的化合物熔点低，容易气化，在气化后从鳍表面分离，从而达到去除鳍表面氧化物的目的，前烘的气体可以为H2、H2与HCl的混合气体、H2与NH4F的混合气体、或者H2与GeH4的混合气体等。

[0042] 在去除自然氧化层的前烘的腔室中进行自然氧化层的去除以及回流步骤。具体的，首先，在前烘的腔室中进行自然氧化层的去除，前烘的气体可以为H2、H2与HCl的混合气体、H2与NH4F的混合气体、或者H2与GeH4的混合气体、或者HF与N2的混合气体，在此过程中，腔室内气体的压强为20-2000托(torr)，腔体的温度为450-1150℃，在优选的实施例中，腔室内气体的压强为250-1000托，腔体的温度为700-850℃；接着，在该腔室中，改变腔室内的压强和/或温度，进行源漏区的回流(re-flow)，在此过程中，腔室内气体的压强为50毫托-200托，腔体的温度为450-1150℃，优选的实施例中，腔室内气体的压强为1-100托，腔体的温度为700-850℃。在回流后，源漏区鳍的高度降低，同时，源漏区鳍的原子重新排列，使得外延后源漏区的大部分材料都为外延层，提高外延层在源漏区的比例，从而为沟道提供更大的应力，也降低了鳍中的缺陷，从而提高了后续外延层的质量。

[0043] 同时，该方法无需额外的工艺步骤，避免了对沟道区的损伤，使得后续外延的源漏区的质量更高，该回流工艺相较其他刻蚀工艺更加容易控制，增大了工艺窗口。

[0044] 在本实施例中，前烘的腔室中采用H2或者H2与HCl的混合气体，回流后，参考图4B所示，源漏区的鳍形成了具有(111)面的多面体，该多面体更矮更宽。

[0045] 而后，在步骤S03，进行源漏区的外延生长。

[0046] 本实施例中，可以采用选择性外延工艺，进行源漏区的外延层的生长，同时，进行原位掺杂，对于PMOS器件，在鳍的源漏区域上外延生长出SiGe的外延层；对于NMOS器件，在鳍的源漏区域上外延生长出Si：C的外延层。回流后再进行原位掺杂的外延源漏可以使源漏延伸区的掺杂更加均匀，从而降低源漏延伸区的电阻，使源漏延伸区与沟道之间形成较陡的结，有利于得到较好的电学特性。

[0047] 参考图4A和4B所示，图4A和4B分别为常规的源漏区制造工艺、本发明实施例的源漏区制造工艺形成的外延源漏区在显微镜下的截面示意图，在图示中，鳍由硅衬底形成，源漏区为硅锗的外延层，与常规的进行自然氧化层去除后就进行源漏区外延的实施例相比(参照图4A)，本发明进行回流后的鳍上生长的源漏区的外延层(参照图4B)的实施例中，回流后使得源漏区内大部分为硅锗外延层，提高了源漏区内硅锗的比例，从而向沟道提供更大的应力，提高载流子的迁移率，进而提高器件的速度；同时，本发明实施例的外延层具有更好的外延质量。

[0048] 至此，完成了本发明实施例的源漏区的制造，而后，继续完成器件的加工工艺，如形成接触及互连结构等。

[0049] 虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。