半导体结构

摘要

本发明公开了一种半导体结构。半导体结构包括一第一掺杂区、一第二掺杂区、一场氧化层、一栅极结构以及一金属层。第一掺杂区具有一第一导电型。第二掺杂区形成于第一掺杂区中，并具有相对于第一导电型的一第二导电型。场氧化层位于第一掺杂区上。栅极结构包括一第一栅极部分和一第二栅极部分，彼此是分隔开，其中第二栅极部分位于场氧化层上，且第二栅极部分是电性连接至一源极端。金属层位于栅极结构之上，金属层包括一第一金属部分和一第二金属部分，彼此是分隔开。

权利要求

1.一种半导体结构，包括：

一第一掺杂区，具有一第一导电型；

一第二掺杂区，形成于该第一掺杂区中，并具有相对于该第一导电型的一第二导电型；

一场氧化层，位于该第一掺杂区上；

一栅极结构，包括一第一栅极部分和一第二栅极部分，彼此是分隔开，其中该第一栅极部分位于该第二掺杂区上，该第二栅极部分位于该场氧化层上；以及一金属层，位于该栅极结构之上，该金属层包括一第一金属部分和一第二金属部分，彼此是分隔开；

其中，该第一栅极部分和该第二栅极部分均具有环状结构，且该第一栅极部分环绕该第二栅极部分，位于外侧的环状该第一栅极部分被电性连接至一栅极电压源，而位于内侧的环状该第二栅极部分被电性连接至一源极端。

2.根据权利要求1所述的半导体结构，其中该第二栅极部分是经由该第二金属部分电性连接至该源极端。

3.根据权利要求1所述的半导体结构，其中该第一栅极部分是经由该第一金属部分电性连接至该栅极电压源。

4.根据权利要求1所述的半导体结构，更包括一漂移区，位于该第一掺杂区之中，且该场氧化层位于该第二栅极部分和该漂移区之间。

5.根据权利要求1所述的半导体结构，更包括：

一第一掺杂电极区，形成于该第一掺杂区中；以及

一第二掺杂电极区和一第三掺杂电极区，形成于该第二掺杂区中，其中该第二掺杂电极区和该第三掺杂电极区电性连接至该第二金属部分。

6.根据权利要求5所述的半导体结构，其中该金属层更包括一第三金属部分，该第三金属部分和该第一金属部分和该第二金属部分彼此是分隔开来，其中该第三金属部分电性连接至该第一掺杂电极区。

7.根据权利要求1所述的半导体结构，其中该第一栅极部分和该第二栅极部分之间相隔一第一距离，该第一金属部分和该第二金属部分之间相隔一第二距离，该第一距离大于或等于该第二距离。

8.一种半导体结构，包括：

一栅极结构，包括一第一栅极部分和一第二栅极部分，彼此是分隔开，其中该第一栅极部分和该第二栅极部分具有环状结构，且该第一栅极部分环绕该第二栅极部分；以及一金属层，位于该栅极结构之上，该金属层包括一第一金属部分和一第二金属部分，彼此是分隔开，其中该第二栅极部分是经由该第二金属部分电性连接至一源极端。

9.根据权利要求8所述的半导体结构，其中该第一栅极部分是经由该第一金属部分电性连接至一栅极电压源。

10.根据权利要求8所述的半导体结构，其中该第一金属部分包括一第一C字形结构。

11.根据权利要求10所述的半导体结构，其中该第二金属部分包括一外围C字形结构以及一内侧环状结构，该第一金属部分的该第一C字形结构位于该外围C字形结构和该内侧环状结构之间。

12.根据权利要求8所述的半导体结构，其中该第二金属部分包括一外围C字形结构以及一内侧环状结构，其中该外围C字形结构和该内侧环状结构共同电性连接至该源极端，该第二栅极部分被电性连接至该内侧环状结构。

13.根据权利要求8所述的半导体结构，其中该第一金属部分包括一第二C字形结构，该第二金属部分环绕该第二C字形结构。

14.根据权利要求13所述的半导体结构，其中该第二金属部分包括一外围C字形结构以及一内侧环状结构，该内侧环状结构环绕该第二C字形结构。

15.根据权利要求8所述的半导体结构，其中该第一栅极部分具有一第一宽度，该第二栅极部分具有一第二宽度，该第一宽度和该第二宽度为相同或不同。

16.根据权利要求8所述的半导体结构，其中该第一栅极部分和该第二栅极部分之间相隔一第一距离，该第一金属部分和该第二金属部分之间相隔一第二距离，该第一距离大于或等于该第二距离。

说明书

半导体结构

技术领域

[0001] 本发明是有关于一种半导体结构，且特别是有关于一种具有稳定的阈值电压的半导体结构。

背景技术

[0002] 在近几十年间，半导体业界持续缩小半导体结构的尺寸，并同时改善速率、效能、密度及集成电路的单位成本。对于高压或超高压操作的半导体元件(如金属氧化物半导体MOS)来说，当元件尺寸缩小，而MOS晶体管在高压操作下，通常会产生电性效能的问题。

[0003] 因此，研究人员均致力于研究如何能够制作出稳定的高压MOS晶体管。

发明内容

[0004] 本发明是有关于一种半导体结构。实施例中，通过半导体结构中的栅极结构的设计，使得半导体结构具有稳定的阈值电压(threshold voltage)。

[0005] 根据本发明的一实施例，是提出一种半导体结构。半导体结构包括一第一掺杂区、一第二掺杂区、一场氧化层、一栅极结构以及一金属层。第一掺杂区具有一第一导电型。第二掺杂区形成于第一掺杂区中，并具有相对于第一导电型的一第二导电型。场氧化层位于第一掺杂区上。栅极结构包括一第一栅极部分和一第二栅极部分，彼此是分隔开，其中第二栅极部分位于场氧化层上，且第二栅极部分被电性连接至一源极端。金属层位于栅极结构之上，金属层包括一第一金属部分和一第二金属部分，彼此是分隔开。

[0006] 根据本发明的另一实施例，是提出一种半导体结构。半导体结构包括一栅极结构以及一金属层。栅极结构包括一第一栅极部分和一第二栅极部分，彼此是分隔开，其中第一栅极部分和第二栅极部分具有环状结构，且第一栅极部分环绕第二栅极部分。金属层位于栅极结构之上，金属层包括一第一金属部分和一第二金属部分，彼此是分隔开，其中第二栅极部分是经由第二金属部分电性连接至一源极端。

[0007] 为了对本发明的上述及其他方面有更佳的了解，下文特举较佳实施例，并配合所附图式，作详细说明如下：

附图说明

[0008] 图1A绘示根据本发明一实施例的半导体结构的上视图。

[0009] 图1B绘示图1A的半导体结构的局部上视图。

[0010] 图1C绘示图1A的半导体结构沿剖面线1C-1C’的剖视图。

[0011] 图2～图4绘示根据本发明内容一实施例的半导体结构的工艺。

[0012] 图5A为根据本发明内容一比较例的半导体结构的I-V曲线。

[0013] 图5B为根据本发明内容一实施例的半导体结构的I-V曲线。

[0014] 【符号说明】

[0015] 100：半导体结构

[0016] 110：基底

[0017] 120：第一掺杂区

[0018] 130：第二掺杂区

[0019] 135：第三掺杂区

[0020] 140：栅极结构

[0021] 141：第一栅极部分

[0022] 143：第二栅极部分

[0023] 150：场氧化层

[0024] 160：金属层

[0025] 161：第一金属部分

[0026] 161a：第一C字形结构

[0027] 161b：第二C字形结构

[0028] 163：第二金属部分

[0029] 163a：外围C字形结构

[0030] 163b：内侧环状结构

[0031] 165：第三金属部分

[0032] 167：第四金属部分

[0033] 171：第一掺杂电极区

[0034] 173：第二掺杂电极区

[0035] 175：第三掺杂电极区

[0036] 177：第四掺杂电极区

[0037] 191a：顶掺杂区

[0038] 191b：掺杂层

[0039] 193：介电层

[0040] 1C-1C’：剖面线

[0041] D1：第一距离

[0042] D2、D2’：第二距离

[0043] G：栅极电压源

[0044] H：突起峰

[0045] I-1、I-2、I-1、II-2：曲线

[0046] S：源极端

[0047] W1：第一宽度

[0048] W2：第二宽度

具体实施方式

[0049] 在本发明的实施例中，是提出一种半导体结构及其制造方法。实施例中，通过半导体结构中的栅极结构的设计，使得半导体结构具有稳定的阈值电压(threshold voltage)。然而，实施例仅用以作为范例说明，并不会限缩本发明欲保护的范围。此外，实施例中的图式是省略部份要的元件，以清楚显示本发明的技术特点。

[0050] 请参照图1A～图1C，图1A绘示根据本发明内容一实施例的半导体结构100的上视图，图1B绘示图1A的半导体结构100的局部上视图，图1C绘示图1A的半导体结构100沿剖面线1C-1C’的剖视图。

[0051] 如图1A～图1C所示，半导体结构100包括一第一掺杂区120、一第二掺杂区130、一栅极结构140、一场氧化层150及一金属层160。第一掺杂区120具有一第一导电型。第二掺杂区130形成于第一掺杂区120中，并具有相对于第一导电型的一第二导电型。场氧化层150位于第一掺杂区120上。栅极结构140包括一第一栅极部分141和一第二栅极部分143，第一栅极部分141和第二栅极部分143彼此是分隔开，其中第二栅极部分143位于场氧化层150上，且第二栅极部分143被电性连接至一源极端S。金属层160包括一第一金属部分161和一第二金属部分163，第一金属部分161和第二金属部分163彼此是分隔开。

[0052] 实施例中，通过半导体结构100中的栅极结构140的设计，其中栅极结构140的第一栅极部分141和第二栅极部分143彼此分隔开，且位于场氧化层150上的第二栅极部分143电性连接至源极端S，而使得半导体结构100可具有稳定的阈值电压(threshold voltage)。

[0053] 实施例中，如图1A和图1C所示，栅极结构140的第二栅极部分143是经由金属层160的第二金属部分163电性连接至源极端S。

[0054] 实施例中，如图1A～图1C所示，金属层160的第二金属部分163更包括一外围C字形结构163a以及一内侧环状结构163b，外围C字形结构163a和内侧环状结构163b共同电性连接至源极端S。如图1C所示，栅极结构140的第二栅极部分143被电性连接至第二金属部分163的内侧环状结构163b。换言之，栅极结构140的第二栅极部分143事实上是直接接触金属层160的第二金属部分163的内侧环状结构163b，而电性连接至源极端S。

[0055] 实施例中，如图1C所示，半导体结构100的漂移区位于第一掺杂区120之中，而场氧化层150位于栅极结构140的第二栅极部分143和漂移区之间。

[0056] 实施例中，如图1A～图1B所示，栅极结构140的第一栅极部分141和第二栅极部分143均具有环状结构，且第一栅极部分141环绕第二栅极部分143。

[0057] 实施例中，如图1A和图1C所示，栅极结构140的第一栅极部分141位于第二掺杂区130上，且第一栅极部分141被电性连接至一栅极电压源G。

[0058] 实施例中，如图1A和图1C所示，栅极结构140的第一栅极部分141是经由金属层160的第一金属部分161电性连接至栅极电压源G。

[0059] 实施例中，如图1A～图1C所示，金属层160的第一金属部分161更包括一第一C字形结构161a。如图1C所示，栅极结构140的第一栅极部分141被电性连接至第一金属部分161的第一C字形结构161a。换言之，栅极结构140的第一栅极部分141事实上是直接接触金属层160的第一金属部分161的第一C字形结构161a，而电性连接至栅极电压源G。

[0060] 实施例中，通过半导体结构100中的栅极结构140的设计，特别是不仅位于场氧化层150上的第二栅极部分143电性连接至源极端S，位于第二掺杂区130上的第一栅极部分141电性连接至栅极电压源G，也就是说，栅极结构140的分开的两个部分分别连接至源极端S和栅极电压源G，进而使得半导体结构100可具有稳定的阈值电压。

[0061] 具体而言，半导体结构100中，经由单层金属层160形成的金属线路达到电性连接的作用，然而单层金属层搭配传统的栅极结构，在施加栅极电压时容易引发类似二次导通的现象，而造成阈值电压的升高。根据本发明的实施例，通过半导体结构100中的栅极结构140的设计，栅极结构140的分开的两个部分分别连接至源极端S和栅极电压源G，特别是位于外侧的环状第一栅极部分141电性连接至栅极电压源G、而位于内侧的环状第二栅极部分
143电性连接至源极端S，因此可以避免二次导通的发生，进而降低阈值电压，达到使得半导体结构100可具有稳定阈值电压的效果。

[0062] 实施例中，如图1A～图1C所示，栅极结构140的第一栅极部分141具有一第一宽度W1，栅极结构140的第二栅极部分143具有一第二宽度W2，第一宽度W1和第二宽度W2可以为相同或不同。

[0063] 实施例中，如图1A～图1C所示，第一金属部分161的第一C字形结构161a位于第二金属部分163的外围C字形结构163a和内侧环状结构163b之间。

[0064] 实施例中，如图1A所示，金属层160的第一金属部分161更包括一第二C字形结构161b，第二金属部分163环绕第一金属部分161的第二C字形结构161b。

[0065] 详细来说，如图1A所示，实施例中，第二金属部分163的内侧环状结构163b环绕第一金属部分161的第二C字形结构161b。

[0066] 实施例中，第一金属部分161的第二C字形结构161b被第二金属部分163的内侧环状结构163b所环绕，且第一金属部分161的第二C字形结构161b同样电性连接至栅极结构140的第一栅极部分141。如此一来，第一金属部分161的第一C字形结构161a搭配第二C字形结构161b基本上沿着栅极结构140的第一栅极部分141分布位置而配置，因此在施加栅极电压时，可以实质上均匀导通第一栅极部分141的所有区域，因而可以提高半导体结构100装置的开关速度。

[0067] 实施例中，如图1C所示，半导体结构100更可包括一第一掺杂电极区171、一第二掺杂电极区173和一第三掺杂电极区175。第一掺杂电极区171形成于第一掺杂区120中。第二掺杂电极区173和第三掺杂电极区175形成于第二掺杂区130中，其中第二掺杂电极区173和第三掺杂电极区175电性连接至金属层160的第二金属部分163。

[0068] 实施例中，如图1A～图1C所示，金属层160更包括一第三金属部分165，第三金属部分165和第一金属部分161和第二金属部分163彼此是分隔开来。如图1C所示，第三金属部分165电性连接至第一掺杂电极区171。

[0069] 实施例中，如图1A～图1C所示，栅极结构140的第一栅极部分141和第二栅极部分143之间相隔一第一距离D1，金属层160的第一金属部分161和第二金属部分163之间相隔一第二距离D2，第一距离D1例如是大于或等于第二距离D2。

[0070] 详细地说，第一金属部分161和第二金属部分163之间相隔的第二距离可以是第一金属部分161的第一C字形结构161a和第二金属部分163的内侧环状结构163b之间的第二距离D2，也可以是第一金属部分161的第一C字形结构161a和第二金属部分163的外围C字形结构163a之间的第二距离D2’。第一距离D1例如是大于或等于第二距离D2’。实施例中，第二距离D2和第二距离D2’可以相同或不同。

[0071] 如图1B～图1C所示，半导体结构100更包括一基底110、一第三掺杂区135、一顶掺杂区191a、一掺杂层191b及一第四掺杂电极区177。第一掺杂区120和第三掺杂区135形成于基底110中。第四掺杂电极区177形成于第三掺杂区135中，顶掺杂区191a形成于第一掺杂区120中，掺杂层191b形成于顶掺杂区191a中。

[0072] 实施例中，半导体结构100更包括介电层193，金属层160更包括一第四金属部分167。金属层160经由介电层193内的接触孔而与介电层193之下的元件或掺杂区电性连接。
第四金属部分167电性连接至第四掺杂电极区177。

[0073] 实施例中，第一掺杂区120与掺杂层191b具有第一导电型例如N导电型，第一掺杂区120例如是高压N阱(HVNW)，掺杂层191b例如是N级掺杂(N-grade implant)。基底110、第二掺杂区130、第三掺杂区135、第三掺杂电极区175、第四掺杂电极区177与顶掺杂区191a具有相对于第一导电型的第二导电型例如P导电型，基底110例如是P型基板或P型外延(P-epi)。

[0074] 一实施例中，半导体结构100为金属氧化半导体(MOS)装置。于此例中，第一掺杂电极区171与第二掺杂电极区173具有第一导电型例如N导电型。第一掺杂电极区171是用做漏极，第二掺杂电极区173是用作源极。

[0075] 于另一实施例中，半导体结构100为绝缘栅双极性晶体管(IGBT)装置。于此例中，第一掺杂电极区171具有第二导电型例如P导电型，第二掺杂电极区173具有第一导电型例如N导电型。第一掺杂电极区171是用作阳极，第二掺杂电极区173是用作阴极。

[0076] 图2～图4绘示根据本发明内容一实施例的半导体结构100的工艺。

[0077] 如图2所示，提供基底110例如块硅或绝缘层体上硅(SOI)。形成第一掺杂区120于基底110中。形成第二掺杂区130于第一掺杂区120中。形成第三掺杂区135于基底110中。一实施例中，第一掺杂区120具有第一导电型例如N导电型，而皆具有第二导电型例如P导电型的第二掺杂区130与第三掺杂区135是利用同一掩模同时形成。接着，形成顶掺杂区191a于第一掺杂区120中，形成掺杂层191b于顶掺杂区191a中。实施例中，顶掺杂区191a和掺杂层191b是分别利用不同掩模形成。

[0078] 如图3所示，形成场氧化层150于掺杂层191b上。场氧化层150更可形成于第一掺杂区120上以及第二掺杂区130与第三掺杂区135之间。场氧化层150并不限于如图3所示的场氧化物，也可包括其他合适的介电结构。

[0079] 接着，如图4所示，形成栅极结构140于第一掺杂区120与第二掺杂区130上。实施例中，栅极结构140可包括多晶硅与形成于多晶硅上的金属硅化物例如硅化钨，栅极结构140的间隙壁可包括二氧化硅例如四乙氧基硅烷(Tetraethoxy silane；TEOS)。

[0080] 实施例中，栅极结构140的制造方法例如包括以下步骤：形成多晶硅与金属硅化物层，以掩模刻蚀工艺对多晶硅与金属硅化物层进行图案化，以形成分隔开的第一栅极部分141与第二栅极部分143，接着，形成间隙壁于侧壁上。至此形成如图4所示的栅极结构140。
实施例中，上述栅极结构140的图案是在一次掩模刻蚀工艺中完成。

[0081] 接着，请参照图1A～图1C，形成第一掺杂电极区171于第一掺杂区120中。形成第二掺杂电极区173和第三掺杂电极区175于第二掺杂区130中。形成第四掺杂电极区177于第三掺杂区135中。于实施例中，第一掺杂电极区171、第二掺杂电极区173、第三掺杂电极区175与第四掺杂电极区177是重掺杂的。

[0082] 接着，请参照图1A～图1C图，形成介电层193于基底110上。利用导电金属材料填充介电层193的开口(接触孔)后图案化导电金属材料，以形成金属层160。金属层160包括例如钨、铜、铝等等。

[0083] 图5A为根据本发明内容一比较例的半导体结构的I-V曲线，图5B为根据本发明内容一实施例的半导体结构100的I-V曲线。实施例中，半导体结构100可应用于高压、超高压(例如300V～1000V)的装置，例如MOS、IGBT与二极管。

[0084] 图5A中，曲线I-1表示不具有本发明的实施例的栅极结构的半导体结构的I-V曲线，曲线I-2表示曲线I-1的一次微分曲线。图5B中，曲线II-1表示半导体结构100的I-V曲线，曲线II-2表示曲线II-1的一次微分曲线。如图5A所示，传统的半导体结构中，具有单层金属层但不具有如前述实施例的栅极结构140时，其I-V曲线的一次微分曲线(曲线I-2)会因为类似二次导通的现象而产生一个突起峰H，并且造成阈值电压升高至约1.73V的状况。相对而言，如图5B所示，根据本发明的实施例，半导体结构100的I-V曲线的一次微分曲线(曲线II-2)不具有任何突起峰，且其阈值电压大约为0.9V。

[0085] 换言之，根据本发明的实施例，通过半导体结构100中的栅极结构140的设计，可以避免施加栅极电压时发生二次导通，进而降低阈值电压，达到使得半导体结构100可具有稳定阈值电压的效果。

[0086] 综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视随附的权利要求范围所界定的为准。