发送机、数字信号处理器及其操作方法

摘要

本发明提供用于提供高速数字信号处理器的装置和方法，其可以以基本上全数字发送机设计实现。在实施例中，将输入二进制比特划分成两组比特，其中将一组提供到二进制到温度计编码器以产生与时钟信号混合的输出以可操作地提供逆序反转比特图案。另一组二进制比特经历异或处理，使得这两组的处理可操作地提供将从高速数字信号处理器馈送的已混合的混合码。本发明还公开了其他的装置、系统、以及方法。

权利要求

1.一种数字信号处理器，包括：

二进制到温度计编码器，具有输入以接收输入基带信号的第一数量的二进制比特，除了第一数量的二进制比特之外，输入基带信号还包括第二数量的二进制比特，其中第一数量的二进制比特和第二数量的二进制比特为整数，所述二进制到温度计编码器被配置成输出对应于温度计码的比特；

混合器，用以混合温度计码的比特和本地振荡器时钟信号，以可操作地提供逆序反转比特图案；

异或电路，被配置成混合第二数量的二进制比特和本地振荡器时钟信号；以及来自混合器和逻辑操作电路的多个输出线路，用以馈送已混合的混合码到数模转换设备，其中所述温度计码具有多个比特并且所述混合器包括在数量上等于温度计码的比特数量的多个复用器，每个复用器被配置成接收本地振荡器时钟信号和温度计码的两个比特，其中，所述两个比特中的一个被反转，所述两个比特中的每个比特来自温度计码的比特位置的序列，所述两个比特的第一比特的比特位置与所述序列的第一端间隔第一数量的位置并且所述两个比特的第二比特与和第一端相反的所述序列的第二端间隔第二数量的位置，第一数量的比特位置等于第二数量的比特位置。

2.如权利要求1所述的数字信号处理器，其中数字信号处理器包括多个D触发器(DFF)，每个DFF耦合到复用器中的一个，以接收来自相应的复用器的输出信号作为数据输入，每个DFF用以将在DFF的输入处的反转的逻辑1作为重置来操作，每个DFF被配置成接收时钟信号，其具有本地振荡器时钟信号的两倍时钟速率。

3.如权利要求1或2所述的数字信号处理器，其中混合器包括与门，其耦合到复用器中的一个复用器的输出，所述一个复用器设置成关于所述序列的中心位置操作，其中所述两个比特来自相同的比特位置。

4.如权利要求3所述的数字信号处理器，其中除了接收所述一个复用器的输出的输入之外，与门还包括接收来自数字信号处理器的控制块的比特信号的输入。

5.如权利要求1或2所述的数字信号处理器，其中异或电路包括多个异或门，每个异或门具有三个输入，一个输入被配置成接收M比特中的一个比特，三个输入中的一个输入被配置成接收本地振荡器时钟信号，以及三个输入中的一个输入被配置成接收来自数字信号处理器的控制块的反转使能信号。

6.如权利要求5所述的数字信号处理器，其中异或电路对于每个异或门包括与门，该与门具有耦合到异或门的输出的、并且被配置成接收零使能信号的输入。

7.如权利要求5所述的数字信号处理器，其中数字信号处理器包括多个D触发器(DFF)，每个DFF耦合到异或门中的不同的一个，以接收来自相应的异或门的输出信号作为输入，每个DFF将关联的反转的静默比特作为重置来操作，每个DFF被配置成接收时钟信号，该时钟信号具有本地振荡器时钟信号的两倍时钟速率。

8.如权利要求1或2所述的数字信号处理器，其中数字信号处理器包括控制块，其具有静默比特逻辑以产生到异或电路的输入，静默比特逻辑被配置成接收在数量上等于第二数量的二进制比特的静默比特。

9.如权利要求8所述的数字信号处理器，其中数字信号处理器包括对表的访问，所述表被配置为由控制块接收的静默比特的源。

10.一种发送机，包括：

二进制比特源，用以接收输入信号并且提供二进制比特；以及

数字信号处理器，耦合到二进制比特源，数字信号处理器包括：

二进制到温度计编码器，具有输入以从源接收N+M个二进制比特中的N个二进制比特，N和M为整数，二进制到温度计编码器被配置成输出对应于温度计码的比特；

混合器，用以混合从温度计码输出的比特和本地振荡器时钟信号以可操作地提供逆序反转比特图案；

异或电路，被配置成混合所述M个二进制比特和本地振荡器时钟信号；以及来自混合器和异或电路的输出线路，用以馈送来自数字信号处理器的已混合的混合码，其中二进制比特的源为基带调制解调器，所述基带调制解调器被配置成提供基带Q通道数据和基带I通道数据，数字信号处理器为经由输出线路耦合到Q通道射频数模转换器(RF DAC)的Q通道数字信号处理器，并且发送机包括配置成馈送I通道RF DAC的I通道数字信号处理器。

11.如权利要求10所述的发送机，其中发送机包括耦合I通道数字信号处理器到I通道RF DAC的D触发器，D触发器具有接收如下时钟的输入，该时钟是从可与I通道数字信号处理器一起操作的Q通道数字信号处理器的时钟信号反转的时钟。

12.如权利要求10所述的发送机，其中二进制比特的源为坐标旋转数字计算机(CORDIC)并且所述N+M个二进制比特为振幅数据。

13.如权利要求12所述的发送机，其中数字信号处理器耦合到射频数模转换器(RF DAC)并且CORDIC耦合到相位调制器，以提供相位数据到相位调制器，并且相位调制器耦合到数字信号处理器以产生到数字信号处理器的时钟信号。

14.如权利要求10-13中任一项所述的发送机，其中使用耦合到发送机的天线来配置发送机。

15.一种操作数字信号处理器的方法，包括：

接收N+M个二进制比特的二进制格式的输入基带信号，N和M为正整数；

将所述N+M个二进制比特划分成两组，一组具有N个二进制比特并且另一组具有M个二进制比特；

使用二进制到温度计编码器来将所述N个二进制比特编码成温度计码；

由逆序反转比特处理来混合温度计码与本地振荡器时钟信号，并且由异或处理来混合所述M个二进制比特和本地振荡器时钟信号以产生已混合的混合码；以及馈送已混合的混合码到数模转换设备，其中以本地振荡器时钟信号来混合温度计码包括：

输入两比特的温度计码到复用器，其中，所述两比特中的一个被反转，所述两比特中的每个来自温度计码的比特位置的序列，所述两比特的第一比特的比特位置与所述序列的第一端间隔第一数量的位置并且所述两比特的第二比特与和第一端相反的所述序列的第二端间隔第二数量的位置，第一数量的比特位置等于第二数量的比特位置；以及输入本地振荡器时钟信号到复用器。

16.如权利要求15所述的方法，其中馈送已混合的混合码到数字设备包括，馈送已混合的混合码到数模转换器、数字功率放大器、或者数字驱动放大器。

17.如权利要求15或16所述的方法，其中所述N个二进制比特为所述N+M个二进制比特的上比特组，并且所述M个二进制比特为所述N+M个二进制比特的下比特组。

18.如权利要求15或16所述的方法，其中所述方法包括：当RF DAC信号摆幅小于满标时，对馈送到射频数模转换器(RF DAC)的信号执行共模电平位移。

19.如权利要求15或16所述的方法，其中所述方法包括：执行共模电平位移以停用上比特，停用的上比特不随时钟信号在逻辑1和逻辑0之间切换。

20.如权利要求19所述的方法，其中共模电平位移包括：

对M比特排序，从比特0到比特K，随后是比特K+1到比特M-1，K为活动比特的数量，活动比特为在给定数字衰减处动态改变的一个比特的信号；

将比特K到比特M-1处的比特归零；以及

将比特K-1处的比特反转。

21.如权利要求15所述的方法，其中以本地振荡器时钟信号来混合温度计码包括输入两比特的温度计码到中心复用器，将中心复用器设置成关于所述序列的中心位置来操作，其中所述两比特来自相同的比特位置。

22.如权利要求21所述的方法，其中所述方法包括将中心复用器的输出静默。

23.如权利要求22所述的方法，其中将中心复用器的输出静默包括，将静默比特输入到将中心复用器的输出作为输入的D触发器。

说明书

发送机、数字信号处理器及其操作方法

技术领域

[0001] 示例总体上涉及数字系统。某些示例涉及数字发送机，该包括称作全数字发送机的发送机。某些示例涉及适于蜂窝通信的数字发送机，包括按照诸如为3GPP LTE标准的移动通信标准中的一个标准的通信。某些示例涉及适于Wi-Fi和WLAN通信的数字发送机。

背景技术

[0002] 射频数模转换器(RF DAC：radio frequency digital to analog converter)、数字功率放大器(DPA：digital power amplifier)、以及数字驱动放大器(DDA：digital drive amplifier)对于使用先进CMOS技术的无线收发机设计变得越来越有吸引力，因为设备大小收缩所带来的可扩展性、带宽控制的易化设计、更小的布局面积以减小裸芯片成本、以及大量数字优点。所谓的全数字发送机使用数字块(digital block)来驱动RF DAC、DPA、或DDA。能够实现为高速数字信号处理器(HS DSP：high-speed digital signal processor)的数字块可以实现信号上变换(signal up-conversion)和数字编码。高度期望HS DSP的增强设计。

发明内容

[0003] 本发明的一方面，提供一种数字信号处理器，包括：二进制到温度计编码器，具有输入以接收输入基带信号的第一数量的二进制比特，除了第一数量的二进制比特之外，输入基带信号包括第二数量的二进制比特，其中第一数量的二进制比特和第二数量的二进制比特为整数，二进制到温度计编码器被配置成输出对应于温度计码的比特；混合器，以混合温度计码的比特和本地振荡器时钟信号以可操作地提供逆序反转比特图案；异或电路，被配置成混合第二数量的二进制比特和本地振荡器时钟信号；以及来自混合器和逻辑操作电路的多个输出线路以馈送已混合的混合码到数模转换设备。

[0004] 本发明的另一方面，提供一种发送机，包括：二进制比特源，以接收输入信号并且提供二进制比特；以及数字信号处理器，耦合到二进制比特源，数字信号处理器包括：二进制到温度计编码器，具有输入以从源接收N+M个二进制比特中的N个二进制比特，N和M为整数，二进制到温度计编码器被配置成输出对应于温度计码的比特；混合器以混合从温度计码输出的比特和本地振荡器时钟信号以可操作地提供逆序反转比特图案；异或电路，被配置成混合所述M个二进制比特和本地振荡器时钟信号；以及来自混合器和异或电路的输出线路以馈送来自数字信号处理器的已混合的混合码。

[0005] 根据本发明的又另一方面，提供一种操作数字信号处理器的方法，包括：接收N+M个二进制比特的二进制格式的输入基带信号，N和M为正整数；将所述N+M个二进制比特划分成两组，一组具有N个二进制比特并且另一组具有M个二进制比特；使用二进制到温度计编码器来将所述N个二进制比特编码成温度计码；由逆序反转比特处理来混合温度计码与本地振荡器时钟信号并且由异或处理来混合所述M个二进制比特和本地振荡器时钟信号以产生已混合的混合码；以及馈送已混合的混合码到数模转换设备。

附图说明

[0006] 实施例通过示例方式来阐述并且不限于所附附图的图中，在所附附图中：

[0007] 图1A-图1C示出按照某些实施例的全数字发送机的结构示例的框图。

[0008] 图2A-图2C图示按照某些实施例的温度计码的数字上变换混合的示例。

[0009] 图3A-图3C图示按照某些实施例的数字混合的示例。

[0010] 图4A-图4C示出按照某些实施例的使用不同的混合方法的数字混合器输出数据图案的示例。

[0011] 图5A-图5C示出按照某些实施例的异或混合和比特静默(bit quieting)的示例。

[0012] 图6A-图6C图示按照某些实施例的位移过程以通过静默操作来传送数字信号。

[0013] 图7A-图7B示出按照某些实施例的能够与图6A-图6C的位移相关联的一般实现例。

[0014] 图8A-图8D图示按照某些实施例的图7A-图7B的电平位移操作的另一实现例。

[0015] 图9A-图9C图示按照某些实施例的产生控制以使能(enable)比特归零以及使能比特的反转。

[0016] 图10示出按照某些实施例的用于输入基带二进制比特的上段的逆序反转比特混合(reverse order inverted bit mixing)。

[0017] 图11示出按照某些实施例的输入基带二进制比特的下比特的异或混合以及控制信号的产生。

[0018] 图12图示按照某些实施例的示例混合码混合的顶级图解。

[0019] 图13A-图13B图示按照某些实施例的逆序反转比特混合的组件的简化。

[0020] 图14图示按照某些实施例的用于异或混合的组件的简化。

[0021] 图15图示按照某些实施例的能够与用于高速数字信号处理器的布局考虑相关联的框图。

[0022] 图16示出按照某些实施例的笛卡尔调制的示例的框图。

[0023] 图17示出按照某些实施例的极化调制的示例的框图。

[0024] 图18示出按照某些实施例的配置成提供数据以驱动数字设备的示例数字信号处理器的框图。

[0025] 图19示出按照某些实施例的操作数字信号处理器的示例方法的特征。

[0026] 图20为按照某些实施例的发送机的示意性框图。

具体实施方式

[0027] 下面的具体描述引用通过图示方式示出细节和实施例的所附附图，其中可以实践实施例。这些实施例足够详细地描述，以使得那些本领域技术人员能够实践他们。可以利用其他实施例并且可以在不脱离发明主题的情况下做出结构、逻辑、以及电变化。这里公开的各种实施例不一定相互排斥，因为某些实施例能够与一个或多个其他实施例组合以形成新的实施例。下面的详细描述因此不当作限制意义。

[0028] 在具有HS DSP以驱动RF DAC、DPA、或DDA的示例数字系统中，HS DSP的信号上变换(up-conversion)可以被配置成混合输入数字基带信号和输入本地振荡器(LO：local oscillator))时钟并且被配置成提供用于传送信号的数据格式，包括产生用于RF DAC、DPA、或DDA的温度计码的结构，其能够减少由二进制码引入的毛刺能量(glitch energy)。因为上变换数据可以由D触发器(DFF：D flip-lop)块在HS DSP的输出处重定时以对齐数据比特，所以输出数据速率为混合时钟的至少两倍。例如，LO时钟可以为用于LTE高频带操作的约2.69GHz，其中用于HS DSP的最高操作时钟为混合时钟频率的两倍。其在约5.38GHz。使用用于HS DSP的这样的高频率时钟，设计和实现上可能有很大的挑战。

[0029] 图1A-图1C示出了全数字发送机的结构示例的框图。图1A示出了全分段发送(TX：transmission)路径，分别用于多个TX频带组中的每个：频率范围f0,a～f0,b、f1,a～f1,b...fG,a～fG,b的组0、组1…组G。用于发送的数据被输入到基带DSP 105A-0、105A-1…105A-G。基带DSP 105A-0、105A-1…105A-G中的每一个提供数据到驱动对应输出RFD AC/DPA/DDA 
150A-0、150A-1…150A-G的对应的HS DSP 110A-0、110A-1…110A-G。HS DSP 110A-0、110A-
1…110A-G中的每一个能够如这里所教导的那样构成。来自每个输出RF DAC/DPA/DDA 
150A-0、150A-1…150A-G的输出能够被输入到对应的匹配网络160A-0、160A-1...160A-G，其中所述匹配网络160A-0、160A-1...160A-G中的每个提供RF输出。

[0030] 图1B示出了基带DSP和HS DSP作为对多个TX频带组的每个分段的发送路径共用的前端(FE：front end))，所述多个TX频带组分别为频率范围f0,a～f0,b、f1,a～f1,b...fG,a～fG,b的组0、组1…组G。将用于发送的数据输入到提供数据给驱动每个输出RFD AC/DPA/DDA 150B-0、150B-1...150B-G的HS DSP 110B的基带DSP 105B。HS DSP 110B能够如这里所教导那样构成。能够将来自每个输出RFD AC/DPA/DDA 150B-0、150B-1...150B-G的输出输入到对应的匹配网络160B-0、160B-1...160B-G，其中所述匹配网络160B-0、160B-1...160B-G中的每个提供RF输出。

[0031] 图1C示出了基带DSP、HS DSP、以及输出设备作为通过多个TX频带组的匹配网络的每个传输路径共用的FE，所述多个TX频带组分别为频率范围f0,a～f0,b、f1,a～f1,b...fG,a～fG,b的组0、组1…组G，其中输出设备可以为DAC、DPA、或DDA中的一个或多个。将用于发送的数据输入到基带DSP 105C，该基带DSP 105C提供数据到驱动输出RFD AC/DPA/DDA 150C的HS DSP 110C。HS DSP 110C能够如这里所教导的那样构成。能够将来自输出RFD AC/DPA/DDA 150C的输出输入到匹配网络160C-0、160C-1...160C-G中的每一个，所述匹配网络160C-0、160C-1...160C-G中的每一个提供RF输出。

[0032] 为了满足多模式多频带(MMMB：multiple mode multiple band)发送机的多个频带要求，能够将TX路径分组为分段的频带组。每个频带组覆盖一个频率范围，其可以被优化到用于覆盖的频率范围的输出匹配网络(包括电容调谐器、巴伦(balun)、以及匹配网络)。为了减少块之间的连接寄生，能够为频带组0、1、…、G中的每个频带组分开基带DSP和HS DSP FE，如图1A所示。使用操作在更高频率时钟的HS DSP和输出设备，与基带DSP相比，能够仅仅分开HS DSP和输出设备并且共享基带DSP，如图1B所示。通过这样做，能够节省布局面积并且节省电流消耗。为了进一步减少布局面积和电流消耗，能够共享相同的基带DSP、相同的HS DSP、以及相同的输出设备，如图1C所示。这里教导的HS DSP的任意示例可以用在那些所有的用于基本上全数字发送机设计的三个结构中。

[0033] 为了减少毛刺能量，将温度计码用于RF DAC/DPA/DDA。然而，温度计编码比特宽度将比相同值的二进制码的大得多。例如，温度计码格式中的15比特二进制数据具有215-1＝32727的比特宽度。在高频数字电路中操作这样大量的比特通常是不可能的。电流消耗同样不允许。为了同时拥有合理的比特宽度数据和更小的毛刺能量，能够将混合温度计/二进制码用于HS DSP输出数据。能够将例如来自基带DSP的输入二进制码分成两个部分-上组(upper set)和下组(lower set)。能够由译码器将上组比特(USB或MSB)转换成温度计码并且下组比特(LSB)能够保持为二进制码。温度计码和二进制码能够以不同的方法与LO信号混合。对于温度计码，能够使用逆序反转比特(ROIB：reverse order inverted bit)方法。
逆序反转比特方法将每个比特反转并且使比特逆序。逆序反转比特(ROIB)还能够称作逆序反转比特(ROIB或RORB(reverse order reversed bit))。对于二进制码，能够使用XOR混合方法。

[0034] 考虑用于温度计码的ROIB混合。对于N比特输入，二进制到温度计编码器/转换器(B/T编码器)具有T＝2N-1个有效比特。例如，对于4比特输入B/T编码器，输出温度计码(T-码)具有15比特。为了完成温度计格式的数字上变换混合操作，如果本地振荡器时钟(clk_lo)＝1b’0，能够保持T比特输出一元码值，其中1b’0是状态0的单个二进制比特，并且如果clk_lo＝1’b1，能够将所有的T比特反转，其中1b’1是状态1的单个二进制比特。

[0035] 图2A示出了T-码反转(反相)比特和逆序(reverse order)混合的演示。在该图中，示例T-码具有T-码值4(IN＝4)。T-码的下4比特为逻辑1并且上11比特为逻辑0。为了完成T-码的数字混合，在LO周期的一半中(clk_lo＝1b’0)，混合器的输出值为4，并且在LO周期的另一半中(clk_lo＝1’b1)，混合器的输出值为T-4＝11。混合操作能够由2-输入异或(XOR)门针对T-码的每个比特来实现：XOR输入中的一个连接到T-码的单个比特并且XOR门的另一个输入连接到clk_lo信号，如图3A所示，其中，图3A为XOR混合的示例。图3B示出了使用复用器(MUX)和反相器的反转比特混合的示例。图3B可以被当作实现图3A的操作的可选方式，通过使每个比特反转并且由两输入MUX使用clk_lo信号作为选择输入来在原始比特和反转比特之间切换。图2B示出了相对clk_lo的反转比特(RB：reverse bit)混合的结果，如称作反转比特(IB：invert bit)混合，并且图2C示出了相对于clk_lo的逆序反转比特(ROIB)的结果。

[0036] 图3A和图3B中所示的混合方法产生相同的输出数据图案，如图2B所示。来自数字混合器的输出数据的每个比特在逻辑0和逻辑1之间切换。换而言之，数字混合器输出的每个比特为活动的，其引起高电流消耗，特别是对于RF DAC而言，该RF DAC具有用于每个活动比特的高电流驱动器。如果比特以关联时钟的每半个周期切换，则比特是活动的。为了优化电流消耗并且减少噪声，用于IB(反转比特)混合的可选方式为在clk_lo的第二半个(clk_lo＝1’b1)中将所有反转比特逆序(RO)，如图3C所示，其中，图3C示出了逆序反转比特混合。T码能够为从比特位置[0]到比特位置[T-1]的比特位置的序列组(order set)。到图3C的每个MUX的输入能够包括两个比特。用于每个MUX的两个比特能够从温度计码的比特位置的序列(order)中选择，使得这两个比特的比特位置与序列的两端(opposite ends)等间隔分离，其中这两个比特中的一个能够被反转。

[0037] 能够将ROIB混合看成基于IB混合的改进的混合操作。然而，数据图案不同。如图2C所示，ROIB混合在混合期间具有8比特的不变的比特(上4比特和下4比特)，尽管值与用于clk_lo时钟的每半个周期的IB混合相同。将不随时间在逻辑1和逻辑0之间切换的不变的比特称作静默比特。静默比特典型地仅仅消耗小的电流并且不对输出贡献噪声。通过忽略漏电流，8个静默比特不会在该周期中吸收电流，因为在LO时钟的这一周期里没有比特转换。

[0038] 图4A-图4C示出了使用不同的混合方法的数字混合器输出数据图案的示例。图4A示出了输入基带数字数据，其在这一示例中为具有15比特T码输入(比特1到比特15)的三角波形。垂直方向为从比特1到比特15的数据比特并且水平方向为时隙。数据速率为clk_lo频率的一半。图4B示出了使用IB混合的数字混合器输出数据图案。clk_lo波形在比特图案的表示以下的底部给出。在clk_lo周期的每第一半(＝1’b0)中，混合器的输出具有与基带输入相同的值。在clk_lo周期的每第二半(＝1’b1)中，混合器的输出的每个比特为输入比特的反转值(BIT[X]＝！BIT[X]，X＝1、2、...15，其中！BIT[X]具有从值X反转或切换的值)。从图4B的数据图案中，能够看到所有的比特在活动模式(active mode)中。

[0039] 图4C示出了用于ROIB混合的数字混合器输出。在clk_lo周期的每个第一半(＝1’b0)中，输出的每个比特具有与对应的输入基带比特相同的值。在clk_lo周期的第二半(＝1’b1)中，比特为逆序比特的反转值(BIT[X]＝！BIT[T-X]，其中在图4A-图4C的示例中，T＝
15，X＝1、2、3、...、15)。对于ROIB输出数据，有8个从未切换的比特(比特1、比特2、比特3、比特4以及比特12、比特13、比特14、比特15)。将这些比特称作静默比特(QB)。如果能够忽略漏电流，QB不吸收用于电源的电流。QB的数量取决于输入基带数据的幅度：基带输入信号越小，QB比特越多。对输入数据的考虑能够包括位于T/2的输入数据的平均。

[0040] 考虑2的互补格式的二进制码的XOR混合。如果混合器输入基带数据为二进制码，则不可能拥有ROIB混合，因为用于每个比特的比特权重不同，其中将比特序列逆序将得到不同的值。然而，XOR和IB混合对于二进制码仍然有效。XOR混合和IB混合整体上得到相同的输出。为了节省电流，能够选择XOR混合用于二进制码混合，因为实现门逻辑比实现IB复用器更简单。

[0041] 对于二进制码的XOR混合，RF DAC/DPA/DDA能够完成HS DSP输出码的数字信号组合操作，如下：

[0042]

[0043] 其中OUT[k]是值1(对于逻辑1)或值0(对于逻辑0)的XOR混合器输出的第k个比特。术语k为从0到M-1的整数，其中M为用于XOR混合器输入的比特宽度。对于XOR混合，如以上在示例中提及的，输出的每个比特可以在LO时钟周期的任意周期中切换。基带信号不需要具有二进制码的小值。为了避免无效比特的没必要的切换，如图5A所示，在与与(AND)门的XOR混合之后能够使比特静默，图5A示出了利用静默控制的XOR混合。无效比特为静默比特。让比特静默是将比特停用(de-activate)，使得比特成为静默比特。

[0044] 在图5A中，无效比特都与逻辑0相“与(AND)”，并且有效比特与逻辑1相“与(AND)”以具有与无效比特对称的逻辑。通常，RF DAC/DPA/DDA要求无符号的二进制输入，而非2的补码，所述2的补码通常由TX基带使用。为了满足这一要求，能够将有效比特的最高比特反转以将2的补码转化(transfer)为具有宽度有效比特的无符号二进制。图5B示出了具有静默控制和数据格式转换的XOR混合。替代2输入XOR，3输入XOR 532可以用于XOR混合器的最高有效比特，如图5B所示，以同时将此比特反转和将此比特XOR混合。用于3输入XOR的额外的输入能够连接到逻辑1。

[0045] 图5C示出了具有静默控制和数据格式转换的XOR混合。所有的XOR门为包括诸如相对于特定比特X的反转使能信号(inv_en[X])的控制的3输入XOR门，其中，在图5C中，X从0到M-1变化。如图5C中所示，地还可以用作提供额外比特的3输入XOR的控制。诸如为相对于特定比特X的零使能信号(zero_enb[X])的控制能够与XOR门的对应的输出OUT[X]相“与(AND)”。该组AND门提供了一组静默比特和一组有效比特，其中有效比特可以包括额外的比特。

[0046] 用于静默操作的原理和细节可以从使不必要的比特静默的电平位移(level shifting)的方面来考虑。在操作中，输入基带数据的峰值可以从一个模式变化到另一个。即使在相同的模式中，不同的数字增益设置可以得到输入基带数据的不同的峰值。其可以为满标(full scale)或者来自满标的更小的增益以节省电流(减少电流消耗)。因此，有效比特数可能根据模式不同或者根据设置不同而不同。对于RF DAC，可以限制RF增益控制范围。功率输出(Pout)范围的大部分能够使用RF DAC之前的数字衰减器(digital attenuator)(削减增益)来达到。在非常高的衰减(60-80dB)处，期望的信号具有小的值。

[0047] 然而，具有IB混合的HS DSP的数据的MSB由于IB数字混合的行为而仍然切换。切换的MSB在RF DAC中具有更高的组合权重并且毛刺能量能够引入不期望的噪声。输出RF信号的信噪比(SNR：signal-to-noise ratio)可能更差。仿真显示，在80dB的数字衰减处，因为切换的MSB引入转换噪声，载波泄漏和误差矢量幅度(EVM：error vector magnitude)性能差。为了对于这些更低的输出功率应用而言具有更好的噪声性能，可调整的静默控制可以实现为IB混合方法，以节省电流和提高频谱纯度。解决MSB切换问题的一个方法为当RF DAC信号摆幅(swing)比满标小得多时执行共模电平位移，并且使未用的上比特(upper bits)静默。在2.7GHz处实现全加法器可能招致高的电流消耗或者甚至可能对给定处理是不可能的。在这里所教导的示例中，能够设计具有高速操作能力的创新廉价加法器，其执行对应于6dB数字衰减分辨率的粗加法步骤。未使用的比特能够由具有1b'0设置的逻辑控制(zero_enb)来遮蔽以节省电流(避免电流消耗)并且无效引入噪声能量的切换毛刺。有效比特的一个MSB可以使用具有1b’1设置的另一控制(inv_en)来反转，以实现信号共模电平位移。多比特控制(zero_enb和inv_en)能够用于使得设计兼容不同的衰减设置。

[0048] 如果上变换的无符号二进制数据具有比全范围更小的范围，则如图6A-图6C的位移过程中所示，数字信号能够由静默操作来传送。在这些图中，有效范围为2K–1，全范围为2M–1，并且共同点为2M-1。图7A示出了用于图6A-图6C的位移的一般实现例。图7B示出了用于位移的简化实现例。注意用语N-1:0指比特0到比特(N-1)。通过组合M和N比特为各输入中的一个输入处的序列，而非分别在两个输入处应用M比特和N比特，图7B中的加法器736能够从图7A中的加法器734的三个输入减少到两个输入。

[0049] 图8A-图8D图示了图7A-7B的电平位移操作的另一实现例。输入数据围绕2M-1摇摆M-1 M-1(swing)，2 为输入数据的共模DC值。如果二进制输入数据IN大于或等于2 ，其具有图8A中所示的格式。如果数据小于2M-1，其在图8B中示出。在两种情况中，IN+2K-1具有与图8C中所示相同的格式。在减去2M-1之后，得到如图8D所示的格式，其实现了关于图7A-图7B所描述的位移操作(运算)。总之，用于小于2K的输入范围的电平位移操作能够由使前M-K个比特为零并且将第K个比特反转的操作(运算)来实现。同样的方法对于2的互补二进制格式的电平位移操作(运算)同样有效。

[0050] 图9A-图9C图示了控制的产生以使能(启用)比特的归零和使能(启用)比特的反转。例如，如果基带信号的峰值振幅占用K个有效比特，将zero_enb[K-1：0](总共K个比特)设置成全1，并且将zero_enb[M-1，K]设置成全0以使得无效比特的M-K个比特静默，如图9A所示。如图9B所示，对于inv_en控制，将第K个比特设置成逻辑1(inv_en[K-1]＝1b'1)并且所有其他比特为零，这意味着最高有效比特被反转并且2的补码被转换到有效的K比特数据的无符号二进制码。为了产生zero_enb和inv_en控制，引入qb_ctrl控制。将qb_ctrl用于产生这两个控制以节省从数字控制块到HS DSP FE块的控制总线比特宽度。用于qb_ctrl的规则能够包括将最高有效比特设置成逻辑0，并且将其他有效比特设置成逻辑1。无效比特都为逻辑0，如图9B中所示。

[0051] inv_en和zero_enb的产生为：

[0052] zero_enb[M：0]＝{qb_ctrl[M-1：0]<<1，1b'1}；

[0053] inv_en[M-1：0]＝qb[M-1：0]∧zero_enb[M-1：0]。

[0054] 考虑用于混合温度计/二进制码的数字混合。为了减少数据毛刺能量并且避免大比特宽度操作，可以将混合温度计/二进制码用于HS DSP输出。能够将到HS DSP的输入基带数据分成两个部分。能够由二进制到温度计码编码器来将上N个比特转换为温度计码(总共T＝2N-1个比特)并且下M个比特能够保持为二进制码。上T-比特温度计码能够适用ROIB混合方法并且下M个比特能够适用XOR混合方法。

[0055] 图10示出了使用二进制到温度计编码器1020和具有用于温度计编码数据的自静默的ROIB混合器1025的上段(MSB段)的ROIB混合。如图10所示，输入基带数据为数据[N+M-1：0]，其为N+M个比特的2的补码。上N个比特将被转换到温度计码并且接着与clk_lo信号混合。下M个比特将保持在二进制码并且接着在XOR方法中与clk_lo信号混合。首先，输入寄存器1022能够锁存输入基带数据的上N个比特。用于输入寄存器的时钟为clkdbX，其为X除clk，其中X为整数并且X为2的整数次方，诸如2、4、8等。能够将输入锁存基带数据的MSB(data[N+M-1])反转以转换输入2的互补二进制码到无符号二进制码。无符号二进制码(N个比特)连接到B/T编码器。B/T编码器的输出(总共T＝2N-1个比特)能够使用clkdbX时钟由寄存器1024来重新定时。将重新定时的数据输入到ROIB混合器1025并且与clk_lo信号混合。
ROIB混合器1025的输出能够使用clk时钟由输出寄存器1027来混合。clk信号的频率为clk_lo频率的两倍。

[0056] 对于ROIB混合，因为总的比特数T为奇数，温度计码的中心比特从不静默，即使输入峰值具有小于M的有效比特。换而言之，即使输入基带信号的上N个比特都无效，混合之后的温度计码的中心比特(第(T+1)/2个比特)仍然是活动的。为了使这一比特静默以节省电流(限制电流消耗)，在RB复用之后能够放入额外的AND(与)门1029。该AND门的这一额外的控制能够由下M比特混合来产生，如图10中所示。

[0057] 图11示出了输入基带二进制比特的下比特的XOR(异或)混合和控制信号的产生。在图11中，输入基带数据的下M个比特可以由寄存器1132双倍重定时(double retime)，其可以对齐到MSB段中由于图10的B/T编码器1020的延迟。在延迟之后，数据去往XOR混合器
1130。混合器1130提供具有二进制数据的静默控制的XOR混合。在与clk_lo混合之后，已混合的数据能够由输出寄存器1134使用clk时钟来锁存。产生zero_enb和inv_en的控制信号产生块1135同样在图11中示出。控制信号产生块1135不要求高速操作。为了节省电流，控制块1135能够使用高阈值电压(高VT)设备和低电源VDDL。为了对用于上N比特的混合器、XOR混合器和ROIB混合器加速，qb_ctrl[M-1]去往电平位移器并且成为ROIB混合器的中心比特的静默控制(zero_enb[M])。

[0058] 图12图示了示例混合码混合的顶级框图。混合码混合配置1200可以被配置成接收N+M个比特，所述N+M个比特可以具有二进制比特mixer_inB[N+M-1：0]的输入序列，mixer_inB[N+M-1：0]能够被分开为N比特的组mixer_inB[N+M-1：M]和M比特的另一组mixer_inB[M-1：0]。混合码混合配置1200可以包括二进制到温度计编码器1220以接收和操作N比特组。二进制到温度计编码器1220可以耦合到用于ROIB混合1225的T部分。混合码混合配置1200可以包括用于XOR混合1230的二进制部分和控制块1235以可操作地接收与M个比特关联的静默比特并且提供控制信号到用于XOR混合1230的二进制部分(binary section)。控制块1235可以耦合到中心复用部分以提供用于控制的静默比特。二进制到温度计编码器
1220、用以混合来自二进制到温度计编码器1220的温度计码的比特的混合器1225、控制块
1235、以及用以混合未发送到二进制到温度计编码器1220的输入二进制比特的异或电路
1230可以以与关于图1-图11教导的结构类似或相同的方式来实现。

[0059] 能够实现简化和优化，以加速的速度并且减少电流。为了进一步简化逻辑操作以加速和减少电流消耗，能够将ROIB复用器简化，如图13A中所示。对于T码ROIB混合的中心，ROIB MUX的输出能够由Qb[M-1](zero_enb[M])使用AND门来遮蔽。AND门的输出能够由输出D触发器(DFF)来重定时。AND门和DFF能够组合成具有重置输入的DFF，其由Qb[M-1]控制。对于IB MUX的输入，数据输入能够为Mixer_inT[T/2-1/2]并且这两个输入中的一个能够由非(NOT)门来反转。NOT门能够被移到输入DFF之前。

[0060] 对于其他T码ROIB混合(除了T码的中心外)，ROIB MUX的反相器能够移动到输入DFF之前。这一简化可以具有两个益处。首先，MUX的操作时钟速率为操作时钟的至少两倍(P倍)，并且将反相器移到DFF之前可以减少电流并且减少高速混合级(ROIB混合)中的操作门(运算门)的数量。其次，其避免了物理布局中的高速混合级处的总线交叉路由(由于RO)，这减少了总线的寄生。例如，输入mixer_inT[0]的LSB不需要路由到0单元和T-1单元，其穿过T码ROIB混合的整个部分。为了匹配T码混合DFF的输出，非中心T码输出DFF与用于T码的中心的DFF相同。其是具有重置比特的那一个，该重置比特固定到逻辑1，如图13B中所示。

[0061] 图14示出了XOR混合的简化。对于二进制部分的XOR混合，能够将遮蔽AND门与输出DFF组合成具有重置比特的DFF，如图14中所示。

[0062] 图15图示了能够与用于高速数字信号处理器1500的布局考虑关联的框图。输入时钟的频率可以为LO的频率的两倍。输入时钟可以馈送到混合输出DFF的时钟输入。所有这些DFF可以具有重置输入，其中混合输出DFF的T码(T码的第T/2-1/2个比特)的中心可以具有连接到Qb[M-1](＝zero_enb[M])的重置。已混合的T码输出的另一DFF可以具有连接到逻辑1的重置输入引脚。已混合的二进制码(B-码)输出的DFF可以具有连接到zero_enb[M-1：0](＝{Qb[M-2：0]，1b'1})的重置引脚。因此，B-码输出DFF和T-码输出DFF可以具有相同的设计。在HS DSP布局中，他们可以对齐和放置于第一行中。图15中所示的不同行中的一组DFF组件可以操作为与关于之前的图在这里教导的高速数字信号处理器的不同部分的锁存器和寄存器类似的锁存器和寄存器，例如，图10-图12。

[0063] 用于T-码的混合MUX和用于B-码的混合XOR门对齐并且放置在第二行布局中。可以使得MUX和XOR门的布局宽度相同并且与第一行的DFF一致。时钟能够除以2，形成LO信号(时钟A(clockA))，其可以馈送到第二行用于B-码混合的XOR门或用于T-码混合的MUX的块中。MUX或XOR输入数据可以由输入DFF重定时。clockA可以使用频分器(除法器)(clockB)和馈送输入DFF来除以P(P为正整数)。第K个MUX对应于两个输入DFF，一个DFF输出能够为Mixer_inT[K]并且另一个DFF输出能够为Mixer_inTb[T-K-1]。信号Mixer_inTb[T-K-1]能够为Mixer_inT[T-K-1]的反转信号。通过利用clockA在Mixer_inT[K]和Mixer_inTb[T-K-1]之间切换，ROIB混合操作可以由第K个MUX来进行。XOR对应于仅仅一个输入DFF。在布局中，可以为每个XOR输入放置伪输入(dummy input)DFF。输入DFF的布局可以为输出DFF的宽度的一半。所有的输入DFF可以对齐并且放置于第三行中。有2*M+T个输入DFF，包括M伪(dummy)DFF。

[0064] 高速数字信号处理器1500可以从数字Tx调制解调器1525接收N+M个二进制比特。二进制到温度计码编码能够由温度计编码器块1520来执行。块可以具有N比特二进制输入N
和2*T(＝2*(2 -1))个比特输出，其可以被安排为outT[T-1：0]和outTb[T-1：0]，其中Tb序列(order)中的比特位置是与T序列中的对应比特位置逆序的。比特反转(RB)操作可以不在第二行中执行，其提供配置以避免高速混合部分中的总线交叉。高速混合部分(第二行)的布局中的总线交叉能够引入额外的寄生并且减少电路速度。温度计编码器输出可以是outTb[0]、outT[T-1]、outTb[1]、outT[T-2]、....、outTb[K]、outT[T-K-1]、...、outTb[T-
1]、outT[0]的序列。

[0065] 静默比特能够由静默比特逻辑1535来产生。输出inv_en[M-1：0]在第二行中能够连接到M个XOR门1530。输出zero_enb[M：0](＝{Qb_en[M-1：0]，1b'1})能够连接到输出DFF重置引脚，其中，zero_enb[M]能够连接T-码输出DFF的中心(T码输出DFF中的第T/2-1/2个)，并且zero_enb[M-1：0]能够连接到M B-码输出DFF。

[0066] 温度计码编码器的布局宽度能够在第二行中具有MUX的布局宽度的总宽度的相同宽度(还等于对应于T个MUX的2*T输入DFF的总布局宽度)。静默比特逻辑的布局宽度在第二行中能够与XOR的布局宽度相同(还等于对应于XOR的M输入DFF和M输入伪DFF的总布局宽度)。温度计码编码器和静默比特逻辑的布局形成布局的第四行。

[0067] 时钟B(clockB)能够除以Q(正整数)并且馈送输入到数字TX调制解调器1525，其可以提供待调制的基带数字信号(N+M个比特)。来自TX调制解调器1525的所有的数据(inB[N+M-1：0])可以由DFF重定时并且下M个比特可以在第三行直接馈送到DFF。上N比特能够连接到温度计编码。

[0068] 布局可以设计成与图15中示出的图解类似或相同。高速核(HSC：high speed core)可以包括IB mux(对于T-码的每个比特，1个)和具有静默控制单元的XOR(对于B-码的每个比特，1个)。HSC可以混合混合T/B码与LO时钟并且提供高速混合T/B输出(时钟＝2*clockA)。数据路径低速部分可以与HSC分离并且定位在低速核(LSC：low speed core)。LSC可以包括用于温度计码产生和比特重排序的B/T编码器1520。HSC和LSC块一起可以为用于数据路径的核心块。

[0069] 图16示出了笛卡尔调制的示例的框图。对于一般的笛卡尔TX调制器，能够由基带调制解调器产生正交信号，该基带调制解调器提供N+M个比特给基带Q通道并且提供N+M个比特给基带I通道。可以有两组HS DSP和DAC：驱动Q-通道RF DAC 1650-1的Q通道HS DSP1610-1和驱动I-通道RF DAC 1650-2的I-通道HS DSP 1610-2。这两组可以具有与这里所教导的HS DSP的设计类似或者一致的设计。这两个组的不同可以包括连接到基带调制解调器I-通道输出的I-通道HS DSP的基带输入，以及连接到基带调制解调器Q-通道输出的Q-通道HS DSP的基带输入。Q-通道HS DSP 1610-1可以为耦合的Q-通道RF DAC1650-1，而来自I-通道HS DSP 1610-2的输出可以由DFF 1645以反转的时钟来重定时，以确保相比于Q-通道数据，I-通道数据具有根据LO时钟的90度相移。时钟速率为LO时钟的两倍。I/O RF DAC(Q-通道RF DAC 1650-1和I-通道RF DAC 1650-2)的输出可以连接到一起。组合的RF信号可以作为输入馈送到提供RF输出的匹配网络1660。

[0070] 图17示出了极性调制的示例的框图。对于极性调制，来自锁相环的时钟已经包含相位调制信息。基带输入可以包含振幅信息。在这一示例中，配置可以包括仅仅一个HS DSP。数据能够输入到坐标旋转数字计算机(CORDIC：coordinate rotation digital computer)1705。CORDIC1705能够发送N+M个比特的幅度数据到HS DSP 1710。CORDIC 1705还能够输出相位数据到相位调制器1707，相位调制器1707能够提供时钟信号到HS DSP 1710，HS DSP 1710反过来能够提供另一时钟到CORDIC 1705。HS DSP 1710可以输出T+M个比特到RF DAC 1750，该RF DAC 1750可以耦合到匹配网络1760以提供RF输出。

[0071] 图18示出了被配置成提供数据以驱动数模转换设备1850的示例数字信号处理器1800的框图。数字信号处理器1800可以包括二进制到温度计编码器1820，具有接收输入基带信号的N个二进制比特的输入。除了N个二进制比特之外，输入基带信号可以包括M个二进制比特，其中N和M为整数。二进制到温度计编码器1820可以被配置成输出对应于温度计码的比特。数字信号处理器1800还可以包括混合器1825和异或电路1830。混合器1825可以被配置成混合温度计码的比特与本地振荡器时钟信号以可操作地(operatively；可运算地)提供逆序反转比特图案。异或电路1830可以被配置成混合该M个二进制比特和本地振荡器时钟信号。数字信号处理器1800可以包括来自混合器1825和异或电路1830的输出线路1841和1843以馈送已混合的混合码到数字设备1850。输出线路1841和1843中的每一个可以为多个连接以耦合到数字设备1850。

[0072] 来自温度计编码器1820的温度计码具有多个比特并且混合器1825可以包括在数量上等于温度计码的比特数的多个复用器。每个复用器可以被配置成接收本地振荡器时钟信号和温度计码的两个比特，其中该两个比特中的每个来自温度计码的比特位置的序列(order)，使得该两个比特的比特位置与序列(order)的两端(opposite ends)等间隔并且使得该两个比特中的一个比特被反转。混合器1825可以包括AND门，耦合到复用器中的一个复用器的输出，其中该一个复用器设置成关于序列的中心位置操作，使得该两个比特来自相同的比特位置。除了接收该一个复用器的输出的输入之外，AND门可以包括接收来自数字信号处理器1800的控制块1835的比特信号的输入。

[0073] 数字信号处理器1800可以包括多个D触发器(DFF)，其中每个DFF被耦合到混合器1825的复用器中的不同的一个，以从相应的复用器接收输出信号作为输入，其中每个DFF被配置成关于DFF的输入处的反转的逻辑1操作并且每个DFF被配置成接收在另一输入处接收的本地振荡器时钟信号。

[0074] 异或电路1830可以包括多个异或门，每个异或门具有三个输入，一个输入被配置成接收M个比特中的一个，该三个输入中的一个输入被配置成接收本地振荡器时钟信号，以及该三个输入中的一个输入被配置成从数字信号处理器1800的控制块接收反转使能信号。对于该多个异或门中的每个，异或电路1830可以包括AND门，具有耦合到相应的异或门的输出并且被配置为接收零使能信号的输入。数字信号处理器1800可以包括多个DFF，其中每个DFF耦合到异或门中的不同的一个以从响应的异或门接收输出信号作为输入，并且每个DFF被配置成关于相关联的反转的静默比特操作并且配置成接收本地振荡器时钟信号。

[0075] 数字信号处理器1800可以包括控制块1835，具有静默比特逻辑以产生到异或电路1830的输入，静默比特逻辑被配置成接收M个静默比特。数字信号处理器可以包括访问被配置为由控制块1835接收的M个静默比特的源的表1890。

[0076] 数字信号处理器1800的各个组件的配置可以由如关于图1-图17所教导的结构来实现。能够按照数字信号处理器1800的应用来做出结构中的变化。

[0077] 图19示出了操作数字信号处理器的示例方法1900的特征。在1910处，输入基带信号以N+M个二进制比特的二进制格式来接收，其中N和M为正整数。在1920处，将N+M个二进制比特分成两组，一组具有N个二进制比特并且另一组具有M个二进制比特。N个二进制比特可以为N+M个二进制比特的上比特组并且M个二进制比特为N+M个二进制比特之下的下比特组。在1930处，将N个二进制比特编码成温度计码。编码可以使用二进制到温度计编码器来进行。在1940处，温度计码通过逆序反转比特处理来与本地振荡器时钟信号混合，并且M个二进制比特通过异或处理来与本地振荡器时钟信号混合，使得产生已混合的混合码。混合温度计码与本地振荡器时钟信号可以包括输入两比特的温度计码到复用器中，该两个比特中的每一个比特来自温度计码的比特位置的序列，使得该两个比特的比特位置与序列(order)的两端(opposite ends)等间隔，并且使得该两个比特中的一个被反转，并且输入本地振荡器时钟信号到复用器中。混合温度计码与本地振荡器时钟信号可以包括输入温度计码的两个比特到中心复用器，中心复用器设置成关于序列的中心位置操作，使得该两个比特来自相同的比特位置。

[0078] 在1950处，已混合的混合码被馈送到数字设备。馈送已混合的混合码到数字设备可以包括馈送已混合的混合码到数模转换器、数字功率放大器、或数字驱动放大器。

[0079] 方法1900或类似的方法可以包括：当RF DAC信号摆幅基本上小于满标时对馈送到射频数模转换器(RF DAC：radio frequency digital to analog converter)的信号执行共模电平位移。方法1900或类似的方法可以包括：执行共模电平位移以停用上比特使得停用的上比特不随时钟信号在逻辑1和逻辑0之间切换。共模电平位移可以包括：对M个比特排序，比特0到比特K，随后是比特K+1到比特M-1，K为活动比特的数量，活动比特为以给定的数字衰减动态改变的1比特的信号；将比特K到比特M-1处的比特归零；以及将比特K-1处的比特反转。

[0080] 方法1900或类似的方法可以包括使中心复用器的输出静默。使中心复用器的输出静默可以包括：将静默比特输入到将中心复用器的输出作为输入的D触发器。

[0081] 图20为发送机2000的示意性框图。发送机2000可以包括数字调制解调器2035以接收数据输入和提供二进制比特到DSP 2010。DSP 2010可以被实现为如这里所教导的HS DSP。数字调制解调器2035能够被配置为二进制比特的源以耦合到DSP 2010。DSP 2010可以包括：二进制到温度计编码器，具有接收来自源的N+M个二进制比特的N个二进制比特的输入，N和M为整数，二进制到温度计编码器被配置成输出对应于温度计码的比特；混合器，用以混合来自温度计码的比特输出与本地振荡器时钟信号以可操作地提供逆序反转比特图案；异或电路，被配置成混合M个二进制比特与本地振荡器时钟信号；以及来自混合器和异或电路的输出线路，用以馈送来自数字信号处理器的已混合的混合码。用以接收数据输入和提供二进制比特到DSP 2010的数字调制解调器2035可以与用于如图15中所示的高速数字信号处理器1500的布局类似或相同地构成。发送机2000可以用耦合到发送机的天线2070来配置。

[0082] 在示例1中，一种数字信号处理器，可以包括：二进制到温度计编码器，具有输入以接收输入基带信号的N个二进制比特，除了所述N个二进制比特之外，输入基带信号还包括M个二进制比特，N和M为整数，二进制到温度计编码器配置成输出对应于温度计码的比特；混合器，用以混合温度计码的比特和本地振荡器时钟信号以可操作地提供逆序反转比特图案；异或电路，被配置成混合所述M个二进制比特和本地振荡器时钟信号；以及来自混合器和异或电路的输出线路，用以馈送已混合的混合码到数模转换设备。

[0083] 在示例2中，如示例1所述的主题，可以包括具有多个比特的温度计码并且混合器可以包括在数量上等于温度计码的比特数量的多个复用器，每个复用器被配置成接收本地振荡器时钟信号和温度计码的两个比特，其中，所述两个比特中的每个比特来自温度计码的比特位置的序列(order)，使得所述两个比特的比特位置离序列的两端(opposite ends)等间隔并且使得所述两个比特中的一个被反转。

[0084] 在示例3中，如示例2的主题，可以包括混合器，包括与门，耦合到复用器中的一个复用器的输出，所述一个复用器设置成关于序列的中心位置操作，使得所述两个比特来自相同的比特位置。

[0085] 在示例4中，如示例3的主题，可以包括与门，除了接收所述一个复用器的输出的输入之外，还包括接收来自数字信号处理器的控制块的比特信号的输入。

[0086] 在示例5中，如示例2的主题，可以包括数字信号处理器，其包括多个D触发器(DFF)，每个DFF耦合到复用器中的一个，以接收来自相应的复用器的输出信号作为输入，每个DFF将在DFF的输入处的反转的逻辑1作为重置信号操作(运算)，每个DFF被配置成接收时钟信号，所述时钟信号具有本地振荡器时钟信号的两倍时钟速率。

[0087] 在示例6中，如示例1-5中的任一个的主题，可以包括异或电路，其包括多个异或门，每个异或门具有三个输入，一个输入被配置成接收所述M个比特中的一个比特，所述三个输入中的一个输入被配置成接收本地振荡器时钟信号，以及所述三个输入中的一个输入被配置成接收来自数字信号处理器的控制块的反转使能信号。

[0088] 在示例7中，如示例6的主题，可以包括异或电路，其包括用于每个异或门的与门，所述与门具有耦合到异或门的输出的并且被配置成接收零使能信号的输入。

[0089] 在示例8中，如示例6的主题，可以包括数字信号处理器，其包括多个D触发器(DFF)，每个DFF耦合到异或门的不同的一个，以接收来自相应的异或门的输出信号作为输入，每个DFF将关联的反转静默比特作为重置来操作(运算)，每个DFF被配置成接收时钟信号，所述时钟信号具有两倍本地振荡器时钟信号的时钟速率。

[0090] 在示例9中，如示例1-8中任一个的主题，可以包括数字信号处理器，其包括控制块，该控制块具有静默比特逻辑以产生到异或电路的输入，静默比特逻辑被配置成接收M个静默比特。

[0091] 在示例10中，如示例9的主题，可以包括数字信号处理器，其包括对表的访问(access to a table)，所述表被配置为由控制块接收的所述M个静默比特的源。

[0092] 在示例11中，一种数字系统，可以包括：二进制比特源；数字信号处理器，耦合到二进制比特源，以及数字设备耦合到数字信号处理器，数字信号处理器包括：二进制到温度计编码器，具有输入以从源接收N+M个二进制比特的N个二进制比特，N和M为整数，二进制到温度计编码器被配置成输出对应于温度计码的输出比特；混合器，用以混合从温度计码输出的比特和本地振荡器时钟信号以可操作地提供逆序反转比特图案；异或电路，被配置成混合所述M个二进制比特和本地振荡器时钟信号；以及来自混合器和异或电路的输出线路，用以馈送来自数字信号处理器的已混合的混合码，使得数字设备耦合到数字信号处理器的输出线路，数字设备被配置成接收已混合的混合码。

[0093] 在示例12中，如示例11所述的主题，可以包括二进制比特的源为基带调制解调器，所述基带调制解调器被配置成提供基带Q通道数据和基带I通道数据，数字信号处理器为Q通道数字信号处理器，并且数字设备为Q通道射频数模转换器(RF DAC)，并且数字系统包括配置成馈送I通道RF DAC的I通道数字信号处理器。

[0094] 在示例13中，如示例12所述的主题，可以包括数字系统包括耦合I通道数字信号处理器到I通道RF DAC的D触发器，D触发器具有输入，以接收为从可与I通道数字信号处理器操作的Q通道数字信号处理器的时钟信号中反转的时钟。

[0095] 在示例14中，如示例11所述的主题，可以包括二进制比特的源为坐标旋转数字计算机(CORDIC)并且所述N+M个二进制比特为振幅数据。

[0096] 在示例15中，如示例14所述的主题，可以包括数字设备，其包括射频数模转换器(RF DAC)并且数字系统包括相位调制器，所述相位调制器耦合到CORDIC以从CORDIC接收相位数据，并且耦合到数字信号处理器以产生到数字信号处理器的时钟信号。

[0097] 在示例16中，一种操作数字信号处理器的方法，可以包括：接收N+M个二进制比特的二进制格式的输入基带信号，N和M为正整数；将所述N+M个二进制比特划分成两组，一组具有N个二进制比特并且另一组具有M个二进制比特；使用二进制到温度计编码器来将N个二进制比特编码成温度计编码；由逆序反转比特处理来混合温度计码与本地振荡器时钟信号并且由异或处理来混合所述M个二进制比特和本地振荡器时钟信号使得产生已混合的混合码；以及馈送已混合的混合码到数字设备。

[0098] 在示例17中，如示例16所述的主题，可以包括馈送已混合的混合码到数模转换设备包括馈送已混合的混合码到数模转换器、数字功率放大器、或者数字驱动放大器。

[0099] 在示例18中，如示例16-17中的任一项的主题，可以包括所述N个二进制比特为所述N+M个二进制比特的上比特组并且所述M个二进制比特为所述N+M个二进制比特之下的下比特组。

[0100] 在示例19中，如示例16-18中任一项的主题，可以包括当RF DAC信号摆幅基本上小于满标时执行馈送到射频数模转换器(RF DAC)的信号的共模位移。

[0101] 在示例20中，如示例16-19中任一项所述的主题，可以包括执行共模电平位移以停用上比特，使得停用的上比特不会随时钟信号在逻辑1和逻辑0之间切换。

[0102] 在示例21中，如示例20所述的主题，可以包括共模电平位移包括：对M比特排序，从比特0到伴随比特K+1到比特M-1的比特K，K为活动比特的数量，活动比特为在给定数字衰减处动态改变的1比特信号；将比特K到比特M-1处的比特归零；以及将比特K-1处的比特反转。

[0103] 在示例22中，如示例16-21中任一项所述的主题，可以包括混合温度计码和本地振荡器时钟信号，其包括：输入两比特的温度计码到复用器，其中，所述两比特中的每个来自温度计码的比特位置的序列，使得所述两比特的比特位置与序列的两端(opposite ends)等间隔并且使得所述两比特的一个被反转；以及输入本地振荡器时钟信号到复用器。

[0104] 在示例23中，如示例22所述的主题，可以包括混合温度计码与本地振荡器时钟信号包括输入两比特的温度计码到中心复用器，将中心复用器设置成关于序列的中心位置来操作，使得所述两个比特来自相同的比特位置。

[0105] 在示例24中，如示例16-23中任一项所述的主题，可以包括使中心复用器的输出静默。

[0106] 在示例25中，如示例24所述的主题，可以包括使中心复用器的输出静默包括：将静默比特输入到将中心复用器的输出作为输入的D触发器。

[0107] 在示例26中，一种发送机，可以包括：二进制比特源，以接收输入信号并且提供二进制比特；以及数字信号处理器，耦合到二进制比特源，数字信号处理器包括：二进制到温度计编码器，具有从源接收N+M个二进制比特的N个二进制比特的输入，N和M为整数，二进制到温度计编码器被配置成输出对应于温度计码的比特；混合器，用以混合从温度计码输出的比特和本地振荡器时钟信号以可操作地提供逆序反转比特图案；异或电路，被配置成混合M个二进制比特和本地振荡器时钟信号；以及来自混合器和异或电路的输出线路，用以馈送来自数字信号处理器的已混合的混合码。

[0108] 在示例27中，如示例26所述的主题，可以包括：二进制比特的源为被配置成提供基带Q-通道数据和基带I-通道数据的基带调制解调器，数字信号处理器为经由输出线路耦合到Q-通道射频数模转换器(RF DAC)的Q-通道数字信号处理器，并且发送机包括被配置成馈送I-通道RF DAC的I-通道数字信号处理器。

[0109] 在示例28中，如示例27所述的主题，可以包括数字系统，其包括：包括耦合I-通道数字信号处理器到I-通道RF DAC的D触发器的发送机；D触发器，具有接收从可与I-通道数字信号处理器操作的Q-通道数字信号处理器的时钟信号反转的时钟的输入。

[0110] 在示例29中，如示例26所述的主题，可以包括二进制比特的源为坐标旋转数字计算机(CORDIC)并且所述N+M个二进制比特为振幅数据。

[0111] 在示例30中，如示例29所述的主题，可以包括：数字信号处理器耦合到射频数模转换器(RF DAC)；以及CORDIC耦合到相位调制器以提供相位数据到相位调制器，并且相位调制器耦合到数字信号处理器以产生到数字信号处理器的时钟信号。

[0112] 在示例31中，如示例26-30中任一项所述的主题，可以包括发送机以耦合到发送机的天线配置。

[0113] 全数字发送机对于无线收发机设计而言是有吸引力的。其可以提供包括以下的优点：(1)具有先进CMOS制造的扩展趋势的可扩展性；(2)面积节省(数字滤波器，无需电容/电感)；(3)容易的带宽控制(数字滤波器)；(4)高度线性和压力、体积、以及温度(PVT：pressure，volume，and temperature)上的小的性能变化。这里所教导的结构和架构可以提供用于全数字发送机的DSP的一般方案。使用这样的结构和架构的数字发送机可以适于蜂窝通信，包括按照3GPP(第三代合作伙伴计划)LTE(长期演进)标准中的一个的通信。使用这样的结构和架构的数字发送机可以实现为适于用于Wi-Fi和WLAN(无线局域网)通信的数字发送机。

[0114] 在电子设备、或类似的电子设备和/或系统中，如这里所教导的特征或特征的其他组合可以组合到根据这里的教导的电子设备和/或系统中。

[0115] 在某些实施例中，以这里所教导的组件来实现的移动设备可以为便携式无线通信设备的一部分，诸如个人数字助理(PDA)、具有无线通信能力的膝上型或便携计算机、网本、无线电话、智能手机、无线耳机、寻呼机、即时通信设备、数字摄像机、接入点、电视、医疗设备(例如，心率监视器、血压监视器等)、或可以无线地接收和/或发送信息的其他设备。在某些实施例中，移动设备可以包括以下中的一个或多个：键盘、显示器、非易失性存储器端口、多个天线、图形处理器、应用处理器、扬声器、以及其他移动设备元件。显示器可以为包括触摸屏的LCD屏。

[0116] 结合如这里所教导的数字信号处理器实现的天线可以包括一个或多个方向或全向天线，包括，例如，双极天线、单极天线、贴片天线、环形天线、微带天线或适于传输RF信号的其他类型的天线。在某些多输入多输出(MIMO)实施例中，可以有效地分离天线以利用空间分集以及可以得到的不同的信道特性的优点。

[0117] 尽管这里所讨论的结构中的某些被阐述为具有若干分离的功能元件，功能元件中的一个或多个可以组合并且可以由软件配置的元件和/或其他硬件元件的组合来实现，所述软件配置的元件诸如为包括数字信号处理器(DSP)组件的处理元件。例如，某些元件可以包括一个或多个微处理器、DSP、现场可编程门阵列(FPGA)、专用集成电路(ASIC)、射频集成电路(RFIC)和用于执行至少这里所描述的功能的各种硬件和逻辑电路的组合。在某些实施例中，功能元件可以指操作在一个或多个处理元件上的一个或多个处理。

[0118] 实施例可以以硬件、固件、以及软件的一个或组合来实现。实施例还可以实现为存储在机器可读的存储设备上的指令来实现，所述指令可以由至少一个处理器来读取和执行，以执行这里所描述的操作。机器可读存储设备可以包括用于以机器可读的形式来存储信息的任意非瞬态机构。例如，机器可读存储设备可以包括只读存储器(ROM)、随机访问存储器(RAM)、磁盘存储介质、光存储介质、闪存设备、以及其他存储设备和介质。某些实施例可以包括一个或多个处理器并且可以以存储在机器可读的存储设备上的指令来配置。

[0119] 在某些实施例中，具有全数字发送机的通信设备可以为用户设备(UE)或演进节点B(eNB)的一部分并且可以被配置成按照正交频分多址(OFDMA)技术来在多载波通信信道上发送和/或接收正交频分复用(OFDM)通信信号。OFDM信号可以包括多个正交子载波。在某些宽带多载波实施例中，UE和eNB可以为蜂窝宽带无线接入(BWA)网络通信网络的一部分，诸如3GPP通用陆地无线接入网(UTRAN)LTE或LTE通信网络，尽管这里的教导不限于这方面。

[0120] 在某些实施例中，通信设备可以被配置成在多载波通信信道上接收OFDM通信信号。OFDM信号可以包括多个正交子载波。在这些多载波实施例的某些中，接收机100可以为无线局域网(WLAN)通信站(STA)的一部分，诸如无线接入点(AP)、基站或包括无线保真(WiFi)设备的移动设备。在这些实施例的某些中，通信设备200可以被配置成按照具体通信标准来接收信号，诸如包括IEEE 802.11-2012和/或802.11n-2009标准和/或提议的用于WLAN的规范的电气与电子工程师协会(IEEE)标准，尽管这里的教导不限于这方面，因为他们同样可以适于按照其他技术和标准来发送和/或接收通信。

[0121] 在某些其他实施例中，通信设备可以被配置成接收使用诸如以下的一个或多个其他调制技术来发送的信号：扩频调制(例如，直接序列码分多址(DS-CDMA)和/或跳频码分多址(FH-CDMA))、时分复用(TDM)调制、和/或频分复用(FDM)调制，尽管实施例的范围不限于这方面。

[0122] 尽管这里已经图示和描述了具体实施例，那些本领域普通技术人员将意识到计算以达到相同目的的任意安排可以替代所示的具体实施例。将理解到以上描述意图为说明性的，并且非限制性的，并且理解到这里采用的措词或术语用于描述的目的并且不用于限制的目的。在阅读以上描述之后，以上实施例和其他实施例的组合将对那些本领域技术人员而言是显而易见的。