本申请公开了一种基于双栅晶体管的像素电路及其驱动方法，在一实施例中，所述像素电路包括发光器件OLED、驱动晶体管T1、开关晶体管T2～T5、电容C1和C2，其中所述驱动晶体管T1为双栅晶体管，用于驱动发光器件OLED发光。本申请将像素电路中的驱动晶体管用双栅晶体管代替传统技术中用于实现驱动晶体管的单栅晶体管，并将双栅晶体管的底栅作为主栅使用，从而使用顶栅源的电压来调节驱动晶体管的阈值电压，由于双栅a‑IGZO TFT的稳定性高于单栅器件，其在实现阈值提取和补偿的同时可以达到更好的显示均匀度。
1.一种基于双栅晶体管的像素电路，其特征在于，包括：
发光器件OLED，所述发光器件OLED的阳极连接于一内部节点B，发光器件OLED的阴极连接于一低电平线VSS；
驱动晶体管T1，所述驱动晶体管T1为双栅晶体管，用于驱动所述发光器件OLED发光；所述驱动晶体管T1的底栅极连接于一内部节点A，驱动晶体管T1的顶栅极连接于一内部节点C，驱动晶体管T1的源极连接于所述内部节点B；
开关晶体管T2，所述开关晶体管T2的栅极连接于阈值提取控制线VCOM，所述开关晶体管T2的漏极连接于驱动晶体管T1的漏极，开关晶体管T2的源极连接于所述内部节点C；
开关晶体管T3，所述开关晶体管T3的栅极连接于扫描控制线VSCAN，开关晶体管T3的漏极连接于数据显示线VDATA，开关晶体管T3的源极连接于所述内部节点A；
开关晶体管T4，所述开关晶体管T4的栅极连接于所述扫描控制线VSCAN，开关晶体管T4的漏极连接于一固定电平线VER，开关晶体管T4的源极连接于所述内部节点B；
开关晶体管T5，所述开关晶体管T5的栅极连接于发光控制线VEM，开关晶体管T5的漏极连接于高电平线VDD，开关晶体管T5的源极连接于驱动晶体管T1的漏极；
2.如权利要求1所述的基于双栅晶体管的像素电路，其特征在于，所述开关晶体管T2～T5都为单栅晶体管；或者，所述开关晶体管T2～T5中至少一个开关晶体管为双栅晶体管，当其中某一开关晶体管为双栅晶体管时，此开关晶体管的顶栅极与底栅极被连接在一起作为栅极使用。
3.如权利要求1或2所述的基于双栅晶体管的像素电路，其特征在于，所述扫描控制线VSCAN、阈值提取控制线VCOM、发光控制线VEM、数据显示线VDATA和固定电平线VER上的信号被配置如下：所述像素电路依次进入初始化阶段、阈值电压提取阶段、数据写入阶段和发光阶段；在所述初始化阶段中，扫描控制线VSCAN、阈值提取控制线VCOM和发光控制线VEM都为高电平；在所述阈值电压提取阶段，扫描控制线VSCAN和阈值提取控制线VCOM为高电平，发光控制线VEM为低电平；在所述数据写入阶段，扫描控制线VSCAN为高电平，阈值提取控制线VCOM和发光控制线VEM都为低电平；在所述发光阶段，扫描控制线VSCAN和阈值提取控制线VCOM为低电平，发光控制线VEM为高电平；其中，固定电平线VER上为一恒定电压，其为零电平、负电平或者一小于所述发光器件OLED的阈值电压的某一电平；所述数据显示线VDATA在初始化阶段和阈值电压提取阶段均为一恒定的电压VREF，在数据写入阶段为一包含显示数据的电压VDATA。
4.一种基于双栅晶体管的像素电路，其特征在于，包括：
发光器件OLED，所述发光器件OLED的阳极连接于一内部节点B，发光器件OLED的阴极连接于一低电平线VSS；
驱动晶体管T1，所述驱动晶体管T1为双栅晶体管，用于驱动所述发光器件OLED发光；所述驱动晶体管T1的底栅极连接于一内部节点A，驱动晶体管T1的顶栅极连接于一内部节点C，驱动晶体管T1的源极连接于所述内部节点B；
开关晶体管T2，所述开关晶体管T2的栅极连接于阈值提取控制线VCOM，所述开关晶体管T2的漏极连接于驱动晶体管T1的漏极，开关晶体管T2的源极连接于所述内部节点C；
开关晶体管T3，所述开关晶体管T3的栅极连接于扫描控制线VSCAN，开关晶体管T3的漏极连接于数据显示线VDATA，开关晶体管T3的源极连接于所述内部节点A；
开关晶体管T4，所述开关晶体管T4的栅极连接于第二扫描控制线VRST，开关晶体管T4的漏极连接于一固定电平线VER，开关晶体管T4的源极连接于所述内部节点B；
开关晶体管T5，所述开关晶体管T5的栅极连接于发光控制线VEM，开关晶体管T5的漏极连接于高电平线VDD，开关晶体管T5的源极连接于驱动晶体管T1的漏极；
开关晶体管T6，所述开关晶体管T6的栅极连接于所述阈值提取控制线VCOM，开关晶体管T6的漏极连接于一固定电平线VREF，开关晶体管T6的源极连接于所述内部节点A；
5.如权利要求4所述的基于双栅晶体管的像素电路，其特征在于，所述开关晶体管T2～T6都为单栅晶体管；或者，所述开关晶体管T2～T6中至少一个开关晶体管为双栅晶体管，当其中某一开关晶体管为双栅晶体管时，此开关晶体管的顶栅极与底栅极被连接在一起作为栅极使用。
6.如权利要求4或5所述的基于双栅晶体管的像素电路，其特征在于，所述扫描控制线VSCAN、第二扫描控制线VRST、阈值提取控制线VCOM、发光控制线VEM、数据显示线VDATA、固定电平线VER和固定电平线VREF上的信号被配置如下：所述像素电路依次进入初始化阶段、阈值电压提取阶段、数据写入阶段和发光阶段，在所述初始化阶段中，扫描控制线VSCAN为低电平，第二扫描控制线VRST、阈值提取控制线VCOM和发光控制线VEM都为高电平；在所述阈值电压提取阶段，扫描控制线VSCAN和发光控制线VEM为低电平，第二扫描控制线VRST和阈值提取控制线VCOM为高电平；在所述数据写入阶段，扫描控制线VSCAN和第二扫描控制线VRST为高电平，阈值提取控制线VCOM和发光控制线VEM为低电平；在所述发光阶段，扫描控制线VSCAN、第二扫描控制线VRST和阈值提取控制线VCOM为低电平，发光控制线VEM为高电平；其中，固定电平线VER上为一恒定电压，其为零电平、负电平或者一小于所述发光器件OLED的阈值电压的某一电平；
所述固定电平线VREF上为一恒定的电压VREF；所述数据显示线VDATA在数据写入阶段为一包含显示数据的电压VDATA。
7.一种包括权利要求1至3中任一项所述的基于双栅晶体管的像素电路的驱动方法，用于包括若干像素电路的像素矩阵，其特征在于，所述驱动方法包括初始化步骤、阈值电压提取步骤、数据写入步骤和发光步骤，其中，在任意一帧中，所有像素电路逐行被进行所述四个步骤；
所述初始化步骤：当轮到任意一行的像素电路时，此行像素电路的数据显示线VDATA被置为一电压VREF；此行像素电路的扫描控制线VSCAN被置为高电平以选通此行像素电路的开关晶体管T3和T4，此行像素电路的阈值提取控制线VCOM被置为高电平以选通此行像素电路的开关晶体管T2，此行像素电路的发光控制线VEM被置为高电平以选通此行像素电路的开关晶体管T5；其中开关晶体管T3被选通，以将来自数据显示线VDATA的电压VREF发送给内部节点A；
开关晶体管T4被选通，以将来自固定电平线VER的恒定电压VER发送给内部节点B，其中恒定电压VER为零电平、负电平或者一小于所述发光器件OLED的阈值电压的某一电平，以保证发光器件OLED在初始化步骤和阈值电压提取步骤中不发光；开关晶体管T2和T5被选通，以通过高电平线VDD将内部节点C的电位拉高，其中，配置电压VDD、VREF和VER的值，以保证此时由内部节点C和B的电压差决定出的驱动晶体管T1的阈值电压小于此时驱动晶体管T1的底栅源之间的电压VREF-VER，以使驱动晶体管T1是处于导通状态；
所述阈值电压提取步骤：此行像素电路的数据显示线VDATA维持为所述电压VREF，扫描控制线VSCAN和阈值提取控制线VCOM维持高电平，发光控制线VEM被置为低电平以关断开关晶体管T5，以使内部节点C通过晶体管T1和T4放电，最终会使由内部节点C和B之间的电压差决定的此时的驱动晶体管T1的阈值电压等于驱动晶体管T1的底栅源极之间的电压差VREF-VER，完成了阈值电压的提取；
所述数据写入步骤：此行像素电路的扫描控制线VSCAN维持高电平，发光控制线VEM维持低电平，阈值提取控制线VCOM被置为低电平以关断开关晶体管T2，数据显示线VDATA被置为一包含显示数据的电压VDATA，其中所述电压VDATA通过导通的开关晶体管T3被发送给内部节点A，以完成数据的写入；
所述发光步骤：此行像素电路的扫描控制线VSCAN被置为低电平以关断开关晶体管T3和T4；阈值提取控制线VCOM维持低电平；发光控制线VEM为被置为高电平以选通开关晶体管T5，从而为驱动晶体管T1提供漏极电压，以最终驱动发光器件OLED发光。
8.一种包括权利要求1至3中任一项所述的基于双栅晶体管的像素电路的驱动方法，用于包括若干像素电路的像素矩阵，其特征在于，所述驱动方法包括初始化步骤、阈值电压补偿步骤、准备发光步骤、数据写入发光步骤以及黑矩阵步骤；
所述初始化步骤：所有像素电路的数据显示线VDATA被置为一电压VREF；所有像素电路的扫描控制线VSCAN被置为高电平以选通各自的开关晶体管T3和T4，所有像素电路的阈值提取控制线VCOM被置为高电平以选通各自的开关晶体管T2，所有像素电路的发光控制线VEM被置为高电平以选通各自的开关晶体管T5；其中开关晶体管T3被选通，以将来自数据显示线VDATA的电压VREF发送给内部节点A；开关晶体管T4被选通，以将来自固定电平线VER的恒定电压VER发送给内部节点B，其中恒定电压VER为零电平、负电平或者一小于所述发光器件OLED的阈值电压的某一电平，以保证发光器件OLED在初始化步骤和阈值电压补偿步骤中不发光；开关晶体管T2和T5被选通，以通过高电平线VDD将内部节点C的电位拉高，其中，配置电压VDD、VREF和VER的值，以保证此时由内部节点C和B的电压差决定出的驱动晶体管T1的阈值电压小于此时驱动晶体管T1的底栅源之间的电压VREF-VER，以使驱动晶体管T1是处于导通状态；
所述阈值电压补偿步骤：所有像素电路的数据显示线VDATA维持为所述电压VREF，扫描控制线VSCAN和阈值提取控制线VCOM维持高电平，发光控制线VEM被置为低电平，以关断各自的开关晶体管T5，以使内部节点C通过晶体管T1和T4放电，最终会使由内部节点C和B之间的电压差决定的此时的驱动晶体管T1的阈值电压等于驱动晶体管T1的底栅源极之间的电压差VREF-VER，完成了阈值电压的补偿；
所述准备发光步骤：所有像素电路的阈值提取控制线VCOM被置为低电平，以关断开关晶体管T2，之后，所有像素电路的数据显示线VDATA被置为一比所述电压VREF更低的电平VR，以通过导通的开关晶体管T3发送给内部节点A，从而将驱动晶体管T1完全关断，之后，所有像素电路的扫描控制线VSCAN被置为低电平；或者，当所述电压VREF为零电平或负电平时，所有像素电路的扫描控制线VSCAN和阈值提取控制线VCOM都被置为低电平；
之后，进行若干帧的数据写入发光步骤，在每一帧中，从第一行像素电路开始到最后一行像素电路，逐行依序进行所述数据写入发光步骤；
所述数据写入发光步骤：当轮到任意一行的像素电路时，此行像素电路的扫描控制线VSCAN被置为高电平，数据显示线VDATA被置为一包含显示数据的电压VDATA，其中所述电压VDATA通过导通的开关晶体管T3被发送给内部节点A，在此过程中，发光控制线VEM都维持低电平或被置为高电平；之后，此行像素电路的扫描控制线VSCAN被置为低电平，以关断开关晶体管T3和T4；之后，发光控制线VEM为高电平以选通开关晶体管T5，从而为驱动晶体管T1提供漏极电压，以最终驱动发光器件OLED发光；其中，在所述数据写入发光步骤中，阈值提取控制线VCOM被一直维持为低电平；
进行完若干帧的数据写入发光步骤后，再进行黑矩阵步骤，其中从第一行像素电路开始到最后一行像素电路，逐行依序进行所述黑矩阵步骤；
所述黑矩阵步骤：当轮到任意一行的像素电路时，此行像素电路的扫描控制线VSCAN被置为高电平以选通开关晶体管T3和T4；数据显示线VDATA被置为电压VR，其中所述电压VR通过导通的开关晶体管T3被发送给内部节点A，固定电平线VER的恒定电压VER通过导通的开关晶体管T4被发送给内部节点B，在此过程中，发光控制线VEM都维持低电平或被置为高电平；之后，此行像素电路的扫描控制线VSCAN被置为低电平以关断开关晶体管T3和T4；其中，电压VR和VER被配置为使驱动晶体管T1关断且发光器件OLED不发光；
所有像素电路都进行完一遍黑矩阵步骤后，又从所述驱动方法中的所述初始化步骤开始重新进行。
9.一种包括权利要求4至6中任一项所述的基于双栅晶体管的像素电路的驱动方法，用于包括若干像素电路的像素矩阵，其特征在于，所述驱动方法包括初始化步骤、阈值电压提取步骤、数据写入步骤和发光步骤，其中，在任意一帧中，所有像素电路逐行被进行所述四个步骤；
所述初始化步骤：当轮到任意一行的像素电路时，此行像素电路的扫描控制线VSCAN被置为低电平以关断开关晶体管T3；此行像素电路的第二扫描控制线VRST被置为高电平以选通开关晶体管T4；此行像素电路的阈值提取控制线VCOM被置为高电平以选通开关晶体管T2和T6；此行像素电路的发光控制线VEM被置为高电平以选通开关晶体管T5；其中，开关晶体管T4被选通，以将来自固定电平线VER的恒定电压VER发送给内部节点B，其中恒定电压VER为零电平、负电平或者一小于所述发光器件OLED的阈值电压的某一电平，以保证发光器件OLED在初始化步骤和阈值电压提取步骤中不发光；开关晶体管T6被选通，以将来自固定电平线VREF的电压VREF发送给内部节点A；开关晶体管T2和T5被选通，以通过高电平线VDD将内部节点C的电位拉高，其中，配置电压VDD、VREF和VER的值，以保证此时由内部节点C和B的电压差决定出的驱动晶体管T1的阈值电压小于此时驱动晶体管T1的底栅源之间的电压VREF-VER，以使驱动晶体管T1是处于导通状态；
所述阈值电压提取步骤：此行像素电路的扫描控制线VSCAN维持低电平，第二扫描控制线VRST和阈值提取控制线VCOM维持高电平，发光控制线VEM被置为低电平以关断开关晶体管T5，以使内部节点C通过晶体管T1和T4放电，最终会使由内部节点C和B之间的电压差决定的此时的驱动晶体管T1的阈值电压等于驱动晶体管T1的底栅源极之间的电压差VREF-VER，完成了阈值电压的提取；
所述数据写入步骤：此行像素电路的扫描控制线VSCAN被置为高电平以选通开关晶体管T3，第二扫描控制线VRST维持高电平，阈值提取控制线VCOM被置为低电平以关断开关晶体管T2和T6，发光控制线VEM维持低电平，数据显示线VDATA被置为一包含显示数据的电压VDATA，其中所述电压VDATA通过导通的开关晶体管T3被发送给内部节点A；
所述发光步骤：此行像素电路的扫描控制线VSCAN被置为低电平以关断开关晶体管T3，第二扫描控制线VRST被置为低电平以关断开关晶体管T4，阈值提取控制线VCOM维持低电平，发光控制线VEM为被置为高电平以选通开关晶体管T5，从而为驱动晶体管T1提供漏极电压，以最终驱动发光器件OLED发光。
10.一种包括权利要求4至6中任一项所述的基于双栅晶体管的像素电路的驱动方法，用于包括若干像素电路的像素矩阵，其特征在于，所述驱动方法包括初始化步骤、阈值电压补偿步骤、准备发光步骤、数据写入发光步骤以及黑矩阵步骤；
所述初始化步骤：所有像素电路的扫描控制线VSCAN被置为低电平以关断各自的开关晶体管T3；所有像素电路的第二扫描控制线VRST被置为高电平以选通各自的开关晶体管T4；所有像素电路的阈值提取控制线VCOM被置为高电平以选通各自的开关晶体管T2和T6；所有像素电路的发光控制线VEM被置为高电平以选通各自的开关晶体管T5；其中，开关晶体管T4被选通，以将来自固定电平线VER的恒定电压VER发送给内部节点B，其中恒定电压VER为零电平、负电平或者一小于所述发光器件OLED的阈值电压的某一电平，以保证发光器件OLED在初始化步骤和阈值电压提取步骤中不发光；开关晶体管T6被选通，以将来自固定电平线VREF的电压VREF发送给内部节点A；开关晶体管T2和T5被选通，以通过高电平线VDD将内部节点C的电位拉高，其中，配置电压VDD、VREF和VER的值，以保证此时由内部节点C和B的电压差决定出的驱动晶体管T1的阈值电压小于此时驱动晶体管T1的底栅源之间的电压VREF-VER，以使驱动晶体管T1是处于导通状态；
所述阈值电压提取步骤：所有像素电路的扫描控制线VSCAN维持低电平，第二扫描控制线VRST和阈值提取控制线VCOM维持高电平，发光控制线VEM被置为低电平以关断各自的开关晶体管T5，最终会使由内部节点C和B之间的电压差决定的此时的驱动晶体管T1的阈值电压等于驱动晶体管T1的底栅源极之间的电压差VREF-VER，完成了阈值电压的补偿；
所述准备发光步骤：所有像素电路的阈值提取控制线VCOM被置为低电平以关断开关晶体管T2和T6，之后，所有像素电路的扫描控制线VSCAN被置为高电平以选通开关晶体管T3，数据显示线VDATA被置为一比所述电压VREF更低的电平VR，以通过导通的开关晶体管T3发送给内部节点A，从而将驱动晶体管T1完全关断，之后，所有像素电路的扫描控制线VSCAN和第二扫描控制线VRST被置为低电平；或者，当所述电压VREF为零电平或负电平时，所有像素电路的第二扫描控制线VRST和阈值提取控制线VCOM都被置为低电平；
之后，进行若干帧的数据写入发光步骤，在每一帧中，从第一行像素电路开始到最后一行像素电路，逐行依序进行所述数据写入发光步骤；
所述数据写入发光步骤：当轮到任意一行的像素电路时，此行像素电路的扫描控制线VSCAN被置为高电平，数据显示线VDATA被置为一包含显示数据的电压VDATA，其中所述电压VDATA通过导通的开关晶体管T3被发送给内部节点A，在此过程中，发光控制线VEM都维持低电平或被置为高电平；之后，此行像素电路的扫描控制线VSCAN被置为低电平，以关断开关晶体管T3；之后，发光控制线VEM为高电平以选通开关晶体管T5，从而为驱动晶体管T1提供漏极电压，以最终驱动发光器件OLED发光；其中，在所述数据写入发光步骤中，第二扫描控制线VRST和阈值提取控制线VCOM被一直维持为低电平；
进行完若干帧的数据写入发光步骤后，再进行黑矩阵步骤，其中从第一行像素电路开始到最后一行像素电路，逐行依序进行所述黑矩阵步骤；
所述黑矩阵步骤：当轮到任意一行的像素电路时，此行像素电路的扫描控制线VSCAN和第二扫描控制线VRST被置为高电平以分别选通开关晶体管T3和T4，数据显示线VDATA被置为电压VR，其中所述电压VR通过导通的开关晶体管T3被发送给内部节点A，固定电平线VER的恒定电压VER通过导通的开关晶体管T4被发送给内部节点B，在此过程中，发光控制线VEM都维持低电平或被置为高电平；之后，此行像素电路的扫描控制线VSCAN和第二扫描控制线VRST被置为低电平，以关断开关晶体管T3和T4；其中，电压VR和VER被配置为使驱动晶体管T1关断且发光器件OLED不发光；
所有像素电路都进行完一遍黑矩阵步骤后，又从所述驱动方法中的所述初始化步骤开始重新进行。
一种基于双栅晶体管的像素电路及其驱动方法
技术领域
[0001] 本申请涉及显示器技术领域，尤其涉及一种基于双栅晶体管的像素电路及其驱动方法。
背景技术
[0002] 有源矩阵驱动有机发光二极管(Active Matrix Organic Light-Emitting Diode，OLED)因具有高亮度、高发光效率、宽视角和低功耗等优点，近年来被人们广泛研究，并被迅速应用到新一代的显示系统当中。传统的AMOLED像素单元是两个薄膜场效应晶体管(Thin Film Transistor，TFT)和一个存储电容的结构，如图1所示，其中T1管为驱动晶体管、T2为开关晶体管、CS为存储电容和OLED为发光器件。开关晶体管T2响应来自扫描控制信号线上的信号，采样来自数据线的信号，存储电容CS在开关晶体管T2关断后保存所采样的电压，驱动晶体管T1根据存储电容CS所存储的电压信号为OLED提供电流，该电流决定了OLED的亮度。根据TFT的电压电流公式，驱动电流IDS可以表示为：
[0003]
[0004] 其中，IDS为驱动晶体管T1的漏源电流，μn为薄膜场效应晶体管的有效迁移率，Cox为薄膜场效应晶体管单位面积的栅氧化层电容，W和L分别为薄膜场效应晶体管的有效沟道宽度和有效沟道长度，VG为薄膜场效应晶体管的栅极电压，VOLED为OLED两端的电压，与OLED的阈值电压相关，VTH为TFT的阈值电压。
[0005] 虽然图1所示像素电路的结构简单，但随着时间的推移，其中的元件会老化，尤其是驱动晶体管T1和有机发光二极管OLED会老化，导致驱动晶体管T1和OLED的阈值电压都会产生漂移，且像素矩阵中各处像素单元的驱动晶体管T1和OLED的阈值电压漂移情况也是不一样的；另外，因薄膜场效应晶体管采用多晶硅材料制成，从而会导致像素矩阵中各个像素单元的驱动晶体管T1的阈值电压VTH具有不均匀的特性；以上两种情况，根据公式(1)可知，驱动电流IDS这时都会发生改变，这样就会造成像素矩阵显示的不均匀性。
[0006] 针对驱动晶体管和OLED的阈值电压漂移和不均匀带来的像素矩阵显示不均匀的问题，目前提出了两类基于像素内补偿的方法：电流编程方案和电压编程方案。电流编程方案虽然补偿精度比较高，但建立时间长，特别是在小电流大寄生电容的情况下；电压编程方案虽然驱动速度快，但补偿精度不理想，电流误差随着阈值电压变化量的增大而增大。因此，希望TFT的稳定较好。
发明内容
[0007] 本申请提供一种基于双栅晶体管的像素电路及其驱动方法。
[0008] 根据本申请的第一方面，本申请提供一种基于双栅晶体管的像素电路，包括：
[0009] 发光器件OLED，所述发光器件OLED的阳极连接于一内部节点B，发光器件OLED的阴极连接于一低电平线VSS；
[0010] 驱动晶体管T1，所述驱动晶体管T1为双栅晶体管，用于驱动所述发光器件OLED发光；所述驱动晶体管T1的底栅极连接于一内部节点A，驱动晶体管T1的顶栅极连接于一内部节点C，驱动晶体管T1的源极连接于所述内部节点B；
[0011] 开关晶体管T2，所述开关晶体管T2的栅极连接于阈值提取控制线VCOM，所述开关晶体管T2的漏极连接于驱动晶体管T1的漏极，开关晶体管T2的源极连接于所述内部节点C；
[0012] 开关晶体管T3，所述开关晶体管T3的栅极连接于扫描控制线VSCAN，开关晶体管T3的漏极连接于数据显示线VDATA，开关晶体管T3的源极连接于所述内部节点A；
[0013] 开关晶体管T4，所述开关晶体管T4的栅极连接于所述扫描控制线VSCAN，开关晶体管T4的漏极连接于一固定电平线VER，开关晶体管T4的源极连接于所述内部节点B；
[0014] 开关晶体管T5，所述开关晶体管T5的栅极连接于发光控制线VEM，开关晶体管T5的漏极连接于高电平线VDD，开关晶体管T5的源极连接于驱动晶体管T1的漏极；
[0015] 电容C1，其连接于所述内部节点A和B之间；
[0016] 电容C2，其连接于所述内部节点B和C之间。
[0017] 根据本申请的第二方面，本申请提供一种基于双栅晶体管的像素电路，包括：
[0018] 发光器件OLED，所述发光器件OLED的阳极连接于一内部节点B，发光器件OLED的阴极连接于一低电平线VSS；
[0019] 驱动晶体管T1，所述驱动晶体管T1为双栅晶体管，用于驱动所述发光器件OLED发光；所述驱动晶体管T1的底栅极连接于一内部节点A，驱动晶体管T1的顶栅极连接于一内部节点C，驱动晶体管T1的源极连接于所述内部节点B；
[0020] 开关晶体管T2，所述开关晶体管T2的栅极连接于阈值提取控制线VCOM，所述开关晶体管T2的漏极连接于驱动晶体管T1的漏极，开关晶体管T2的源极连接于所述内部节点C；
[0021] 开关晶体管T3，所述开关晶体管T3的栅极连接于扫描控制线VSCAN，开关晶体管T3的漏极连接于数据显示线VDATA，开关晶体管T3的源极连接于所述内部节点A；
[0022] 开关晶体管T4，所述开关晶体管T4的栅极连接于第二扫描控制线VRST，开关晶体管T4的漏极连接于一固定电平线VER，开关晶体管T4的源极连接于所述内部节点B；
[0023] 开关晶体管T5，所述开关晶体管T5的栅极连接于发光控制线VEM，开关晶体管T5的漏极连接于高电平线VDD，开关晶体管T5的源极连接于驱动晶体管T1的漏极；
[0024] 开关晶体管T6，所述开关晶体管T6的栅极连接于所述阈值提取控制线VCOM，开关晶体管T6的漏极连接于一固定电平线VREF，开关晶体管T6的源极连接于所述内部节点A；
[0025] 电容C1，其连接于所述内部节点A和B之间；
[0026] 电容C2，其连接于所述内部节点B和C之间。
[0027] 根据本申请的第三方面，本申请提供一种包括上述基于双栅晶体管的像素电路的驱动方法，用于包括若干像素电路的像素矩阵，所述驱动方法包括初始化步骤、阈值电压提取步骤、数据写入步骤和发光步骤，其中，在任意一帧中，所有像素电路逐行被进行所述四个步骤；
[0028] 所述初始化步骤：当轮到任意一行的像素电路时，此行像素电路的数据显示线VDATA被置为一电压VREF；此行像素电路的扫描控制线VSCAN被置为高电平以选通此行像素电路的开关晶体管T3和T4，此行像素电路的阈值提取控制线VCOM被置为高电平以选通此行像素电路的开关晶体管T2，此行像素电路的发光控制线VEM被置为高电平以选通此行像素电路的开关晶体管T5；其中开关晶体管T3被选通，以将来自数据显示线VDATA的电压VREF发送给内部节点A；开关晶体管T4被选通，以将来自固定电平线VER的恒定电压VER发送给内部节点B，其中恒定电压VER为零电平、负电平或者一小于所述发光器件OLED的阈值电压的某一电平，以保证发光器件OLED在初始化步骤和阈值电压提取步骤中不发光；开关晶体管T2和T5被选通，以通过高电平线VDD将内部节点C的电位拉高，其中，配置电压VDD、VREF和VER的值，以保证此时由内部节点C和B的电压差决定出的驱动晶体管T1的阈值电压小于此时驱动晶体管T1的底栅源之间的电压VREF-VER，以使驱动晶体管T1是处于导通状态；
[0029] 所述阈值电压提取步骤：此行像素电路的数据显示线VDATA维持为所述电压VREF，扫描控制线VSCAN和阈值提取控制线VCOM维持高电平，发光控制线VEM被置为低电平以关断开关晶体管T5，以使内部节点C通过晶体管T1和T4放电，最终会使由内部节点C和B之间的电压差决定的此时的驱动晶体管T1的阈值电压等于驱动晶体管T1的底栅源极之间的电压差VREF-VER，完成了阈值电压的提取；
[0030] 所述数据写入步骤：此行像素电路的扫描控制线VSCAN维持高电平，发光控制线VEM维持低电平，阈值提取控制线VCOM被置为低电平以关断开关晶体管T2，数据显示线VDATA被置为一包含显示数据的电压VDATA，其中所述电压VDATA通过导通的开关晶体管T3被发送给内部节点A，以完成数据的写入；
[0031] 所述发光步骤：此行像素电路的扫描控制线VSCAN被置为低电平以关断开关晶体管T3和T4；阈值提取控制线VCOM维持低电平；发光控制线VEM为被置为高电平以选通开关晶体管T5，从而为驱动晶体管T1提供漏极电压，以最终驱动发光器件OLED发光。
[0032] 根据本申请的第四方面，本申请提供一种包括上述基于双栅晶体管的像素电路的驱动方法，用于包括若干像素电路的像素矩阵，所述驱动方法包括初始化步骤、阈值电压补偿步骤、准备发光步骤、数据写入发光步骤以及黑矩阵步骤；
[0033] 所述初始化步骤：所有像素电路的数据显示线VDATA被置为一电压VREF；所有像素电路的扫描控制线VSCAN被置为高电平以选通各自的开关晶体管T3和T4，所有像素电路的阈值提取控制线VCOM被置为高电平以选通各自的开关晶体管T2，所有像素电路的发光控制线VEM被置为高电平以选通各自的开关晶体管T5；其中开关晶体管T3被选通，以将来自数据显示线VDATA的电压VREF发送给内部节点A；开关晶体管T4被选通，以将来自固定电平线VER的恒定电压VER发送给内部节点B，其中恒定电压VER为零电平、负电平或者一小于所述发光器件OLED的阈值电压的某一电平，以保证发光器件OLED在初始化步骤和阈值电压补偿步骤中不发光；开关晶体管T2和T5被选通，以通过高电平线VDD将内部节点C的电位拉高，其中，配置电压VDD、VREF和VER的值，以保证此时由内部节点C和B的电压差决定出的驱动晶体管T1的阈值电压小于此时驱动晶体管T1的底栅源之间的电压VREF-VER，以使驱动晶体管T1是处于导通状态；
[0034] 所述阈值电压补偿步骤：所有像素电路的数据显示线VDATA维持为所述电压VREF，扫描控制线VSCAN和阈值提取控制线VCOM维持高电平，发光控制线VEM被置为低电平，以关断各自的开关晶体管T5，以使内部节点C通过晶体管T1和T4放电，最终会使由内部节点C和B之间的电压差决定的此时的驱动晶体管T1的阈值电压等于驱动晶体管T1的底栅源极之间的电压差VREF-VER，完成了阈值电压的补偿；
[0035] 所述准备发光步骤：所有像素电路的阈值提取控制线VCOM被置为低电平，以关断开关晶体管T2，之后，所有像素电路的数据显示线VDATA被置为一比所述电压VREF更低的电平VR，以通过导通的开关晶体管T3发送给内部节点A，从而将驱动晶体管T1完全关断，之后，所有像素电路的扫描控制线VSCAN被置为低电平；或者，当所述电压VREF为零电平或负电平时，所有像素电路的扫描控制线VSCAN和阈值提取控制线VCOM都被置为低电平；
[0036] 之后，进行若干帧的数据写入发光步骤，在每一帧中，从第一行像素电路开始到最后一行像素电路，逐行依序进行所述数据写入发光步骤；
[0037] 所述数据写入发光步骤：当轮到任意一行的像素电路时，此行像素电路的扫描控制线VSCAN被置为高电平，数据显示线VDATA被置为一包含显示数据的电压VDATA，其中所述电压VDATA通过导通的开关晶体管T3被发送给内部节点A，在此过程中，发光控制线VEM都维持低电平或被置为高电平；之后，此行像素电路的扫描控制线VSCAN被置为低电平，以关断开关晶体管T3和T4；之后，发光控制线VEM为高电平以选通开关晶体管T5，从而为驱动晶体管T1提供漏极电压，以最终驱动发光器件OLED发光；其中，在所述数据写入发光步骤中，阈值提取控制线VCOM被一直维持为低电平；
[0038] 进行完若干帧的数据写入发光步骤后，再进行黑矩阵步骤，其中从第一行像素电路开始到最后一行像素电路，逐行依序进行所述黑矩阵步骤；
[0039] 所述黑矩阵步骤：当轮到任意一行的像素电路时，此行像素电路的扫描控制线VSCAN被置为高电平以选通开关晶体管T3和T4；数据显示线VDATA被置为电压VR，其中所述电压VR通过导通的开关晶体管T3被发送给内部节点A，固定电平线VER的恒定电压VER通过导通的开关晶体管T4被发送给内部节点B，在此过程中，发光控制线VEM都维持低电平或被置为高电平；之后，此行像素电路的扫描控制线VSCAN被置为低电平以关断开关晶体管T3和T4；其中，电压VR和VER被配置为使驱动晶体管T1关断且发光器件OLED不发光；
[0040] 所有像素电路都进行完一遍黑矩阵步骤后，又从所述驱动方法中的所述初始化步骤开始重新进行。
[0041] 根据本申请的第五方面，本申请提供一种包括上述基于双栅晶体管的像素电路的驱动方法，用于包括若干像素电路的像素矩阵，所述驱动方法包括初始化步骤、阈值电压提取步骤、数据写入步骤和发光步骤，其中，在任意一帧中，所有像素电路逐行被进行所述四个步骤；
[0042] 所述初始化步骤：当轮到任意一行的像素电路时，此行像素电路的扫描控制线VSCAN被置为低电平以关断开关晶体管T3；此行像素电路的第二扫描控制线VRST被置为高电平以选通开关晶体管T4；此行像素电路的阈值提取控制线VCOM被置为高电平以选通开关晶体管T2和T6；此行像素电路的发光控制线VEM被置为高电平以选通开关晶体管T5；其中，开关晶体管T4被选通，以将来自固定电平线VER的恒定电压VER发送给内部节点B，其中恒定电压VER为零电平、负电平或者一小于所述发光器件OLED的阈值电压的某一电平，以保证发光器件OLED在初始化步骤和阈值电压提取步骤中不发光；开关晶体管T6被选通，以将来自固定电平线VREF的电压VREF发送给内部节点A；开关晶体管T2和T5被选通，以通过高电平线VDD将内部节点C的电位拉高，其中，配置电压VDD、VREF和VER的值，以保证此时由内部节点C和B的电压差决定出的驱动晶体管T1的阈值电压小于此时驱动晶体管T1的底栅源之间的电压VREF-VER，以使驱动晶体管T1是处于导通状态；
[0043] 所述阈值电压提取步骤：此行像素电路的扫描控制线VSCAN维持低电平，第二扫描控制线VRST和阈值提取控制线VCOM维持高电平，发光控制线VEM被置为低电平以关断开关晶体管T5，以使内部节点C通过晶体管T1和T4放电，最终会使由内部节点C和B之间的电压差决定的此时的驱动晶体管T1的阈值电压等于驱动晶体管T1的底栅源极之间的电压差VREF-VER，完成了阈值电压的提取；
[0044] 所述数据写入步骤：此行像素电路的扫描控制线VSCAN被置为高电平以选通开关晶体管T3，第二扫描控制线VRST维持高电平，阈值提取控制线VCOM被置为低电平以关断开关晶体管T2和T6，发光控制线VEM维持低电平，数据显示线VDATA被置为一包含显示数据的电压VDATA，其中所述电压VDATA通过导通的开关晶体管T3被发送给内部节点A；
[0045] 所述发光步骤：此行像素电路的扫描控制线VSCAN被置为低电平以关断开关晶体管T3，第二扫描控制线VRST被置为低电平以关断开关晶体管T4，阈值提取控制线VCOM维持低电平，发光控制线VEM为被置为高电平以选通开关晶体管T5，从而为驱动晶体管T1提供漏极电压，以最终驱动发光器件OLED发光。
[0046] 根据本申请的第六方面，本申请提供一种包括上述基于双栅晶体管的像素电路的驱动方法，用于包括若干像素电路的像素矩阵，所述驱动方法包括初始化步骤、阈值电压补偿步骤、准备发光步骤、数据写入发光步骤以及黑矩阵步骤；
[0047] 所述初始化步骤：所有像素电路的扫描控制线VSCAN被置为低电平以关断各自的开关晶体管T3；所有像素电路的第二扫描控制线VRST被置为高电平以选通各自的开关晶体管T4；所有像素电路的阈值提取控制线VCOM被置为高电平以选通各自的开关晶体管T2和T6；所有像素电路的发光控制线VEM被置为高电平以选通各自的开关晶体管T5；其中，开关晶体管T4被选通，以将来自固定电平线VER的恒定电压VER发送给内部节点B，其中恒定电压VER为零电平、负电平或者一小于所述发光器件OLED的阈值电压的某一电平，以保证发光器件OLED在初始化步骤和阈值电压提取步骤中不发光；开关晶体管T6被选通，以将来自固定电平线VREF的电压VREF发送给内部节点A；开关晶体管T2和T5被选通，以通过高电平线VDD将内部节点C的电位拉高，其中，配置电压VDD、VREF和VER的值，以保证此时由内部节点C和B的电压差决定出的驱动晶体管T1的阈值电压小于此时驱动晶体管T1的底栅源之间的电压VREF-VER，以使驱动晶体管T1是处于导通状态；
[0048] 所述阈值电压提取步骤：所有像素电路的扫描控制线VSCAN维持低电平，第二扫描控制线VRST和阈值提取控制线VCOM维持高电平，发光控制线VEM被置为低电平以关断各自的开关晶体管T5，最终会使由内部节点C和B之间的电压差决定的此时的驱动晶体管T1的阈值电压等于驱动晶体管T1的底栅源极之间的电压差VREF-VER，完成了阈值电压的补偿；
[0049] 所述准备发光步骤：所有像素电路的阈值提取控制线VCOM被置为低电平以关断开关晶体管T2和T6，之后，所有像素电路的扫描控制线VSCAN被置为高电平以选通开关晶体管T3，数据显示线VDATA被置为一比所述电压VREF更低的电平VR，以通过导通的开关晶体管T3发送给内部节点A，从而将驱动晶体管T1完全关断，之后，所有像素电路的扫描控制线VSCAN和第二扫描控制线VRST被置为低电平；或者，当所述电压VREF为零电平或负电平时，所有像素电路的第二扫描控制线VRST和阈值提取控制线VCOM都被置为低电平；
[0050] 之后，进行若干帧的数据写入发光步骤，在每一帧中，从第一行像素电路开始到最后一行像素电路，逐行依序进行所述数据写入发光步骤；
[0051] 所述数据写入发光步骤：当轮到任意一行的像素电路时，此行像素电路的扫描控制线VSCAN被置为高电平，数据显示线VDATA被置为一包含显示数据的电压VDATA，其中所述电压VDATA通过导通的开关晶体管T3被发送给内部节点A，在此过程中，发光控制线VEM都维持低电平或被置为高电平；之后，此行像素电路的扫描控制线VSCAN被置为低电平，以关断开关晶体管T3；之后，发光控制线VEM为高电平以选通开关晶体管T5，从而为驱动晶体管T1提供漏极电压，以最终驱动发光器件OLED发光；其中，在所述数据写入发光步骤中，第二扫描控制线VRST和阈值提取控制线VCOM被一直维持为低电平；
[0052] 进行完若干帧的数据写入发光步骤后，再进行黑矩阵步骤，其中从第一行像素电路开始到最后一行像素电路，逐行依序进行所述黑矩阵步骤；
[0053] 所述黑矩阵步骤：当轮到任意一行的像素电路时，此行像素电路的扫描控制线VSCAN和第二扫描控制线VRST被置为高电平以分别选通开关晶体管T3和T4，数据显示线VDATA被置为电压VR，其中所述电压VR通过导通的开关晶体管T3被发送给内部节点A，固定电平线VER的恒定电压VER通过导通的开关晶体管T4被发送给内部节点B，在此过程中，发光控制线VEM都维持低电平或被置为高电平；之后，此行像素电路的扫描控制线VSCAN和第二扫描控制线VRST被置为低电平，以关断开关晶体管T3和T4；其中，电压VR和VER被配置为使驱动晶体管T1关断且发光器件OLED不发光；
[0054] 所有像素电路都进行完一遍黑矩阵步骤后，又从所述驱动方法中的所述初始化步骤开始重新进行。
[0055] 本申请的有益效果是：
[0056] 依上述实施例基于双栅基晶体管的像素电路及其驱动方法，由于驱动发光器件的驱动晶体管采用双栅晶体管，在电路连接上，将底栅作为主栅使用，并用顶栅源电压控制晶体管本身的阈值电压，以达到完成补偿阈值电压的目的，充分利用了双栅晶体管的特性；同时，由于使顶栅源电压保持不变就可以使晶体管本身的阈值电压不变，在利用晶体管的顶栅源电压控制晶体管本身的阈值电压以完成一次阈值电压提取后，在之后的若干帧中只需要向驱动晶体管的底栅写入包含显示数据的电压以驱动有发光器件发光即可，不必再进行相关的阈值电压提取，因而像素电路的操作和工作时序简单，驱动速度快；进一步地，由于驱动发光器件的驱动晶体管采用双栅晶体管，使得相比传统的像素电路的驱动晶体管，本申请的阈值电压的变化量较小，因而补偿效果理想，且在完成一次阈值电压提取后，可以隔很长一段时间再次进行阈值电压提取，这样无疑使得像素电路的时序进一步简单，驱动速度进一步加快。
附图说明
[0057] 图1为传统技术中一种像素电路的结构示意；
[0058] 图2为本申请实施例一的基于双栅晶体管的像素电路的一种结构示意图；
[0059] 图3为本申请实施例一的基于双栅晶体管的像素电路的另一种结构示意图；
[0060] 图4为本申请实施例一的像素电路的驱动方法的一种流程示意图；
[0061] 图5为本申请实施例一的像素电路的一种工作时序示意图；
[0062] 图6为本申请实施例二的像素电路的驱动方法的一种流程示意图；
[0063] 图7为本申请实施例二的像素电路的一种工作时序示意图；
[0064] 图8为本申请实施例三的基于双栅晶体管的像素电路的一种结构示意图；
[0065] 图9为本申请实施例三的像素电路的驱动方法的一种流程示意图；
[0066] 图10为本申请实施例三的像素电路的一种工作时序示意图；
[0067] 图11为本申请实施例四的像素电路的驱动方法的一种流程示意图。
具体实施方式
[0068] 下面通过具体实施方式结合附图对本申请作进一步详细说明。
[0069] 考虑到用于传统像素电路内补偿的相关像素电路结构都十分复杂，而像素电路结构的复杂又进一步会造成像素电路的开口率和良率下降，本申请提供一种基于双栅晶体管的像素电路及其驱动方法，将像素电路中的驱动晶体管用双栅晶体管代替传统技术用于实现驱动晶体管的单栅晶体管，因为双栅晶体管的稳定性高于单栅，例如a-IGZO TFT的稳定性高于单栅a-IGZO TFT的稳定性。在电路连接时，将双栅晶体管的底栅作为主栅使用，从而使用顶栅源的电压来调节驱动晶体管的阈值电压，在实现阈值提取和补偿的同时，可以达到更好的显示均匀度。
[0070] 实施例一
[0071] 请参照图2，本实施例提出了一种基于双栅晶体管的像素电路(以下简称像素电路)，其包括发光器件OLED、驱动晶体管T1、开关晶体管T2～T5、电容C1和C2，下面具体说明。
[0072] 发光器件OLED的阳极连接于一内部节点B，发光器件OLED的阴极连接于一低电平线VSS。发光器件OLED是用于显示相关的图像或视频信息。
[0073] 驱动晶体管T1为双栅晶体管，用于驱动发光器件OLED发光，即为发光器件OLED提供像素电流。在一实施例中，驱动晶体管T1为双栅a-IGZO晶体管。驱动晶体管T1的底栅极连接于一内部节点A，驱动晶体管T1的顶栅极连接于一内部节点C，驱动晶体管T1的漏极连接于开关晶体管T5的源极以及开关晶体管T2的漏极，驱动晶体管T1的源极连接于内部节点B。本申请中，将实现驱动晶体管T1的双栅晶体管底栅作为主栅使用，从而使用顶栅源的电压来调节驱动晶体管的阈值电压，以完成阈值电压的提取和补偿，从而降低了像素电路的复杂度，并且达到更好的显示均匀度。由于双栅晶体管的稳定性更好，在长时间电应力作用下其阈值电压的变量化较单栅晶体管小，因此，在完成一次阈值电压提取后，可以隔很长一段时间再进行下一次的阈值电压提取，这样无疑使得像素电路的时序更简单，驱动速度加快。
[0074] 开关晶体管T2的栅极连接于阈值提取控制线VCOM，开关晶体管T2的漏极连接于驱动晶体管T1的漏极，开关晶体管T2的源极连接于上述内部节点C。开关晶体管T2响应阈值提取控制线VCOM的高电平信号被选通。
[0075] 开关晶体管T3的栅极连接于扫描控制线VSCAN，开关晶体管T3的漏极连接于数据显示线VDATA，开关晶体管T3的源极连接于上述内部节点A。开关晶体管T3响应扫描控制线VSCAN的高电平信号被选通，从而将数据显示线VDATA上的信号发送给内部节点A。
[0076] 开关晶体管T4的栅极连接于扫描控制线VSCAN，开关晶体管T4的漏极连接于一固定电平线VER，开关晶体管T4的源极连接于上述内部节点B。开关晶体管T4响应扫描控制线VSCAN的高电平信号被选通。
[0077] 开关晶体管T5，所述开关晶体管T5的栅极连接于发光控制线VEM，开关晶体管T5的漏极连接于高电平线VDD，开关晶体管T5的源极连接于驱动晶体管T1的漏极。开关晶体管T5响应发光控制线VEM的高电平信号被选通。
[0078] 电容C1连接于上述内部节点A和B之间，用于通过电容耦合的方式将内部节点A和B的电压信号相加并存储，并最终加载到驱动晶体管T1的底栅极与源极之间；电容C2连接于上述内部节点B和C之间，用于通过电容耦合的方式将内部节点B和C的电压信号相加并存储，并最终加载到驱动晶体管T1的顶栅极与源极之间。
[0079] 在一实施例中，开关晶体管T2～T5可以都为单栅晶体管。在一较优实施例，开关晶体管T2～T5中至少一个开关晶体管为双栅晶体管，当其中某一开关晶体管为双栅晶体管时，此开关晶体管的顶栅极与底栅极被连接在一起作为栅极使用。将双栅晶体管的顶栅极与底栅极被连接在一起，作为开关晶体管使用，这样的开关晶体管相比单栅单体管实现的开关晶体管，电特性列好，驱动速度更快，例如，请参照图3，为图2中的像素电路中的所有开关晶体管T2～T5都用双栅晶体管实现时的像素电路。
[0080] 针对本实施例的像素电路，与其相连的扫描控制线VSCAN、阈值提取控制线VCOM、发光控制线VEM、数据显示线VDATA和固定电平线VER上的信号被配置如下。像素电路依次进入初始化阶段、阈值电压提取阶段、数据写入阶段和发光阶段；在初始化阶段中，扫描控制线VSCAN、阈值提取控制线VCOM和发光控制线VEM都为高电平；在阈值电压提取阶段，扫描控制线VSCAN和阈值提取控制线VCOM为高电平，发光控制线VEM为低电平；在数据写入阶段，扫描控制线VSCAN为高电平，阈值提取控制线VCOM和发光控制线VEM都为低电平；在发光阶段，扫描控制线VSCAN和阈值提取控制线VCOM为低电平，发光控制线VEM为高电平。其中，固定电平线VER上为一恒定电压，其为零电平、负电平或者一小于所述发光器件OLED的阈值电压的某一电平，以使发光器件OLED在初始化阶段和阈值电压提取阶段中不被像素电流驱动发光；数据显示线VDATA在初始化阶段和阈值电压提取阶段均为一恒定的电压VREF，在数据写入阶段为一包含显示数据的电压VDATA。在一实施例中，可配置使VREF＝VER，在这种情况下，内部节点C和B的电压差要保证使驱动晶体管T1的阈值电压为负值。
[0081] 针对本实施例的像素电路，本申请还提供一种包括上述的基于双栅晶体管的像素电路的驱动方法(以下简称驱动方法)，其用于驱动包括若干上述像素电路的像素矩阵。在一实施例中，在包括上述像素电路的像素矩阵中，所有像素电路可以共用同一根固定电平线VER。
[0082] 请参照图4和图5，本实施例的驱动方法包括初始化步骤S01、阈值电压提取步骤S03、数据写入步骤S05和发光步骤S07，在任一帧中，所有像素电路逐行依序进行上述的四个步骤S01、S03、S05和S07，下面具体说明。
[0083] 初始化步骤S01：当轮到任意一行的像素电路时，此行像素电路的数据显示线VDATA被置为一电压VREF；此行像素电路的扫描控制线VSCAN被置为高电平以选通此行像素电路的开关晶体管T3和T4，此行像素电路的阈值提取控制线VCOM被置为高电平以选通此行像素电路的开关晶体管T2，此行像素电路的发光控制线VEM被置为高电平以选通此行像素电路的开关晶体管T5。开关晶体管T3被选通，将来自数据显示线VDATA的电压VREF发送给内部节点A；开关晶体管T4被选通，将来自固定电平线VER的恒定电压VER发送给内部节点B，其中恒定电压VER为零电平、负电平或者一小于所述发光器件OLED的阈值电压的某一电平，以保证发光器件OLED在初始化步骤和阈值电压提取步骤中不发光。这样，电容C1的两端电压，即驱动晶体管T1的底栅源之间的电压为VREF-VER。开关晶体管T2和T5被选通，以通过高电平线VDD将内部节点C的电位拉高。又由于内部节点B的电位较低，因而内部节点C和B之间的电压差较大，即驱动晶体管T1的顶栅源之间的电压比较高，而驱动晶体管T1的顶栅源之间的电压可以调节驱动晶体管T1本身的阈值电压，因此此时驱动晶体管T1的阈值电压比较低，甚至可以为负值；在一实施例中，配置电压VDD、VREF和VER的值，以保证此时由内部节点C和B的电压差决定出的驱动晶体管T1的阈值电压小于此时驱动晶体管T1的底栅源之间的电压VREF-VER，以使驱动晶体管T1是处于导通状态。在一实施例中，VREF＝VER，则需要配置电压VDD、VREF和VER的值，使内部节点C和B的电压差调节出的驱动晶体管T1的阈值电压为负，这样驱动晶体管T1的阈值电压才小于此时驱动晶体管T1的底栅源之间的电压VREF-VER，即0，驱动晶体管T1此时才会处于导通状态。
[0084] 阈值电压提取步骤S03：此行像素电路的数据显示线VDATA维持为上述电压VREF，扫描控制线VSCAN和阈值提取控制线VCOM维持高电平，发光控制线VEM被置为低电平以关断开关晶体管T5。由于扫描控制线VSCAN维持高电平，因此开关晶体管T3和T4保持导通，又由于数据显示线VDATA维持为上述电压VREF，固定电平线VER又是恒定电压VER，因而内部节点A和B的电压都保持不变。如步骤S01中所述，驱动晶体管T1在此时是导通的，因此内部节点C通过晶体管T1和T4放电并流入固定电平线VER，由于内部节点C也即驱动晶体管T1的顶栅是通过二极管解法的形式放电，最终会使由内部节点C和B之间的电压差决定的此时的驱动晶体管T1的阈值电压等于驱动晶体管T1的底栅源极之间的电压差，即此时驱动晶体管T1的阈值电压等于VREF-VER，这样就完成了阈值电压的提取，内部节点C和B的电压被存储于电容C2。只要内部节点C和B之间的电压，即电容C2存储的电压不发生变化，则其决定的驱动晶体管T1的阈值电压就不会发生变化。
[0085] 数据写入步骤S05：此行像素电路的扫描控制线VSCAN维持高电平，发光控制线VEM维持低电平，阈值提取控制线VCOM被置为低电平以关断开关晶体管T2，数据显示线VDATA被置为一包含显示数据的电压VDATA。由于扫描控制线VSCAN维持高电平，因此开关晶体管T3仍然是导通的，因此此时数据显示线VDATA的包含显示数据的电压VDATA通过导通的开关晶体管T3被发送给内部节点A，以完成数据的写入。又由于扫描控制线VSCAN维持高电平，因此开关晶体管T4仍然是导通的，又由于开关晶体管T2被关断，因此内部节点C和B的电位都不会发生变化，从而其决定的驱动晶体管T1的阈值电压也没有发生变化，仍为VREF-VER。另一方面，由于此时内部节点A的电位为电压VDATA，因此此时驱动晶体管T1的底栅源极的电压为VDATA-VER。完成数据写入后，之后在发光步骤S07中，扫描控制线VSCAN被置为低电平以关断开关晶体管T3和T4，因此，内部节点A和B点都分别不会再接收到来自数据显示线VDATA的电压VDATA和固定电平线VER上的电压VER，因此，驱动晶体管T1会根据电容C1的电压差为发光时的基准电压。
[0086] 发光步骤S07：此行像素电路的扫描控制线VSCAN被置为低电平以关断开关晶体管T3和T4；阈值提取控制线VCOM维持低电平以维持开关晶体管T2的关断状态；发光控制线VEM为被置为高电平以选通开关晶体管T5，从而为驱动晶体管T1提供漏极电压，以最终驱动发光器件OLED发光。具体地，由于发光步骤S01中，开关晶体管中只有T5是导通的，因此，内部节点A和C是浮空的，另外，驱动晶体管T1的阈值电压保持为VREF-VER不变。在发光步骤S07中，开关晶体管中只有T5是导通，为像素提供电源电压，由于发光步骤S07之前，已将驱动晶体管T1的阈值电压调整到已知值即VREF-VER，因此发光步骤S07中对发光器件OLED的驱动的发光电流将不再随驱动晶体管T1的特性的退化而改变，流过发光器件OLED的电流只与前后两次电容C1上的电压差有关，其补偿了驱动晶体管T1和发光器件OLED的电特性退化。具体地，流过发光器件OLED的像素电流可以用下列公式计算：
[0087]
[0088] 可见，流过发光器件OLED的电流不受驱动晶体管T1和发光器件OLED本身的阈值电压漂移或像素电路之间的不均匀的影响，因此，本实施例的像素电路及其驱动方法，可以补偿驱动晶体管T1和发光器件OLED的阈值电压漂移以及像素间不均匀而产生的变化。
[0089] 实施例二
[0090] 实施例一提供的驱动方法，是在每一帧中，所有像素电路逐行依序进行上述的初始化步骤S01、阈值电压提取步骤S03、数据写入步骤S05和发光步骤S07。考虑到每完成一次阈值电压的提取后，由于电容C2保存了决定其的驱动晶体管T1的顶栅极源电压，从而该阈值电压会被保存一段时间，在下一帧刷新的时候不需要再提取阈值电压，只需完成数据写入以及之后的发光即可。
[0091] 本实施例提出了一种包括实施例一中的像素电路的驱动方法，用于包括若干像素电路的像素矩阵。在一实施例中，在包括上述像素电路的像素矩阵中，所有像素电路可以共用同一根固定电平线VER、同一根发光控制线VEM以及同一根阈值提取控制线VCOM。
[0092] 请参照图6和图7，本实施例的驱动方法包括初始化步骤S11、阈值电压补偿步骤S13、准备发光步骤S15、数据写入发光步骤S17以及黑矩阵步骤S19，下面具体说明。
[0093] 初始化步骤S11：所有像素电路的数据显示线VDATA被置为一电压VREF；所有像素电路的扫描控制线VSCAN被置为高电平以选通各自的开关晶体管T3和T4，所有像素电路的阈值提取控制线VCOM被置为高电平以选通各自的开关晶体管T2，所有像素电路的发光控制线VEM被置为高电平以选通各自的开关晶体管T5。开关晶体管T3被选通，将来自数据显示线VDATA的电压VREF发送给内部节点A；开关晶体管T4被选通，将来自固定电平线VER的恒定电压VER发送给内部节点B，其中恒定电压VER为零电平、负电平或者一小于所述发光器件OLED的阈值电压的某一电平，以保证发光器件OLED在初始化步骤和阈值电压提取步骤中不发光。这样，电容C1的两端电压，即驱动晶体管T1的底栅源之间的电压为VREF-VER。开关晶体管T2和T5被选通，以通过高电平线VDD将内部节点C的电位拉高。又由于内部节点B的电位较低，因而内部节点C和B之间的电压差较大，即驱动晶体管T1的顶栅源之间的电压比较高，而驱动晶体管T1的顶栅源之间的电压可以调节驱动晶体管T1本身的阈值电压，因此此时驱动晶体管T1的阈值电压比较低，甚至可以为负值；在一实施例中，配置电压VDD、VREF和VER的值，以保证此时由内部节点C和B的电压差调节出的驱动晶体管T1的阈值电压小于此时驱动晶体管T1的底栅源之间的电压VREF-VER，以使驱动晶体管T1是处于导通状态。在一实施例中，VREF＝VER，则需要配置电压VDD、VREF和VER的值，使内部节点C和B的电压差调节出的驱动晶体管T1的阈值电压为负，这样驱动晶体管T1的阈值电压才飞禽走兽小于此时驱动晶体管T1的底栅源之间的电压VREF-VER，即0，驱动晶体管T1此时才会处于导通状态。
[0094] 阈值电压补偿步骤S13：所有像素电路的数据显示线VDATA维持为上述电压VREF，扫描控制线VSCAN和阈值提取控制线VCOM维持高电平，发光控制线VEM被置为低电平以关断开关晶体管T5。由于扫描控制线VSCAN维持高电平，因此开关晶体管T3和T4保持导通，又由于数据显示线VDATA维持为上述电压VREF，固定电平线VER又是恒定电压VER，因而内部节点A和B的电压都保持不变。如步骤S11中所述，驱动晶体管T1在此时是导通的，因此内部节点C通过晶体管T1和T4放电并流入固定电平线VER，由于内部节点C也即驱动晶体管T1的顶栅是通过二极管解法的形式放电，最终会使由内部节点C和B之间的电压差决定的此时的驱动晶体管T1的阈值电压等于驱动晶体管T1的底栅源极之间的电压差，即此时驱动晶体管T1的阈值电压等于VREF-VER，这样就完成了阈值电压的补偿，内部节点C和B的电压被存储于电容C2。只要内部节点C和B之间的电压，即电容C2存储的电压不发生变化，则其决定的驱动晶体管T1的阈值电压就不会发生变化。
[0095] 准备发光步骤S15：所有像素电路的阈值提取控制线VCOM被置为低电平，以关断开关晶体管T2，之后，所有像素电路的数据显示线VDATA被置为一比所述电压VREF更低的电平VR，以通过导通的开关晶体管T3发送给内部节点A，从而将驱动晶体管T1完全关断，之后，所有像素电路的扫描控制线VSCAN被置为低电平；或者，准备发光步骤S15：当上述电压VREF为零电平或负电平时，所有像素电路的扫描控制线VSCAN和阈值提取控制线VCOM都被置为低电平。准备发光步骤S15是为了使在数据写入发光步骤S17之前，以使所有像素电路中的发光器件OLED都是不发光的，从而保证较高的对比度。
[0096] 之后，进行若干帧的数据写入发光步骤S17，在每一帧中，从第一行像素电路开始到最后一行像素电路，逐行依序进行数据写入发光步骤S17。
[0097] 具体地，数据写入发光步骤S17：当轮到任意一行的像素电路时，此行像素电路的扫描控制线VSCAN被置为高电平，数据显示线VDATA被置为一包含显示数据的电压VDATA，其中电压VDATA通过导通的开关晶体管T3被发送给内部节点A，在此过程中，发光控制线VEM都维持低电平或被置为高电平。在一实施例中，当发光控制线VEM为低电平时，则开关晶体管T5关断，则在电压VDATA被写入内部节点A时，驱动晶体管T1上没有电流流入到内部节点B，其上存在的电阻不需要考虑压降，因为写入的电压VDATA是经过一种伽玛校正的数据电压。在另一实施例中，当发光控制线VEM为高电平时，则开关晶体管T5也是导通的，则在电压VDATA被写入内部节点A时，驱动晶体管T1上有电流流入到内部节点B，则内部节点B的电压会有少量的变化，但这种变化可以通过调整伽玛曲线来进行校正。之后，此行像素电路的扫描控制线VSCAN被置为低电平，以关断开关晶体管T3和T4；之后，发光控制线VEM为高电平以选通开关晶体管T5，从而为驱动晶体管T1提供漏极电压，以最终驱动发光器件OLED发光；其中，在数据写入发光步骤S17中，阈值提取控制线VCOM被一直维持为低电平。同实施例一中的驱动方法类似，此时驱动晶体管的阈值电压为VREF-VER，驱动晶体管T1的底栅源极之间的电压为VDATA-VER，因此，此时流过发光器件OLED的像素电流可以用下列公式计算：
[0098]
[0099] 可见，流过发光器件OLED的电流不受驱动晶体管T1和发光器件OLED本身的阈值电压漂移或像素电路之间的不均匀的影响，因此，本实施例的像素电路及其驱动方法，可以补偿驱动晶体管T1和发光器件OLED的阈值电压漂移以及像素间不均匀而产生的变化。
[0100] 进行完若干帧的数据写入发光步骤S17后，再进行黑矩阵步骤S19，其中从第一行像素电路开始到最后一行像素电路，逐行依序进行所述黑矩阵步骤。
[0101] 具体地，黑矩阵步骤S19：当轮到任意一行的像素电路时，此行像素电路的扫描控制线VSCAN被置为高电平以选通开关晶体管T3和T4；数据显示线VDATA被置为电压VR，其中电压VR通过导通的开关晶体管T3被发送给内部节点A，固定电平线VER的恒定电压VER通过导通的开关晶体管T4被发送给内部节点B，在此过程中，发光控制线VEM都维持低电平或被置为高电平；之后，此行像素电路的扫描控制线VSCAN被置为低电平以关断开关晶体管T3和T4；其中，电压VR和VER被配置为使驱动晶体管T1关断且发光器件OLED不发光，具体地，使VR-VER小于0，从而使驱动晶体管T1关断，且VER为0电平或者负电平以使发光器件OLED不发光。黑矩阵步骤S19是为了在进行下一步阈值提取之前，为了避免像素矩阵的画出显示错误。
[0102] 所有像素电路都进行完一遍黑矩阵步骤S19后，又从本实施例的驱动方法中的初始化步骤S11开始重新进行。
[0103] 实施例三：
[0104] 本实施提出一种基于双栅晶体管的像素电路，与实施例的像素电路不同之处在于，本实施例的像素电路增加了开关晶体管T6，其代替实施例中一的开关晶体管T3，用于传递电压VREF给内部节点A，使得开关晶体管T3只需要传递包含显示数据的电压VDATA，这样，就使初始化步骤和阈值提取步骤不必再占用行时间，从而在获得较好的补偿效果的同时提高了驱动速度。
[0105] 请参照图8，为本实施例的像素电路，对比图2所示的实施例一的像素电路，本实施例的像素电路增加了开关晶体管T6，其中开关晶体管T6的栅极连接于阈值提取控制线VCOM，开关晶体管T6的漏极连接于固定电平线VREF，开关晶体管T6的源极连接于内部节点A；本实施例的像素电路与实施例一中的像素电路不同之处还在于，开关晶体管T4的栅极连接于第二扫描控制线VRST而不是扫描控制线VSCAN，其他地方，本实施例像素电路的结构与实施例一相同，不再赘述。
[0106] 另外，与实施一的像素电路一样，本实施例的像素电路中的开关晶体管T2～T6可以都为单栅晶体管。在一较优实施例，开关晶体管T2～T6中至少一个开关晶体管为双栅晶体管，当其中某一开关晶体管为双栅晶体管时，此开关晶体管的顶栅极与底栅极被连接在一起作为栅极使用。将双栅晶体管的顶栅极与底栅极被连接在一起，作为开关晶体管使用，这样的开关晶体管相比单栅单体管实现的开关晶体管，电特性列好，驱动速度更快。
[0107] 针对本实施例的像素电路，与其相连的扫描控制线VSCAN、第二扫描控制线VRST、阈值提取控制线VCOM、发光控制线VEM、数据显示线VDATA、固定电平线VER和固定电平线VREF上的信号被配置如下。所述像素电路依次进入初始化阶段、阈值电压提取阶段、数据写入阶段和发光阶段。在初始化阶段中，扫描控制线VSCAN为低电平，第二扫描控制线VRST、阈值提取控制线VCOM和发光控制线VEM都为高电平；在阈值电压提取阶段，扫描控制线VSCAN和发光控制线VEM为低电平，第二扫描控制线VRST和阈值提取控制线VCOM为高电平；在数据写入阶段，扫描控制线VSCAN和第二扫描控制线VRST为高电平，阈值提取控制线VCOM和发光控制线VEM为低电平；在发光阶段，扫描控制线VSCAN、第二扫描控制线VRST和阈值提取控制线VCOM为低电平，发光控制线VEM为高电平。其中，固定电平线VER上为一恒定电压，其为零电平、负电平或者一小于所述发光器件OLED的阈值电压的某一电平，以使发光器件OLED在初始化阶段和阈值电压提取阶段中不被像素电流驱动发光；固定电平线VREF上为一恒定的电压VREF；数据显示线VDATA在数据写入阶段为一包含显示数据的电压VDATA。
[0108] 针对本实施例的像素电路，本申请同样提供一种包括本实施例的像素电路的驱动方法，其用于驱动包括若干本实施例的像素电路的像素矩阵。在一实施例中，在包括上述像素电路的像素矩阵中，所有像素电路可以共用同一根固定电平线VER和固定电平线VRE。
[0109] 请参照图9和图10，本实施例的驱动方法包括初始化步骤S31、阈值电压提取步骤S33、数据写入步骤S35和发光步骤S37，在任一帧中，所有像素电路逐行依序进行上述的四个步骤S31、S33、S35和S37，下面具体说明。
[0110] 初始化步骤S31：当轮到任意一行的像素电路时，此行像素电路的扫描控制线VSCAN被置为低电平以关断开关晶体管T3；此行像素电路的第二扫描控制线VRST被置为高电平以选通开关晶体管T4；此行像素电路的阈值提取控制线VCOM被置为高电平以选通开关晶体管T2和T6；此行像素电路的发光控制线VEM被置为高电平以选通开关晶体管T5。开关晶体管T4被选通，以将来自固定电平线VER的恒定电压VER发送给内部节点B，其中恒定电压VER为零电平、负电平或者一小于所述发光器件OLED的阈值电压的某一电平，以保证发光器件OLED在初始化步骤和阈值电压提取步骤中不发光；开关晶体管T6被选通，以将来自固定电平线VREF的电压VREF发送给内部节点A；这样，电容C1的两端电压，即驱动晶体管T1的底栅源之间的电压为VREF-VER。开关晶体管T2和T5被选通，以通过高电平线VDD将内部节点C的电位拉高。又由于内部节点B的电位较低，因而内部节点C和B之间的电压差较大，即驱动晶体管T1的顶栅源之间的电压比较高，而驱动晶体管T1的顶栅源之间的电压可以调节驱动晶体管T1本身的阈值电压，因此此时驱动晶体管T1的阈值电压比较低，甚至可以为负值；在一实施例中，配置电压VDD、VREF和VER的值，以保证此时由内部节点C和B的电压差调节出的驱动晶体管T1的阈值电压小于此时驱动晶体管T1的底栅源之间的电压VREF-VER，以使驱动晶体管T1是处于导通状态。在一实施例中，VREF＝VER，则需要配置电压VDD、VREF和VER的值，使内部节点C和B的电压差调节出的驱动晶体管T1的阈值电压为负，这样驱动晶体管T1的阈值电压才飞禽走兽小于此时驱动晶体管T1的底栅源之间的电压VREF-VER，即0，驱动晶体管T1此时才会处于导通状态。
[0111] 阈值电压提取步骤S33：此行像素电路的扫描控制线VSCAN维持低电平，第二扫描控制线VRST和阈值提取控制线VCOM维持高电平，发光控制线VEM被置为低电平以关断开关晶体管T5。开关晶体管T3关断，开关晶体管T6导通，因此内部节点A的电位不变；开关晶体管T4导通，因此内部节点B的电位不变；开关晶体管T5关断，开关晶体管T1和T4导通，内部节点C通过晶体管T1和T4放电并流入固定电平线VER，由于内部节点C也即驱动晶体管T1的顶栅是通过二极管解法的形式放电，最终会使由内部节点C和B之间的电压差决定的此时的驱动晶体管T1的阈值电压等于驱动晶体管T1的底栅源极之间的电压差，即此时驱动晶体管T1的阈值电压等于VREF-VER，这样就完成了阈值电压的提取，内部节点C和B的电压被存储于电容C2。只要内部节点C和B之间的电压，即电容C2存储的电压不发生变化，则其决定的驱动晶体管T1的阈值电压就不会发生变化。
[0112] 数据写入步骤S35：此行像素电路的扫描控制线VSCAN被置为高电平以选通开关晶体管T3，第二扫描控制线VRST维持高电平，阈值提取控制线VCOM被置为低电平以关断开关晶体管T2和T6，发光控制线VEM维持低电平，数据显示线VDATA被置为一包含显示数据的电压VDATA。由于开关晶体管T3导通，开关晶体管T6关断，因此内部节点A的电位被置为电压VDATA，完成数据的写入。又由于晶体管T4仍然是导通的，因此内部节点B的电位不变；开关晶体管T2被关断，因此内部节点C的电位也不变，从而驱动晶体管T1的顶栅源极电压差也没有发生变化，因而其决定的驱动晶体管T1的阈值电压也没有发生变化，仍为VREF-VER。完成数据写入之后，在之后的发光步骤S37中，扫描控制线VSCAN被置为低电平以关断开关晶体管T3，第二扫描控制线VRST被置为低电平以关断开关晶体管T4，因此内部节点A和B点都分别不会再接收到来自数据显示线VDATA的电压VDATA和固定电平线VER上的电压VER，因此，驱动晶体管T1会根据电容C1的电压差为发光时的基准电压。
[0113] 发光步骤S37：此行像素电路的扫描控制线VSCAN被置为低电平以关断开关晶体管T3，第二扫描控制线VRST被置为低电平以关断开关晶体管T4，阈值提取控制线VCOM维持低电平，发光控制线VEM为被置为高电平以选通开关晶体管T5，从而为驱动晶体管T1提供漏极电压，以最终驱动发光器件OLED发光。具体地，由于发光步骤S31中，开关晶体管中只有T5是导通的，因此，内部节点A和C是浮空的，另外，驱动晶体管T1的阈值电压保持为VREF-VER不变。在发光步骤S37中，开关晶体管中只有T5是导通，为像素提供电源电压，由于发光步骤S07之前，已将驱动晶体管T1的阈值电压调整到已知值即VREF-VER，因此发光步骤S37中对发光器件OLED的驱动的发光电流将不再随驱动晶体管T1的特性的退化而改变，流过发光器件OLED的电流只与前后两次电容C1上的电压差有关，其补偿了驱动晶体管T1和发光器件OLED的电特性退化。具体地，流过发光器件OLED的像素电流可以用下列公式计算：
[0114]
[0115] 可见，流过发光器件OLED的电流不受驱动晶体管T1和发光器件OLED本身的阈值电压漂移或像素电路之间的不均匀的影响，因此，本实施例的像素电路及其驱动方法，可以补偿驱动晶体管T1和发光器件OLED的阈值电压漂移以及像素间不均匀而产生的变化。
[0116] 相较实施例一，本实施例的像素电路及其驱动方法的优点是，阈值提取时间可以不再限制在一个行时间之内，因为如果阈值提取时间太短，电路的补偿精度会很差，适当的增大阈值提取时间可以提高补偿精度。随着显示器分辨率的升高，行时间逐渐缩短，因此实施例一中的像素电路的补偿效果有可能会越来越差，而本实施例的阈值提取时间不受行时间的限制，其可以很长，行时间只包括数据写入的时间，这样可以实现高驱动速度的时候实现高精度。
[0117] 实施例四
[0118] 实施例三中的驱动方法，与实施例一中的驱动方法类似，也是在每一帧中，所有像素电路逐行依序进行四个步骤S31、S33、S35和S37，因此，在一实施例中，还可以提出一种包括实施例三中的像素电路的驱动方法，其思路与实施例二的驱动方法类似，考虑到每完成一次阈值电压的提取后，由于电容C2保存了决定其的驱动晶体管T1的顶栅极源电压，从而该阈值电压会被保存一段时间，在下一帧刷新的时候不需要再提取阈值电压，只需完成数据写入以及之后的发光即可。
[0119] 请参照图11，本实施例的驱动方法，用于包括若干实施例三的像素电路的像素矩阵。驱动方法包括初始化步骤S41、阈值电压补偿步骤S43、准备发光步骤S45、数据写入发光步骤S47以及黑矩阵步骤S49。
[0120] 初始化步骤S41：所有像素电路的扫描控制线VSCAN被置为低电平以关断各自的开关晶体管T3；所有像素电路的第二扫描控制线VRST被置为高电平以选通各自的开关晶体管T4；所有像素电路的阈值提取控制线VCOM被置为高电平以选通各自的开关晶体管T2和T6；所有像素电路的发光控制线VEM被置为高电平以选通各自的开关晶体管T5；其中，开关晶体管T4被选通，以将来自固定电平线VER的恒定电压VER发送给内部节点B，其中恒定电压VER为零电平、负电平或者一小于所述发光器件OLED的阈值电压的某一电平，以保证发光器件OLED在初始化步骤S41和阈值电压提取步骤S43中不发光；开关晶体管T6被选通，以将来自固定电平线VREF的电压VREF发送给内部节点A；开关晶体管T2和T5被选通，以通过高电平线VDD将内部节点C的电位拉高，其中，配置电压VDD、VREF和VER的值，以保证此时由内部节点C和B的电压差决定出的驱动晶体管T1的阈值电压小于此时驱动晶体管T1的底栅源之间的电压VREF-VER，以使驱动晶体管T1是处于导通状态。
[0121] 阈值电压提取步骤S43：所有像素电路的扫描控制线VSCAN维持低电平，第二扫描控制线VRST和阈值提取控制线VCOM维持高电平，发光控制线VEM被置为低电平以关断各自的开关晶体管T5，最终会使由内部节点C和B之间的电压差决定的此时的驱动晶体管T1的阈值电压等于驱动晶体管T1的底栅源极之间的电压差VREF-VER，完成了阈值电压的补偿。
[0122] 准备发光步骤S45：所有像素电路的阈值提取控制线VCOM被置为低电平以关断开关晶体管T2和T6，之后，所有像素电路的扫描控制线VSCAN被置为高电平以选通开关晶体管T3，数据显示线VDATA被置为一比所述电压VREF更低的电平VR，以通过导通的开关晶体管T3发送给内部节点A，从而将驱动晶体管T1完全关断，之后，所有像素电路的扫描控制线VSCAN和第二扫描控制线VRST被置为低电平；或者，当所述电压VREF为零电平或负电平时，所有像素电路的第二扫描控制线VRST和阈值提取控制线VCOM都被置为低电平。
[0123] 之后，进行若干帧的数据写入发光步骤S47，在每一帧中，从第一行像素电路开始到最后一行像素电路，逐行依序进行数据写入发光步骤S47。
[0124] 数据写入发光步骤S47：当轮到任意一行的像素电路时，此行像素电路的扫描控制线VSCAN被置为高电平，数据显示线VDATA被置为一包含显示数据的电压VDATA，其中所述电压VDATA通过导通的开关晶体管T3被发送给内部节点A，在此过程中，发光控制线VEM都维持低电平或被置为高电平；之后，此行像素电路的扫描控制线VSCAN被置为低电平，以关断开关晶体管T3；之后，发光控制线VEM为高电平以选通开关晶体管T5，从而为驱动晶体管T1提供漏极电压，以最终驱动发光器件OLED发光；其中，在数据写入发光步骤S47中，第二扫描控制线VRST和阈值提取控制线VCOM被一直维持为低电平。
[0125] 进行完若干帧的数据写入发光步骤S47后，再进行黑矩阵步骤S49，其中从第一行像素电路开始到最后一行像素电路，逐行依序进行所述黑矩阵步骤S49。
[0126] 黑矩阵步骤S49：当轮到任意一行的像素电路时，此行像素电路的扫描控制线VSCAN和第二扫描控制线VRST被置为高电平以分别选通开关晶体管T3和T4，数据显示线VDATA被置为电压VR，其中所述电压VR通过导通的开关晶体管T3被发送给内部节点A，固定电平线VER的恒定电压VER通过导通的开关晶体管T4被发送给内部节点B，在此过程中，发光控制线VEM都维持低电平或被置为高电平；之后，此行像素电路的扫描控制线VSCAN和第二扫描控制线VRST被置为低电平，以关断开关晶体管T3和T4；其中，电压VR和VER被配置为使驱动晶体管T1关断且发光器件OLED不发光。
[0127] 所有像素电路都进行完一遍黑矩阵步骤S49后，又从所述驱动方法中的所述初始化步骤S41开始重新进行.
[0128] 以上内容是结合具体的实施方式对本申请所作的进一步详细说明，不能认定本申请的具体实施只局限于这些说明。对于本申请所属技术领域的普通技术人员来说，在不脱离本申请发明构思的前提下，还可以做出若干简单推演或替换。
