制备FinFET器件的方法

摘要

本发明涉及半导体制造技术领域，尤其涉及一种制备FinFET器件的方法，通过在鳍状结构上制备外延应力结构后，沉积氧化石墨烯层以填充相邻鳍状介质之间的孔隙，由于氧化石墨烯具有良好的填充能力，其能够有效的降低上述孔隙的深宽比，从而避免了由于填充能力不足造成在制备FinFET器件时，鳍状结构之间形成孔洞的缺陷，进而提高器件性能及良率。

权利要求

1.一种制备FinFET器件的方法，其特征在于，所述方法包括：提供一设置若干鳍状结构的半导体衬底，且每个所述鳍状结构上均设置有源/漏区及包括样本栅的堆叠结构；

于所述源/漏区外延生长应力结构后，以在相邻的鳍状结构间形成高深宽比的孔隙；

制备氧化石墨烯层填充所述孔隙后，去除所述样本栅堆叠结构中的样本栅；

所述氧化石墨烯层填充所述孔隙并覆盖所述应力结构的表面，所述方法还包括：沉积层间介质层覆盖所述氧化石墨烯层的表面后，去除所述样本栅。

2.如权利要求1所述的制备FinFET器件的方法，其特征在于，所述方法还包括：采用高深宽比填充工艺沉积氧化物制备所述层间介质层。

3.如权利要求1所述的制备FinFET器件的方法，其特征在于，所述方法还包括：去除所述样本栅，以在所述堆叠结构中形成栅极凹槽；

于所述栅极凹槽中制备金属栅极。

4.如权利要求1所述的制备FinFET器件的方法，其特征在于，所述方法还包括：外延生长所述应力结构后，回刻部分所述应力结构，以增大所述孔隙的开口口径；

继续制备所述氧化石墨烯层，以填充所述孔隙。

5.如权利要求1所述的制备FinFET器件的方法，其特征在于，所述应力结构的形状为U形或Σ形。

6.如权利要求1所述的制备FinFET器件的方法，其特征在于，所述应力结构的材质为Si、SiC或SiGe。

7.如权利要求1所述的制备FinFET器件的方法，其特征在于，制备所述氧化石墨烯层的步骤包括：制备一氧化石墨烯薄膜，并对所述氧化石墨烯薄膜进行退火工艺后，形成所述氧化石墨烯层。

8.如权利要求1所述的制备FinFET器件的方法，其特征在于，所述样本栅的材质为Si-ARC、SioC或a-Si。

9.如权利要求1所述的制备FinFET器件的方法，其特征在于，所述氧化石墨烯层的厚度大于所述应力结构的厚度。

10.一种制备FinFET器件的方法，其特征在于，所述方法包括：提供一设置有若干鳍状结构的半导体衬底，且该半导体衬底上还设置有第一类型器件区域和第二类型器件区域；

于所述第一类型器件区域中的所述鳍状结构上外延生长第一应力结构，于所述第二类型器件区域中的所述鳍状结构上外延生长第二应力结构；

制备一氧化石墨烯层填充位于相邻鳍状结构之间的区域；

每个所述鳍状结构上均设置有源/漏区及包括样本栅的堆叠结构；以及所述第一应力结构和所述第二应力结构均位于所述源/漏区上，且相邻的鳍状结构间形成有高深宽比的孔隙，所述氧化石墨烯层填充所述孔隙。

11.如权利要求10所述的制备FinFET器件的方法，其特征在于，所述氧化石墨烯层填充所述孔隙并覆盖所述第一应力结构和所述第二应力结构的表面，所述方法还包括：沉积层间介质层覆盖所述氧化石墨烯层的表面后，去除所述样本栅。

12.如权利要求11所述的制备FinFET器件的方法，其特征在于，所述方法还包括：采用高深宽比填充工艺沉积氧化物制备所述层间介质层。

13.如权利要求10所述的制备FinFET器件的方法，其特征在于，所述方法还包括：去除所述样本栅，以在所述堆叠结构中形成栅极凹槽；

于所述栅极凹槽中制备金属栅极。

14.如权利要求10所述的制备FinFET器件的方法，其特征在于，所述方法还包括：外延生长所述第二应力结构后，回刻部分所述第二应力结构，以增大位于所述第二类型器件区域中所述孔隙的开口口径；

继续制备所述氧化石墨烯层，以填充所述孔隙。

15.如权利要求10所述的制备FinFET器件的方法，其特征在于，所述第一应力结构和所述第二应力结构的形状均为U形或Σ形。

16.如权利要求10所述的制备FinFET器件的方法，其特征在于，所述第一类型器件区域为PMOS区域，所述第二类型器件区域为NMOS区域，所述第一应力结构的材质为SiGe，所述第二应力结构的材质为Si或SiC。

17.如权利要求10所述的制备FinFET器件的方法，其特征在于，制备所述氧化石墨烯层的步骤包括：制备一氧化石墨烯薄膜，并对所述氧化石墨烯薄膜进行退火工艺后，形成所述氧化石墨烯层。

18.如权利要求10所述的制备FinFET器件的方法，其特征在于，所述样本栅的材质为Si-ARC、SioC或a-Si。

19.如权利要求10所述的制备FinFET器件的方法，其特征在于，所述氧化石墨烯层的厚度大于所述第一应力结构的厚度和/或所述第二应力结构的厚度。

说明书

制备FinFET器件的方法

技术领域

[0001] 本发明涉及半导体制造技术领域，尤其涉及制备FinFET器件的方法。

背景技术

[0002] 随着半导体技术的不断发展，半导体器件的尺寸不断的缩小，相应的器件结构的间距(pitch)也再进一步的缩小，而较小的间距(pitch)会给填充工艺带来巨大的挑战。

[0003] 目前，FinFET已经被引入16nm及其下的技术节点中，而在制备FinFET器件的接触孔层间介质层(CT ILD)时，由于PMOS区域中外延生长有凸起鳍的U形或∑(sigma)形状的应力层，使得的接触孔层间介质层很难将鳍与鳍之间的间隙充满，导致在鳍状结构之间形成针孔洞，进而降低了制备的FinFET器件的性能及良率。

发明内容

[0004] 针对上述技术问题，本申请提供了一种制备FinFET器件的方法，所述方法包括：

[0005] 提供一设置若干鳍状结构的半导体衬底，且每个所述鳍状结构上均设置有源/漏区及包括样本栅的堆叠结构；

[0006] 于所述源/漏区外延生长应力结构后，以在相邻的鳍状结构间形成孔隙；

[0007] 制备氧化石墨烯层填充所述孔隙后，去除所述样本栅堆叠结构中的样本栅。

[0008] 上述的制备FinFET器件的方法，所述氧化石墨烯层填充所述孔隙并覆盖所述应力结构的表面，所述方法还包括：

[0009] 沉积层间介质层覆盖所述氧化石墨烯层的表面后，去除所述样本栅。

[0010] 上述的制备FinFET器件的方法，所述方法还包括：

[0011] 采用高深宽比填充工艺沉积氧化物制备所述层间介质层。

[0012] 上述的制备FinFET器件的方法，所述方法还包括：

[0013] 去除所述样本栅，以在所述堆叠结构中形成栅极凹槽；

[0014] 于所述栅极凹槽中制备金属栅极。

[0015] 上述的制备FinFET器件的方法，所述方法还包括：

[0016] 外延生长所述应力结构后，回刻部分所述应力结构，以增大所述孔隙的开口口径；

[0017] 继续制备所述氧化石墨烯层，以填充所述孔隙。

[0018] 上述的制备FinFET器件的方法，所述应力结构的形状为U形或Σ形。

[0019] 上述的制备FinFET器件的方法，所述应力结构的材质为Si、SiC或SiGe。

[0020] 上述的制备FinFET器件的方法，制备所述氧化石墨烯层的步骤包括：

[0021] 制备一氧化石墨烯薄膜，并对所述氧化石墨烯薄膜进行退火工艺后，形成所述氧化石墨烯层。

[0022] 上述的制备FinFET器件的方法，所述样本栅的材质为Si-ARC、SioC或a-Si。

[0023] 上述的制备FinFET器件的方法，所述氧化石墨烯层的厚度大于所述应力结构的厚度。

[0024] 本申请还提供了一种制备FinFET器件的方法，所述方法包括：

[0025] 提供一设置有若干鳍状结构的半导体衬底，且该半导体衬底上还设置有第一类型器件区域和第二类型器件区域；

[0026] 于所述第一类型器件区域中的所述鳍状结构上外延生长第一应力结构，于所述第二类型器件区域中的所述鳍状结构上外延生长第二应力结构；

[0027] 制备一氧化石墨烯层填充位于相邻鳍状结构之间的区域。

[0028] 上述的制备FinFET器件的方法，所述方法还包括：

[0029] 每个所述鳍状结构上均设置有源/漏区及包括样本栅的堆叠结构；以及[0030] 所述第一应力结构和所述第二应力结构均位于所述源/漏区上，且相邻的鳍状结构间形成有孔隙，所述氧化石墨烯层填充所述孔隙。

[0031] 上述的制备FinFET器件的方法，所述氧化石墨烯层填充所述孔隙并覆盖所述第一应力结构和所述第二应力结构的表面，所述方法还包括：

[0032] 沉积层间介质层覆盖所述氧化石墨烯层的表面后，去除所述样本栅。

[0033] 上述的制备FinFET器件的方法，所述方法还包括：

[0034] 采用高深宽比填充工艺沉积氧化物制备所述层间介质层。

[0035] 上述的制备FinFET器件的方法，所述方法还包括：

[0036] 去除所述样本栅，以在所述堆叠结构中形成栅极凹槽；

[0037] 于所述栅极凹槽中制备金属栅极。

[0038] 上述的制备FinFET器件的方法，所述方法还包括：

[0039] 外延生长所述第二应力结构后，回刻部分所述第二应力结构，以增大位于所述第二器件区域中所述孔隙的开口口径；

[0040] 继续制备所述氧化石墨烯层，以填充所述孔隙。

[0041] 上述的制备FinFET器件的方法，所述第一应力结构和所述第二应力结构的形状均为U形或Σ形。

[0042] 上述的制备FinFET器件的方法，所述第一器件区域为PMOS区域，所述第二器件区域为NMOS区域，所述第一应力结构的材质为SiGe，所述第二应力结构的材质为Si或SiC。

[0043] 上述的制备FinFET器件的方法，制备所述氧化石墨烯层的步骤包括：

[0044] 制备一氧化石墨烯薄膜，并对所述氧化石墨烯薄膜进行退火工艺后，形成所述氧化石墨烯层。

[0045] 上述的制备FinFET器件的方法，所述样本栅的材质为Si-ARC、SioC或a-Si。

[0046] 上述的制备FinFET器件的方法，所述氧化石墨烯层的厚度大于所述第一应力结构的厚度和/或所述第二应力结构的厚度。

[0047] 综上所述，由于采用了上述技术方案，本专利申请记载了一种制备FinFET器件的方法，通过在鳍状结构上制备外延应力结构后，沉积氧化石墨烯层以填充相邻鳍状介质之间的孔隙，由于氧化石墨烯具有良好的填充能力，其能够有效的降低上述孔隙的深宽比，从而避免了由于填充能力不足造成在制备FinFET器件时，鳍状结构之间形成孔洞的缺陷，进而提高器件性能及良率。

附图说明

[0048] 图1～8是本申请实施例中制备FinFET器件的方法的流程结构示意图。

具体实施方式

[0049] 本申请一种制备FinFET器件的方法，主要用于解决传统制备FinFET器件工艺时，在鳍状结构上制备应力层后，由于鳍状结构之间的间距非常小，而外延生长的应力层在加剧鳍状结构之间孔隙的深宽比的同时，还会缩小上述孔隙开口的口径，进而大大增加了孔隙的填充难度，而本申请则在上述制备应力层后，通过沉积氧化石墨烯来填充鳍状结构之间的孔隙，这是因为氧化石墨烯(Graphene oxide)具有优良的缝隙填充能力，且可作为绝缘的介质层(如栅氧化物层等)，即可直接沉积氧化石墨烯将上述的孔隙充满，以作为通孔的层间介质层，也可仅通过沉积一氧化石墨烯薄膜来降低上述孔隙的深宽比至设定的区间后，再沉积传统的通孔层间介质层，以充满上述的孔隙，无论采用上述两种方式的哪一种，均能实现鳍状结构间无孔洞绝缘，进而提高FinFET器件的性能及良率。

[0050] 下面结合附图对本发明的具体实施方式作进一步的说明:

[0051] 实施例一

[0052] 图1～8是本申请实施例中制备FinFET器件的方法的流程结构示意图；如图1～8所示，本实施例可基于传统制备FinFET器件工艺的基础上，具体的：

[0053] 如图1所示，提供一半导体衬底(如设置有器件结构的衬底或硅片等)11，该半导体衬底11上设置有若干鳍状结构12，该若干鳍状结构12可为通过刻蚀硅片形成有序排列的若干凸起结构，如图1中所示，若干尺寸相同的鳍状结构12平行排列于半导体衬底11上，而由于器件工艺的发展，鳍状结构12之间的间距(pitch)121越来越小，相应的相邻鳍状结构12与部分半导体衬底11共同构成的凹槽结构122的深宽比也越来越小。

[0054] 图2是图1中所示结构沿B-B方向于鳍状结构12沿其长度延伸方向的中线位置处剖面图，图3是图1中所示结构沿A-A方向于鳍状结构12沿其宽度方向的样本栅堆叠结构13中线位置处的剖面图；如图2～3所示，于上述的鳍状结构12上制备样本栅堆叠结构13及位于该样本栅堆叠结构13两侧的源/漏区14；较优的，在制备样本栅堆叠结构13时，可采用旋涂(spin-on)Si-ARC、SioC或a-Si(amphorous)等材质来制备样本栅堆叠结构13中的样本栅(图中未标示)。

[0055] 图4是图1中所示结构沿A-A方向于鳍状结构12上源漏区14沿其宽度方向的剖面图；如图4所示，在基于图1所示结构的基础上，在鳍状结构12的源/漏区14上外延生长应力结构15，由于该应力结构15一般为U形或Σ(sigma)形的结构，其会凸起于鳍状结构12的表面，即相邻鳍状结构12构成的凹槽结构122的开口壁上形成凸起结构，进而形成如图5所示的孔隙16，该孔隙16的深宽比相对于凹槽结构122的深宽比更大，同时上述的应力结构15还减小了开口口径，进而进一步增大了该孔隙16的填充难度。

[0056] 优选的，上述的应力结构15的制备工艺可采用常规手段进行，如可通过刻蚀去除部分源/漏区14，形成应力凹槽(图中未标示)，并通过外延生长的方式外延生长充满并凸起于该应力凹槽的应力结构15等技术手段实现，由于其可为本领域的惯用手段，故在此便不予累述。

[0057] 优选的，在进行上述应力结构15的制备时，可根据制备的FinFET器件的类型选择制备该应力结构15的材质，即若制备的FinFET器件为PMOS器件时，该应力结构15的材质可选择SiGe等，而若制备的FinFET器件为NMOS器件时，该应力结构15的材质可选择SiC或Si等。

[0058] 进一步的，基于图5所示的结构，若孔隙16的开口口径较小或甚至密封时，使得当前的填充技术无法充满孔隙16的内部，可先对该应力结构15进行回刻(etch back)工艺，去除部分的应力结构15，在降低孔隙16的深宽比的同时，还能扩大孔隙16的开口口径，以降低内凹形的开口给后续填充工艺造成的影响，即形成如图6所示的结构。

[0059] 优选的，若上述孔隙16的开口口径较大，在不影响后续的填充工艺的前提下，可直接于该孔隙16中进行填充工艺，而本实施例则是以上述口径较小甚至密封的情况进行说明，若孔隙16开口口径较大时，则可参照本实施例中记载的技术方案，进行适应性改动即可实现孔隙16的无孔洞填充，再次便不予累述。

[0060] 如图7所示的结构，在基于图6所示结构的基础上，沉积氧化石墨烯(graphene oxide)薄膜以覆盖上述经过刻蚀工艺后剩余的应力结构15的表面，同时还覆盖孔隙16的底部及其侧壁的表面，由于氧化石墨烯具有优良的缝隙填充能力，其能够对开口口径较小的具有高深宽比(High Aspect Ratio Process，简称HARP)的孔隙进行填充，即在孔隙16的底部及侧部形成较厚的填充薄膜，进而大大降低了孔隙16的深宽比；同时，由于氧化石墨烯具有绝缘等特性，其可以用于作为栅氧化层等绝缘薄膜的制备。所以，采用沉积氧化石墨烯的方式进行孔隙16的填充，在增大填充工艺的工艺窗口的同时，解决了由于关键尺寸缩小而使得鳍状结构12之间由于现有填充工艺瓶颈造成的填充物中存在孔洞的缺陷；当然，也可采用沉积氧化石墨烯的方式解决其他器件类型器件制备工艺中，由于填充工艺限制而造成的孔洞缺陷，而本领域技术人员在看到本实施的基础上，可不用付出创造性的劳动即可解决类似的缺陷，故在本实施例中就不一一呈现。

[0061] 进一步的，再沉积上述的氧化石墨烯薄膜时，可使得该氧化石墨烯薄膜充满孔隙16，并继续退火工艺，以用于作为后续通孔的介质层，而本实施例中则是通过沉积氧化石墨烯薄膜来降低孔隙16的深宽比，当该孔隙16的深宽比降低到目前填充工艺所能进行无孔洞填充时，则停止沉积工艺，并继续对制备的氧化石墨烯薄膜进行热退火工艺(thermal anneal)，进而形成图7中所示的氧化石墨烯层17。

[0062] 如图8所示，基于上述图7所示结构的基础上，继续层间介质层的的制备工艺；如可通过传统的高深宽比填充工艺，制备接触孔(Contact Hole，简称CT)的层间介质层(Inter Layer Dielectrics)18，以充满上述的孔隙16，同时覆盖上述的氧化石墨烯层17的上表面；优选的，该层间介质层18的材质可为氧化物(HARP oxide)，也可为上述的氧化石墨烯。

[0063] 优选的，上述的氧化石墨烯层17的厚度大于应力结构15的厚度，较优的，大于刻蚀后剩余的材质为SiGe的应力结构(SiGe)15的厚度。

[0064] 进一步的，在基于图8所示结构的基础上，对层间介质层18进行平坦化工艺，以将样本栅堆叠结构13暴露，并继续去除上述的样本栅后，以于该样本栅堆叠结构中形成栅极凹槽(图中未标示)，并在该栅极凹槽中制备金属栅极(metal gate)后，并继续后续制备FinFET器件的工艺。

[0065] 本实施例中制备FinFET器件的方法，通过利用沉积氧化石墨烯的高填充、绝缘等性能，解决了目前填充工艺针对高深宽比的孔洞无法无孔洞填充的技术瓶颈，甚至还能完美的充满内凹形的孔洞(即开口口径小于孔洞的宽度)，进而扩展了填充工艺的工艺窗口，同时还提高产品的性能及良率。

[0066] 实施例二

[0067] 基于上述实施例一及附图1～8所示结构的基础上，本实施例针对当前制备FinFET器件中的CMOS结构进行举例说明，由于主要的技术内容与上述实施例的近似，在此仅进行概略的记载，本领域技术人员可参考上述实施例的基础，完成本实施例的实施；具体的：

[0068] 首先，提供设置有若干鳍状结构12的半导体衬底11(可参考图1所示的结构及其相关描述)，且该半导体衬底上还设置有第一器件类型区域和第二类型器件区域(图中未标示)；在本实施例中为了便于说明，将上述的第一器件区域设置为PMOS器件区，将第二器件区域设置为NMOS器件区。

[0069] 优选的，上述PMOS器件区和NMOS器件区中也设置有诸如图1中所示的样本栅堆叠结构13及位于该样本栅堆叠结构两侧的源/漏区14，且该样本栅堆叠结构13中也设置有材质为Si-ARC、SioC或a-Si(amphorous，非晶硅)等的样本栅。

[0070] 其次，在PMOS器件区中的源/漏区14上制备材质为SiGe的第一应力结构(如U形或Σ形的应力层)后(SiGe-Epi for PMOS)，在位于NMOS器件区中的源/漏区14上制备材质为Si或SiC等的第二应力结构(也可为U形或Σ形的应力层)(Si/SiC-Epi for NMOS)，即可参考图4～5所示的结构，由于上述的应力结构均设置在鳍状结构12上，使得相邻鳍状结构12之间凹槽结构122深度加深进而形成具有更高深宽比的孔隙16。

[0071] 之后，参见实施例一可知，当孔隙16的开口未闭合时，尤其是孔隙16的开口口径小于现有填充工艺的要求时，可通过直接沉积氧化石墨烯来填充该孔隙16(此时，对位于NMOS器件区和PMOS器件区的孔隙16同时进行氧化石墨烯的填充工艺)，以降低其深宽比；当然也可以直接充满孔隙16并对沉积的氧化石墨烯薄膜进行退火工艺后，形成氧化石墨烯层，可以作为后续的接触孔层间介质层。

[0072] 但是，由于器件结构的间距(pitch)较小，上述外延生长的应力结构会使得形成的孔隙16的开口口径较小，甚至直接将孔隙16密封，尤其Si/SiC材质的应力结构(即第二应力结构)，其会凸起于鳍状结构12较多的尺寸，使得在NMOS器件区中形成的孔隙16的口径较小，为了得到更好的填充效果，可对上述的第二应力结构进行回刻工艺(Si/SiC etch back)，以部分去除该第二应力结构(可参考图6所示结构及相关描述)，进而增大孔隙16的深宽比，降低其填充难度。

[0073] 然后，可沉积氧化石墨烯充满所有孔隙16，并在退火后形成氧化石墨烯层，以作为后续的接触孔层间介质层；也可如图7所示，仅沉积一定厚度的氧化石墨烯层17(此时，氧化石墨烯层17覆盖上述的第一应力结构和第二应力结构，且该氧化石墨烯层17的厚度可大于第一应力结构的厚度；作为另一个优选的实施例，该氧化石墨烯层17的厚度可大于第一应力结构的厚度)，降低所有孔隙16的深宽比，并继续在所有孔隙16中采用高深宽比填充工艺制备的介质层18充满该孔隙16(可参考图8所示结构及相关描述)。

[0074] 优选的，上述的介质层18的材质可为氧化物或氧化石墨烯等。

[0075] 最后，对上述的介质层18进行平坦化工艺，以将样本栅堆叠结构13暴露，并继续去除上述的样本栅(dummy gate removal)后，以于该样本栅堆叠结构中形成栅极凹槽，并在该栅极凹槽中制备金属栅极(metal gate)后，并继续后续制备FinFET器件的工艺。

[0076] 综上，由于采用了上述技术方案，本申请记载了一种制备FinFET器件的方法，通过在鳍状结构上制备外延应力结构后，沉积氧化石墨烯层以填充相邻鳍状介质之间的孔隙，由于氧化石墨烯具有良好的填充能力，其能够有效的降低上述孔隙的深宽比，从而避免了由于填充能力不足造成在制备FinFET器件时，鳍状结构之间形成孔洞的缺陷，进而提高器件性能及良率。

[0077] 通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。

[0078] 对于本领域的技术人员而言，阅读上述说明后，各中变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。