电阻式随机存取存储器结构及其随机存取存储器操作方法

摘要

本发明公开一种电阻式随机存取存储器结构及其随机存取存储器操作方法，该电阻式随机存取存储器结构包括第一晶体管、第二晶体管与电阻式随机存取存储单元串。通过第一晶体管的第一端子与第二晶体管电连接，而使得第一晶体管与第二晶体管串联。电阻式随机存取存储单元串包括彼此电连接的多个存储单元，且电连接至第一晶体管的第二端子。

权利要求

1.一种电阻式随机存取存储器结构，包括：

第一晶体管与第二晶体管，通过该第一晶体管的一第一端子与该第二晶体管电连接，而使得该第一晶体管与该第二晶体管串联，且该第一晶体管与该第二晶体管共同设置于一基底表面；以及电阻式随机存取存储单元串，包括彼此电连接的多个存储单元，且各该存储单元包括：第一电极；

第二电极，设置于该第一电极上；以及

可变电阻结构，设置于该第一电极与该第二电极之间，其中该电阻式随机存取存储单元串还包括内连线结构，将同一串的该些存储单元的该些第一电极进行连接，且电连接至该第一晶体管的一第二端子。

2.如权利要求1所述的电阻式随机存取存储器结构，其中该第一晶体管与该第二晶体管通过共用该第一端子而进行串联。

3.如权利要求2所述的电阻式随机存取存储器结构，其中该第一晶体管包括：

第一栅极，设置于一基底上；以及

第一掺杂区与第二掺杂区，分别设置于该第一栅极的一侧与另一侧的该基底中，且分别作为该第一端子与该第二端子，该第二晶体管包括：

第二栅极，设置于该基底上；以及

第三掺杂区与该第一掺杂区，分别设置于该第二栅极的一侧与另一侧的该基底中，其中该第三掺杂区作为一第三端子。

4.如权利要求3所述的电阻式随机存取存储器结构，其中该基底包括突出部，其中该突出部位于该第一栅极与该第二栅极之间，且该第一端子位于该突出部中。

5.如权利要求1所述的电阻式随机存取存储器结构，其中该第一晶体管与该第二晶体管通过电连接该第一晶体管的该第一端子与该第二晶体管的一第四端子而进行串联。

6.如权利要求5所述的电阻式随机存取存储器结构，其中该第一晶体管包括：

第一栅极，设置于一基底上；以及

第一掺杂区与第二掺杂区，分别设置于该第一栅极的一侧与另一侧的该基底中，且分别作为该第一端子与该第二端子，该第二晶体管包括：

第二栅极，设置于该基底上；以及

第三掺杂区与第四掺杂区，分别设置于该第二栅极的一侧与另一侧的该基底中，且分别作为一第三端子与该第四端子。

7.如权利要求6所述的电阻式随机存取存储器结构，其中该第一掺杂区与该第四掺杂区通过内连线结构进行电连接。

8.如权利要求1所述的电阻式随机存取存储器结构，其中该第一晶体管与该第二晶体管分别包括金属氧化物半场效晶体管、双载流子接面晶体管(bipolar junction transistor)、接面场效晶体管(junction field effect transistor)、金属半导体场效晶体管(metal-semiconductor field effect transistor)或调变掺杂场效晶体管(modulation doped field effect transistor)。

说明书

电阻式随机存取存储器结构及其随机存取存储器操作方法

技术领域

[0001] 本发明涉及一种存储器及其操作方法，且特别是涉及一种电阻式随机存取存储器结构及电阻式随机存取存储器的操作方法。

背景技术

[0002] 由于非挥发性存储器具有数据在断电后也不会消失的优点，因此许多电器产品中必须具备此类存储器，以维持电器产品开机时的正常操作。目前，业界积极发展的一种非挥发性存储器元件是电阻式随机存取存储器(resistive random access memory，RRAM)，其具有写入操作电压低、写入抹除时间短、存储时间长、非破坏性读取、多状态存储、结构简单以及所需面积小等优点，因此在未来将可成为个人电脑和电子设备所广泛采用的非挥发性存储器元件之一。

[0003] 目前业界提出一种高密度的三维电阻式随机存取存储器(resistive random access memory，RRAM)，然而如何进一步地降低三维电阻式随机存取存储器在操作上的复杂度、耗电量与漏电量为目前业界积极追求的目标。

发明内容

[0004] 本发明的目的在于提供一种电阻式随机存取存储器结构，其可具有较佳电性效能。

[0005] 本发明的再一目的在于提供一种电阻式随机存取存储器的操作方法，其可具有较佳操作效能。

[0006] 为达上述目的，本发明提出一种电阻式随机存取存储器结构，包括第一晶体管、第二晶体管与电阻式随机存取存储单元串。通过第一晶体管的第一端子与第二晶体管电连接，而使得第一晶体管与第二晶体管串联。电阻式随机存取存储单元串包括彼此电连接的多个存储单元，且电连接至第一晶体管的第二端子。

[0007] 依照本发明的一实施例所述，在上述的电阻式随机存取存储器结构中，第一晶体管与第二晶体管例如是通过共用第一端子而进行串联。

[0008] 依照本发明的一实施例所述，在上述的电阻式随机存取存储器结构中，第一晶体管包括第一栅极、第一掺杂区与第二掺杂区。第一栅极设置于基底上。第一掺杂区与第二掺杂区分别设置于第一栅极的一侧与另一侧的基底中，且分别作为第一端子与第二端子。第二晶体管包括第二栅极、第三掺杂区与第一掺杂区。第二栅极设置于基底上。第三掺杂区与第一掺杂区分别设置于第二栅极的一侧与另一侧的基底中，其中第三掺杂区作为第三端子。

[0009] 依照本发明的一实施例所述，在上述的电阻式随机存取存储器结构中，基底包括突出部。突出部位于第一栅极与第二栅极之间，且第一端子位于突出部中。

[0010] 依照本发明的一实施例所述，在上述的电阻式随机存取存储器结构中，第一晶体管与第二晶体管例如是通过电连接第一晶体管的第一端子与第二晶体管的第四端子而进行串联。

[0011] 依照本发明的一实施例所述，在上述的电阻式随机存取存储器结构中，第一晶体管包括第一栅极、第一掺杂区与第二掺杂区。第一栅极设置于基底上。第一掺杂区与第二掺杂区分别设置于第一栅极的一侧与另一侧的基底中，且分别作为第一端子与第二端子。第二晶体管包括第二栅极、第三掺杂区与第四掺杂区。第二栅极设置于基底上。第三掺杂区与第四掺杂区分别设置于第二栅极的一侧与另一侧的基底中，且分别作为第三端子与第四端子。

[0012] 依照本发明的一实施例所述，在上述的电阻式随机存取存储器结构中，第一掺杂区与第四掺杂区例如是通过内连线结构进行电连接。

[0013] 依照本发明的一实施例所述，在上述的电阻式随机存取存储器结构中，各个存储单元包括第一电极、第二电极与可变电阻结构。第二电极设置于第一电极上。可变电阻结构设置于第一电极与第二电极之间。

[0014] 依照本发明的一实施例所述，在上述的电阻式随机存取存储器结构中，电阻式随机存取存储单元串还包括内连线结构，将同一串的多个存储单元的第一电极进行连接。

[0015] 依照本发明的一实施例所述，在上述的电阻式随机存取存储器结构中，第一晶体管与第二晶体管例如是分别为金属氧化物半场效晶体管、双载流子接面晶体管(bipolar junction transistor)、接面场效晶体管(junction field effect transistor)、金属半导体场效晶体管(metal-semiconductor field effect transistor)或调变掺杂场效晶体管(modulation doped field effect transistor)。

[0016] 本发明提出一种电阻式随机存取存储器的操作方法，其中电阻式随机存取存储器包括至少一个电阻式随机存取存储器结构。电阻式随机存取存储器结构包括第一晶体管、第二晶体管、电阻式随机存取存储单元串、第一字符线、第二字符线、多条位线与源极线。通过第一晶体管的第一端子与第二晶体管电连接，而使得第一晶体管与第二晶体管串联。电阻式随机存取存储单元串包括彼此电连接的多个存储单元，且电连接至第一晶体管的第二端子。第一字符线电连接至第一晶体管的第一栅极。第二字符线电连接至第二晶体管的第二栅极。位线分别电连接至所对应的存储单元。源极线电连接至第二晶体管的第三端子，其中第三端子位于第二栅极的远离第一栅极的一侧。上述电阻式随机存取存储器的操作方法包括在对选定的存储单元进行编程操作、抹除操作与读取操作的其中一者时，将源极线接地。

[0017] 依照本发明的一实施例所述，在上述的电阻式随机存取存储器的操作方法中，在对选定的存储单元进行编程操作时还包括进行下列步骤。对第一字符线施加第一开启电压。对第二字符线施加第二开启电压。对位线施加编程电压。

[0018] 依照本发明的一实施例所述，在上述的电阻式随机存取存储器的操作方法中，在对选定的存储单元进行抹除操作时还包括进行下列步骤。对第一字符线施加第三开启电压。对第二字符线施加第四开启电压。对位线施加抹除电压。

[0019] 依照本发明的一实施例所述，在上述的电阻式随机存取存储器的操作方法中，在对选定的存储单元进行读取操作时还包括进行下列步骤。对第一字符线施加第五开启电压。对第二字符线施加第六开启电压。对位线施加读取电压。

[0020] 依照本发明的一实施例所述，在上述的电阻式随机存取存储器的操作方法中，编程操作的操作电压的绝对值例如是大于抹除操作的抹除电压的绝对值，且抹除电压的绝对值例如是大于读取操作的读取电压的绝对值。

[0021] 依照本发明的一实施例所述，在上述的电阻式随机存取存储器的操作方法中，当电阻式随机存取存储器结构的数量为多个，且在对选定的存储单元进行操作时，不对未连接于选定的存储单元的其他第一字符线、其他第二字符线与其他位线施加电压。

[0022] 依照本发明的一实施例所述，在上述的电阻式随机存取存储器的操作方法中，当电阻式随机存取存储器结构的数量为多个，且在对选定的存储单元进行操作时，将未连接至选定的存储单元的其他源极线接地。

[0023] 基于上述，在本发明所提出的电阻式随机存取存储器结构及电阻式随机存取存储器的操作方法中，通过彼此串联的两个晶体管来控制电阻式随机存取存储单元串，可有效地降低操作上的复杂度、耗电量与漏电量，进而有效地提高电阻式随机存取存储器的电性效能与操作效能。

[0024] 为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。

附图说明

[0025] 图1为本发明的一实施例的电阻式随机存取存储器的立体图；

[0026] 图2为图1中的晶体管结构的放大图；

[0027] 图3为沿图2中的I-I’剖面线的晶体管结构的剖视图；

[0028] 图4与图5分别为本发明的其他实施例的晶体管结构的剖视图；

[0029] 图6为图1中的电阻式随机存取存储器的电路简图。

[0030] 符号说明

[0031] 10：电阻式随机存取存储器

[0032] 20：电阻式随机存取存储器结构

[0033] 100：第一晶体管

[0034] 102：第二晶体管

[0035] 104：第一栅极

[0036] 106：第一掺杂区

[0037] 108：第二掺杂区

[0038] 110、120：栅介电层

[0039] 112、122：间隙壁

[0040] 114、124：掺杂延伸区

[0041] 116：第二栅极

[0042] 118：第三掺杂区

[0043] 126：第四掺杂区

[0044] 128、WLx1～WLx3：第一字符线

[0045] 130、WLy1～WLy3：第二字符线

[0046] 132、BL1～BL4：位线

[0047] 134、SL1～SL3：源极线

[0048] 136、138、140、204、500：内连线结构

[0049] 200：电阻式随机存取存储单元串

[0050] 202、R1～R36：存储单元

[0051] 206：第一电极

[0052] 208：第二电极

[0053] 210：可变电阻结构

[0054] 300：隔离结构

[0055] 400：基底

[0056] 402：突出部

[0057] X、Y：方向

具体实施方式

[0058] 图1绘示本发明的一实施例的电阻式随机存取存储器的立体图。图1中的镂空之处实际上应由介电层所填充，为了清楚地对图1进行说明，省略此介电层的绘示。此外，关于图1中存储单元的编号，为了清楚地对图1进行说明，仅标示出选定的存储单元R33。图2为图1中的晶体管结构的放大图。在图2中绘示出部分内连线结构，以说明晶体管与内连线结构的连接关系。图3绘示沿图2中的I-I’剖面线的晶体管结构的剖视图。

[0059] 请同时参照图1至图3，电阻式随机存取存储器10包括至少一个电阻式随机存取存储器结构20。在此实施例中，是以9个电阻式随机存取存储器结构20为例进行说明，然而所属技术领域具有通常知识者可依照产品设计需求来对电阻式随机存取存储器结构20的数量进行调整。

[0060] 各个电阻式随机存取存储器结构20包括第一晶体管100、第二晶体管102与电阻式随机存取存储单元串200。通过第一晶体管100的第一端子(如，图2的第一掺杂区106)与第二晶体管102电连接，而使得第一晶体管100与第二晶体管102串联。电阻式随机存取存储单元串200包括彼此电连接的多个存储单元202，且电连接至第一晶体管100的第二端子(如，图2的第二掺杂区108)。此外，相邻两个电阻式随机存取存储器结构20的主动区例如是通过隔离结构300进行隔离。隔离结构300例如是浅沟槽隔离结构(STI)。

[0061] 第一晶体管100与第二晶体管102例如是分别为金属氧化物半场效晶体管(MOSFET)、双载流子接面晶体管(bipolar junction transistor)、接面场效晶体管(junction field effect transistor)、金属半导体场效晶体管(metal-semiconductor field effect transistor)或调变掺杂场效晶体管(modulation doped field effect transistor)。电阻式随机存取存储单元串200例如是垂直连接型的电阻式随机存取存储单元串或水平连接型的电阻式随机存取存储单元串。然而，本发明对于电阻式随机存取存储单元串200的态样并没有特别的限制。在此实施例中，第一晶体管100与第二晶体管102是以金属氧化物半场效晶体管为例进行说明，而电阻式随机存取存储单元串200例如是以垂直连接型的电阻式随机存取存储单元串为例进行说明，然而本发明并不以此为限。

[0062] 在此实施例中，第一晶体管100与第二晶体管102例如是通过共用第一掺杂区106(第一端子)而进行串联。

[0063] 第一晶体管100包括第一栅极104、第一掺杂区106与第二掺杂区108。第一栅极104设置于基底400上。第一掺杂区106与第二掺杂区108分别设置于第一栅极104的一侧与另一侧的基底400中，且分别作为第一端子与第二端子。此外，第一晶体管100还可选择性地包括栅介电层110、间隙壁112与掺杂延伸区114中的至少一者。栅介电层110设置于第一栅极104与基底400之间。间隙壁112设置于第一栅极104的一侧的侧壁上。掺杂延伸区114设置于间隙壁112下方的基底400中，且可作为轻掺杂漏极(LDD)使用。第一晶体管100中各构件的材料与制造方法为本领域技术人员所周知，故于此不再赘述。

[0064] 第二晶体管102包括第二栅极116、第三掺杂区118与第一掺杂区106。第二栅极116设置于基底400上。第三掺杂区118与第一掺杂区106分别设置于第二栅极116的一侧与另一侧的基底400中，其中第三掺杂区118作为第三端子。此外，第二晶体管102还可选择性地包括栅介电层120、间隙壁122与掺杂延伸区124中的至少一者。栅介电层120设置于第二栅极116与基底400之间。间隙壁122设置于第二栅极116的一侧的侧壁上。掺杂延伸区124设置于间隙壁122下方的基底400中，且可作为轻掺杂漏极(LDD)使用。第二晶体管102中各构件的材料与制造方法为本领域技术人员所周知，故于此不再赘述。

[0065] 此外，基底400包括突出部402，且突出部402位于第一栅极104与第二栅极116之间，且第一掺杂区106(第一端子)位于突出部402中。当采用如图2及图3所绘示的第一晶体管100与第二晶体管102时，第一晶体管100与第二晶体管102所占的晶片面积只需要稍大于一个平面式金属氧化物半场效晶体管的面积即可完成，因此可有效地提升晶片面积的利用率。

[0066] 此外，电阻式随机存取存储器结构20所采用的晶体管结构的型态并不以上述实施例中的第一晶体管100与第二晶体管102为限，只要两个晶体管互相串连且可用以控制电阻式随机存取存储单元串200的操作即可。

[0067] 图4与图5分别绘示本发明的其他实施例的晶体管结构的剖视图。以下，通过图4与图5来说明本发明的其他实施例的晶体管结构。

[0068] 请参照图4，图4的晶体管结构与图3的晶体管结构的差异如下。在图4中，基底400a不具有图3的突出部402，第一晶体管100a中的间隙壁112与掺杂延伸区114设置于第一栅极104的两侧，且第二晶体管102a中的间隙壁122与掺杂延伸区124设置于第二栅极116的两侧。在图4的实施例中，第一晶体管100a与第二晶体管102a例如是通过共用第一掺杂区106(第一端子)而进行串联。

[0069] 请参照图5，图5的晶体管结构与图4的晶体管结构的差异如下。在图5的实施例中，第一晶体管100b与第二晶体管102b例如是通过电连接第一晶体管100b的第一掺杂区106(第一端子)与第二晶体管102b的与第四掺杂区126(第四端子)而进行串联。在图5中，第一晶体管100b与第二晶体管102b并未共用第一掺杂区106(第一端子)。第一晶体管100b包括设置于第一栅极104的一侧与另一侧的基底400a中的第一掺杂区106与第二掺杂区108，其中第一掺杂区106与第二掺杂区108分别做为第一端子与第二端子。第二晶体管102b包括设置于第二栅极116的一侧与另一侧的基底400a中的第三掺杂区118与第四掺杂区126，其中第三掺杂区118与第四掺杂区126分别做为第三端子与第四端子。第三掺杂区118与第四掺杂区126例如是通过内连线结构500进行电连接。内连线结构500的材料例如是铜、铝、钨或其组合。所属技术领域具有通常知识者可依照产品设计需求来对构成内连线结构500的导体层数量进行调整。

[0070] 请继续参照图1至图3，各个电阻式随机存取存储器结构20还包括第一字符线128、第二字符线130、多条位线132与源极线134。

[0071] 第一字符线128电连接至第一晶体管100的第一栅极104。在此实施例中，第一字符线128例如是沿着X方向将位于同一列上的第一晶体管100的第一栅极104进行电连接。第一字符线128的材料例如是铜、铝或钨等金属。第一字符线128例如是通过内连线结构136而电连接至第一栅极104。内连线结构136的材料例如是铜、铝、钨或其组合。所属技术领域具有通常知识者可依照产品设计需求来对构成内连线结构136的导体层数量进行调整。

[0072] 第二字符线130电连接至第二晶体管102的第二栅极116。在此实施例中，第二字符线130例如是沿着Y方向将位于同一行上的第二晶体管102的第二栅极116进行电连接。第二字符线130的材料例如是铜、铝或钨等金属。第二字符线130例如是通过内连线结构138而电连接至第二栅极116。内连线结构138的材料例如是铜、铝、钨或其组合。所属技术领域具有通常知识者可依照产品设计需求来对构成内连线结构138的导体层数量进行调整。

[0073] 位线132分别电连接至所对应的存储单元202。位线132的材料例如是铜、铝或钨等金属。在此实施例中，各条位线132例如是连接至9个存储单元202。

[0074] 源极线134电连接至第二晶体管102的第三掺杂区118(第三端子)，其中第三掺杂区118位于第二栅极116的远离第一栅极104的一侧。在此实施例中，源极线134例如是沿着Y方向将位于同一行上的第二晶体管102的第三掺杂区118进行电连接。源极线134的材料例如是铜、铝或钨等金属。源极线134例如是通过内连线结构140而电连接至第三掺杂区118。内连线结构140的材料例如是铜、铝、钨或其组合。所属技术领域具有通常知识者可依照产品设计需求来对构成内连线结构140的导体层数量进行调整。

[0075] 电阻式随机存取存储单元串200还包括内连线结构204。内连线结构204将同一串的多个存储单元202的第一电极206进行电连接，且将存储单元202电连接至第一晶体管100的第二掺杂区108(第二端子)。内连线结构204的材料例如是铜、铝、钨或其组合。所属技术领域具有通常知识者可依照产品设计需求来对构成内连线结构204的导体层数量进行调整。

[0076] 各个存储单元202包括第一电极206、第二电极208与可变电阻结构210。第一电极206例如是内连线结构204的一部份。第二电极208设置于第一电极206上。第二电极208例如是位线132的一部份。可变电阻结构210设置于第一电极206与第二电极208之间。可变电阻结构210的材料例如是金属氧化物，如氧化铪、氧化镁、氧化镍、氧化铌、氧化钛、氧化铝、氧化钒、氧化钨、氧化锌或氧化钴。此外，可变电阻结构210中更可包括绝缘层(未绘示)，由此可使得可变电阻结构210具有二极管的效果，而能够有效地阻挡漏电流(sneak current)，进而防止误动作产生。

[0077] 基于上述实施例可知，电阻式随机存取存储器结构20为两个晶体管驱动N个电阻式存储单元(2 Transistor driving n Resistive memory cells，2T-NR)的型态，因此通过彼此串联的第一晶体管100与第二晶体管102来控制电阻式随机存取存储单元串200，可有效地降低操作上的复杂度、耗电量与漏电量，进而有效地提高电性效能与操作效能。此外，当电阻式随机存取存储器10中采用上述实施例中的电阻式随机存取存储单元串200时，在电阻式随机存取存储器10的制造过程中不需进行深蚀刻制作工艺与深填孔制作工艺深，因此可直接与先进逻辑制作工艺进行整合。

[0078] 图6为图1中的电阻式随机存取存储器的电路简图。

[0079] 请参照图6，将图1中的电阻式随机存取存储器10中的多条第一字符线128、多条第二字符线130、多条位线132、多条源极线134与多个存储单元202分别编号为第一字符线WLx1～WLx3、第二字符线WLy1～WLy3、字符线BL1～BL4、源极线SL1～SL3与存储单元R1～R36。

[0080] 在此实施例中，是选定存储单元R33作为操作对象来进行说明。电阻式随机存取存储器10的操作方法包括在对选定的存储单元R33进行编程操作、抹除操作与读取操作的其中一者时，将源极线SL3接地。此时，可同时将未连接至选定的存储单元R33的其他源极线SL1～SL2接地。此外，编程操作的操作电压的绝对值例如是大于抹除操作的抹除电压的绝对值，且抹除电压的绝对值例如是大于读取操作的读取电压的绝对值。

[0081] 在对选定的存储单元R33进行编程操作时还包括进行下列步骤。对第一字符线WLx3施加第一开启电压。对第二字符线WLy3施加第二开启电压。对位线BL1施加编程电压。第一开启电压与第二开启电压只要分别为可使第一晶体管100与第二晶体管102开启的电压即可。

[0082] 在对选定的存储单元R33进行抹除操作时还包括进行下列步骤。对第一字符线WLx3施加第三开启电压。对第二字符线WLy3施加第四开启电压。对位线BL1施加抹除电压。第三开启电压与第四开启电压只要分别为可使第一晶体管100与第二晶体管102开启的电压即可。

[0083] 在对选定的存储单元R33进行读取操作时还包括进行下列步骤。对第一字符线WLx3施加第五开启电压。对第二字符线WLy3施加第六开启电压。对位线BL1施加读取电压。第五开启电压与第六开启电压只要分别为可使第一晶体管100与第二晶体管102开启的电压即可。

[0084] 此外，在对选定的存储单元进行操作时，可不对未连接于选定的存储单元R33的其他第一字符线WLx1～WLx2、其他第二字符线WLy1～WLy2与其他位线BL2～BL4施加电压，因此可降低所需的耗电量，同时可降低漏电的机会，进而减少漏电量。

[0085] 基于上述实施例可知，在对选定的存储单元R33进行操作时，只需对第一字符线WLx3、第二字符线WLy3与位线BL1进行通电即可进行操作，而无需对其他第一字符线WLx1～WLx2、其他第二字符线WLy1～WLy2与其他位线BL2～BL4施加电压，因此可有效地降低操作上的复杂度。此外，通过使用串联的第一晶体管100与第二晶体管102来对选定的存储单元R33进行操作，可有效地降低晶体管的漏电量。

[0086] 上述实施例是以操作存储单元R33为例进行说明，所属技术领域具有通常知识者可参照上述实施例的操作方式对其他存储单元(如，存储单元R1～R32、R34～R36中的任一者)进行操作。

[0087] 综上所述，在上述实施例的电阻式随机存取存储器结构及电阻式随机存取存储器的操作方法中，通过彼此串联的两个晶体管来控制电阻式随机存取存储单元串，可有效地降低操作上的复杂度、耗电量与漏电量，进而有效地提高电性效能与操作效能[0088] 虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应当以附上的权利要求所界定的为准。