本发明公开了一种二进制权重dB线性开关电阻型CMOS可编程增益放大器，包括全差分运算放大器和两个结构相同的反馈电阻阵列；全差分运算放大器包括两级结构和偏置电路及共模反馈电路，第一级为套筒式共源共栅结构，第二级为共源级；两个反馈电阻阵列均分别具有的四个增益控制接口用以加相同的四位数字信号，以控制该两个反馈电阻阵列增益；反馈电阻阵列的结构是包括有16个反馈电阻和15个单刀双掷开关。本发明增益放大器可实现精确步长的可编程增益控制，省去了译码器的使用；采用单刀双掷开关，可以在每一路的信号通路中接入相同数量的开关，降低了开关电阻对增益精度的影响。减少了电阻的使用，节约了芯片的版图面积。
1.一种二进制权重dB线性开关电阻型CMOS可编程增益放大器，包括全差分运算放大器和反馈电阻阵列模块；所述全差分运算放大器包括两级结构和偏置电路及共模反馈电路，所述两级结构中的第一级为套筒式共源共栅结构，第二级为共源级；所述反馈电阻阵列模块包括两个结构相同的反馈电阻阵列；
该增益放大器具有第一输入信号Vin+和第二输入信号Vin-，所述第一输入信号Vin+通过第一输入电阻Rin与全差分运算放大器的正输入端相连，所述第二输入信号Vin-通过第二输入电阻Rin与全差分运算放大器的负输入端相连；
其中一个反馈电阻阵列的输入端RFin与全差分运算放大器的正输入端相连，该反馈电阻阵列的输出端RFout与全差分运算放大器的负输出端Vout-相连；
另一个反馈电阻阵列的输入端RFin与全差分运算放大器的负输入端相连，该反馈电阻阵列的输出端RFout与全差分运算放大器的正输出端Vout+相连；
两个反馈电阻阵列均分别具有的四个增益控制接口用以加相同的四位数字信号，以控制该两个反馈电阻阵列增益，所述四个增益控制接口分别为增益控制接口D0、D1、D2和D3；
所述反馈电阻阵列的结构是：包括有16个反馈电阻和15个单刀双掷开关；所述反馈电阻阵列中各器件及各增益控制接口的连接关系如下：
反馈电阻阵列的输入端RFin与第一开关T1的公共端相连；
第一开关T1的0端与第一反馈电阻R1的一端相连，第一开关T1的1端与第九反馈电阻R9的一端相连；第一反馈电阻R1的另一端与第二开关T2的公共端相连；第二开关T2的1端与第二反馈电阻R2的一端相连，第二开关T2的0端与第四开关T4的公共端相连；第二反馈电阻R2的另一端与第三开关T3的公共端相连；第三开关T3的1端与第三反馈电阻R3的一端相连，第三开关T3的0端与第六开关T6的公共端相连；第四开关T4的1端与第四反馈电阻R4的一端相连，第四开关T4的0端与第八开关T8的公共端相连；第三反馈电阻R3的另一端与第五开关T5的公共端相连；第四反馈电阻R4的另一端与第七开关T7的公共端相连；第五开关T5的1端与第五反馈电阻R5的一端相连，第六开关T6的1端与第六反馈电阻R6的一端相连，第七开关T7的1端与第七反馈电阻R7的一端相连，第八开关T8的1端与第八反馈电阻R8的一端相连；
第五反馈电阻R5的另一端、第六反馈电阻R6的另一端、第七反馈电阻R7的另一端、第八反馈电阻R8的另一端、第五开关T5的0端、第六开关T6的0端、第七开关T7的0端、第八开关T8的0端均与反馈电阻阵列的输出端RFout相连；
第九反馈电阻R9的另一端与第九开关T9的公共端相连；第九开关T9的1端与第十反馈电阻R10的一端相连，第九开关T9的0端与第十一开关T11的一端相连；第十反馈电阻R10的另一端与第十开关T10的公共端相连；第十开关T10的1端与第十一反馈电阻R11的一端相连，第十开关T10的0端与第十三开关T13的公共端相连；第十一开关T11的1端与第十二反馈电阻R12的一端相连，第十一开关T11的0端与第十五开关T15的公共端相连；第十一反馈电阻R11的另一端与第十二开关T12的公共端相连；第十二反馈电阻R12的另一端与第十四开关T14的公共端相连；第十二开关T12的1端与第十三反馈电阻R13的一端相连，第十三开关T13的1端与第十四反馈电阻R14的一端相连，第十四开关T14的1端与第十五反馈电阻R15的一端相连，第十五开关T15的1端与第十六反馈电阻R16的一端相连；
第十三反馈电阻R13的另一端、第十四反馈电阻R14的另一端、第十五反馈电阻R15的另一端、第十六反馈电阻R16的另一端、第十二开关T12的0端、第十三开关T13的0端、第十四开关T14的0端、第十五开关T15的0端均与反馈电阻阵列的输出端RFout相连；
第一开关T1的控制端与增益控制接口D3相连；第二开关T2和第九开关T9的控制端均与增益控制接口D2相连；第三开关T3、第四开关T4、第十开关T10和第十一开关T11的控制端均与增益控制接口D1相连；第五开关T5、第六开关T6、第七开关T7、第八开关T8、第十二开关T12、第十三开关T13、第十四开关T14、第十五开关T15的控制端均与增益控制接口D0相连。
2.根据权利要求1所述二进制权重dB线性开关电阻型CMOS可编程增益放大器，其特征在于：每个反馈电阻阵列中，反馈电阻阵列的输入端RFin与反馈电阻阵列的输出端RFout之间跨接一个电容。
3.根据权利要求1所述二进制权重dB线性开关电阻型CMOS可编程增益放大器，其特征在于：所述单刀双掷开关的结构由两个传输门和一个反相器组成；两个传输门包括PMOS M1与NMOS M2、PMOS M3与NMOS M4；反相器包括PMOS M5与NMOS M6；
所述PMOS M1与NMOS M2的漏相连，作为信号的输入端，所述PMOS M1与NMOS M2的源相连，作为一路信号的输出端；所述PMOS M1的栅接控制信号EN经过反相器的信号，所述NMOS M2的栅直接接控制信号EN；
所述PMOS M3与NMOS M4的漏相连，作为信号的输入端，所述PMOS M3与NMOS M4的源相连，作为另一路信号的输出端；所述PMOS M3的栅直接接控制信号EN，所述NMOS M4的栅接控制信号EN经过反相器的信号；从而，在控制信号EN为高电平时，所述PMOS M1与NMOS M2组成的传输门打开，所述PMOS M3与NMOS M4组成的传输门关闭；在控制信号EN为低电平时，所述PMOS M1与NMOS M2组成的传输门关闭，所述PMOS M3与NMOS M4组成的传输门打开。
一种二进制权重dB线性开关电阻型CMOS可编程增益放大器
技术领域
[0001] 本发明采用电阻型反馈结构，由数字信号控制反馈电阻，实现运算放大器的增益可以精确、dB线性变化，属于可变增益放大器领域。
背景技术
[0002] 在现代通信系统中，数字移动通信被广泛应用。衰落现象是移动通信在信号传播过程中的特点，由于移动终端和基站之间的距离不确定，传播路径不确定，导致接收机接收到的信号强弱变化范围很大。为了保证模数转换器和解调器的最佳工作状态，即它们接收到的电平稳定，需要对接收的信号进行放大和衰减，可变增益放大器(Variable Gain Amplifier,VGA，以下统称为VGA)是实现这一功能的重要模块。近年来为了与数字通信系统更好地结合，可变增益放大器演变为数字化增益控制方式，即可编程增益放大器(Programmable Gain Amplifier,PGA，以下统称为PGA)，PGA的增益由系统的数字码值控制。
[0003] PGA的实现方式一般为开环结构和闭环结构[2]。开环PGA的增益一般表示为等效跨导Gm和等效输出阻抗Rout的乘积，增益变化可以通过改变跨导或者输出阻抗实现。开环结构的PGA可实现的增益范围有限，且增益精度较低。闭环结构PGA，采用负反馈结构，通过开关控制反馈电阻与输入电阻的比值进而改变放大器的增益。闭环结构增加了工作稳定性，可以实现增益的精确控制，并且提高了线性度。目前研究设计的可编程增益放大器多为闭环结构，图1(a)和图1(b)为两种常见的闭环PGA结构[1]，通过数控开关控制反馈电阻与输入电阻的比值改变放大器增益，实现放大器的增益可编程，通常还需要借助译码器来节约数字控制位[3][4]。
[0004] 参考文献：
[0005] [1]Fan Xiangning，Cheng Da，Feng Yangyang.A Switch Controlled Resistor Based CMOS PGA with DC Offset Cancellation for WSN RF Chip[J].ISSSE,2010,1:1-4.
[0006] [2]Bezad Razzavi,Analog CMOS Integrated Circuit Design,Xi’an Communication University Press,2003.
[0007] [3]张勇，张润曦，赖宗声，等.基于运算放大器的宽带可编程增益放大器,中国，201010256681.X[P].2010.12.15.
[0008] [4]刘欣，张海英.一种宽带可编程增益放大器,中国,201110219918.1[P].2013.02.06.
发明内容
[0009] 针对上述现有技术，本发明设计一种可编程增益放大器，实现增益精确可变，由二进制数字码值控制，dB线性，步长一定，满足信号系统中的需求。
[0010] 为了解决上述技术问题，本发明提出的一种二进制权重dB线性开关电阻型CMOS可编程增益放大器，包括全差分运算放大器和反馈电阻阵列模块；所述全差分运算放大器包括两级结构和偏置电路及共模反馈电路，所述两级结构中的第一级为套筒式共源共栅结构，第二级为共源级；所述反馈电阻阵列模块包括两个结构相同的反馈电阻阵列；该增益放大器具有第一输入信号Vin+和第二输入信号Vin-，所述第一输入信号Vin+通过第一输入电阻Rin与全差分运算放大器的正输入端相连，所述第二输入信号Vin-通过第二输入电阻Rin与全差分运算放大器的负输入端相连。
[0011] 两个结构相同的反馈电阻阵列中：其中一个反馈电阻阵列的输入端RFin与全差分运算放大器的正输入端相连，该反馈电阻阵列的输出端RFout与全差分运算放大器的负输出端Vout-相连；另一个反馈电阻阵列的输入端RFin与全差分运算放大器的负输入端相连，该反馈电阻阵列的输出端RFout与全差分运算放大器的正输出端Vout+相连；上述两个反馈电阻阵列均分别具有的四个增益控制接口用以加相同的四位数字信号，以控制该两个反馈电阻阵列增益，所述四个增益控制接口分别为增益控制接口D0、D1、D2和D3。
[0012] 所述反馈电阻阵列的结构是：包括有16个反馈电阻和15个单刀双掷开关；所述反馈电阻阵列中各器件及各增益控制接口的连接关系如下：
[0013] 反馈电阻阵列的输入端RFin与第一开关T1的公共端相连；第一开关T1的0端与第一反馈电阻R1的一端相连，第一开关T1的1端与第九反馈电阻R9的一端相连；第一反馈电阻R1的另一端与第二开关T2的公共端相连；第二开关T2的1端与第二反馈电阻R2的一端相连，第二开关T2的0端与第四开关T4的公共端相连；第二反馈电阻R2的另一端与第三开关T3的公共端相连；第三开关T3的1端与第三反馈电阻R3的一端相连，第三开关T3的0端与第六开关T6的公共端相连；第四开关T4的1端与第四反馈电阻R4的一端相连，第四开关T4的0端与第八开关T8的公共端相连；第三反馈电阻R3的另一端与第五开关T5的公共端相连；第四反馈电阻R4的另一端与第七开关T7的公共端相连；第五开关T5的1端与第五反馈电阻R5的一端相连，第六开关T6的1端与第六反馈电阻R6的一端相连，第七开关T7的1端与第七反馈电阻R7的一端相连，第八开关T8的1端与第八反馈电阻R8的一端相连；第五反馈电阻R5的另一端、第六反馈电阻R6的另一端、第七反馈电阻R7的另一端、第八反馈电阻R8的另一端、第五开关T5的0端、第六开关T6的0端、第七开关T7的0端、第八开关T8的0端均与反馈电阻阵列的输出端RFout相连；第九反馈电阻R9的另一端与第九开关T9的公共端相连；第九开关T9的1端与第十反馈电阻R10的一端相连，第九开关T9的0端与第十一开关T11的一端相连；第十反馈电阻R10的另一端与第十开关T10的公共端相连；第十开关T10的1端与第十一反馈电阻R11的一端相连，第十开关T10的0端与第十三开关T13的公共端相连；第十一开关T11的1端与第十二反馈电阻R12的一端相连，第十一开关T11的0端与第十五开关T15的公共端相连；第十一反馈电阻R11的另一端与第十二开关T12的公共端相连；第十二反馈电阻R12的另一端与第十四开关T14的公共端相连；第十二开关T12的1端与第十三反馈电阻R13的一端相连，第十三开关T13的1端与第十四反馈电阻R14的一端相连，第十四开关T14的1端与第十五反馈电阻R15的一端相连，第十五开关T15的1端与第十六反馈电阻R16的一端相连；第十三反馈电阻R13的另一端、第十四反馈电阻R14的另一端、第十五反馈电阻R15的另一端、第十六反馈电阻R16的另一端、第十二开关T12的0端、第十三开关T13的0端、第十四开关T14的0端、第十五开关T15的0端均与反馈电阻阵列的输出端RFout相连。
[0014] 第一开关T1的控制端与增益控制接口D3相连；第二开关T2和第九开关T9的控制端均与增益控制接口D2相连；第三开关T3、第四开关T4、第十开关T10和第十一开关T11的控制端均与增益控制接口D1相连；第五开关T5、第六开关T6、第七开关T7、第八开关T8、第十二开关T12、第十三开关T13、第十四开关T14、第十五开关T15的控制端均与增益控制接口D0相连。
[0015] 与现有技术相比，本发明的有益效果是：
[0016] (1)可实现精确步长的可编程增益控制，省去了译码器的使用；
[0017] (2)采用单刀双掷开关，可以在每一路的信号通路中接入相同数量的开关，降低了开关电阻对增益精度的影响。
[0018] (3)可减少电阻的使用，节约了芯片的版图面积。
附图说明
[0019] 图1(a)为现有技术中的一种可编程增益放大器的结构示意图；
[0020] 图1(b)为现有技术中的另一种可编程增益放大器的结构示意图；
[0021] 图2为本发明二进制权重dB线性开关电阻型CMOS可编程增益放大器的结构示意图；
[0022] 图3为本发明可编程增益放大器中采用的反馈电阻阵列结构示意图；
[0023] 图4为本发明可编程增益放大器中采用的单刀双掷开关结构示意图；
[0024] 图5为本发明可编程增益放大器在不同增益下的增益频率响应，其中虚线表示二进制控制信号为0000、0011、0111、1011、1111下的增益频率响应，点线表示二进制控制信号为0010、0110、1010、1110下的增益频率响应，点划线表示二进制控制信号为0101、1001、1101下的增益频率响应，实线表示二进制控制信号为0001、0100、1000、1100下的增益频率响应。
具体实施方式
[0025] 下面结合附图和具体实施例对本发明技术方案作进一步详细描述，所描述的具体实施例仅对本发明进行解释说明，并不用以限制本发明。
[0026] 本发明为一种二进制权重dB线性开关电阻型CMOS可编程增益放大器，基于SMIC 0.18um CMOS工艺，其结构如图2所示，包括全差分运算放大器和反馈电阻阵列模块；所述全差分运算放大器包括两级结构和偏置电路及共模反馈电路，所述两级结构中的第一级为套筒式共源共栅结构，第二级为共源级；采用了共源共栅补偿技术，以获得足够的相位裕度，保证反馈环路的稳定性。
[0027] 所述反馈电阻阵列模块包括两个结构相同的反馈电阻阵列；该增益放大器具有第一输入信号Vin+和第二输入信号Vin-，所述第一输入信号Vin+通过第一输入电阻Rin与全差分运算放大器的正输入端相连，所述第二输入信号Vin-通过第二输入电阻Rin与全差分运算放大器的负输入端相连。
[0028] 两个结构相同的反馈电阻阵列中：其中一个反馈电阻阵列的输入端RFin与全差分运算放大器的正输入端相连，该反馈电阻阵列的输出端RFout与全差分运算放大器的负输出端Vout-相连；另一个反馈电阻阵列的输入端RFin与全差分运算放大器的负输入端相连，该反馈电阻阵列的输出端RFout与全差分运算放大器的正输出端Vout+相连。
[0029] 上述两个反馈电阻阵列均分别具有的四个增益控制接口用以加相同的四位数字信号，以控制该两个反馈电阻阵列增益，所述四个增益控制接口分别为增益控制接口D0、D1、D2和D3。
[0030] 如图3所示，所述反馈电阻阵列的结构是：包括有16个反馈电阻和15个单刀双掷开关；所述反馈电阻阵列中各器件之间的连接关系如下：
[0031] 反馈电阻阵列的输入端RFin与第一开关T1的公共端相连。
[0032] 第一开关T1的0端与第一反馈电阻R1的一端相连，第一开关T1的1端与第九反馈电阻R9的一端相连；第一反馈电阻R1的另一端与第二开关T2的公共端相连；第二开关T2的1端与第二反馈电阻R2的一端相连，第二开关T2的0端与第四开关T4的公共端相连；第二反馈电阻R2的另一端与第三开关T3的公共端相连；第三开关T3的1端与第三反馈电阻R3的一端相连，第三开关T3的0端与第六开关T6的公共端相连；第四开关T4的1端与第四反馈电阻R4的一端相连，第四开关T4的0端与第八开关T8的公共端相连；第三反馈电阻R3的另一端与第五开关T5的公共端相连；第四反馈电阻R4的另一端与第七开关T7的公共端相连；第五开关T5的1端与第五反馈电阻R5的一端相连，第六开关T6的1端与第六反馈电阻R6的一端相连，第七开关T7的1端与第七反馈电阻R7的一端相连，第八开关T8的1端与第八反馈电阻R8的一端相连。
[0033] 第五反馈电阻R5的另一端、第六反馈电阻R6的另一端、第七反馈电阻R7的另一端、第八反馈电阻R8的另一端、第五开关T5的0端、第六开关T6的0端、第七开关T7的0端、第八开关T8的0端均与反馈电阻阵列的输出端RFout相连。
[0034] 第九反馈电阻R9的另一端与第九开关T9的公共端相连；第九开关T9的1端与第十反馈电阻R10的一端相连，第九开关T9的0端与第十一开关T11的一端相连；第十反馈电阻R10的另一端与第十开关T10的公共端相连；第十开关T10的1端与第十一反馈电阻R11的一端相连，第十开关T10的0端与第十三开关T13的公共端相连；第十一开关T11的1端与第十二反馈电阻R12的一端相连，第十一开关T11的0端与第十五开关T15的公共端相连；第十一反馈电阻R11的另一端与第十二开关T12的公共端相连；第十二反馈电阻R12的另一端与第十四开关T14的公共端相连；第十二开关T12的1端与第十三反馈电阻R13的一端相连，第十三开关T13的1端与第十四反馈电阻R14的一端相连，第十四开关T14的1端与第十五反馈电阻R15的一端相连，第十五开关T15的1端与第十六反馈电阻R16的一端相连。
[0035] 第十三反馈电阻R13的另一端、第十四反馈电阻R14的另一端、第十五反馈电阻R15的另一端、第十六反馈电阻R16的另一端、第十二开关T12的0端、第十三开关T13的0端、第十四开关T14的0端、第十五开关T15的0端均与反馈电阻阵列的输出端RFout相连。
[0036] 所述反馈电阻阵列与四个控制接口的连接关系是：
[0037] 第一开关T1的控制端与增益控制接口D3相连；第二开关T2和第九开关T9的控制端均与增益控制接口D2相连；第三开关T3、第四开关T4、第十开关T10和第十一开关T11的控制端均与增益控制接口D1相连；第五开关T5、第六开关T6、第七开关T7、第八开关T8、第十二开关T12、第十三开关T13、第十四开关T14、第十五开关T15的控制端均与增益控制接口D0相连。
[0038] 为了增加反馈环路的稳定性，可以在反馈电阻阵列的输入端RFin与输出端RFout之间跨接一个电容，用以补偿相位。
[0039] 本发明中，所述单刀双掷开关的结构，如图4所示，由两个传输门和一个反相器组成；两个传输门包括PMOS M1与NMOS M2、PMOS M3与NMOS M4；反相器包括PMOS M5与NMOS M6。所述PMOS M1与NMOS M2的漏相连，作为信号的输入端，所述PMOS M1与NMOS M2的源相连，作为一路信号的输出端；所述PMOS M1的栅接控制信号EN经过反相器的信号，所述NMOS M2的栅直接接控制信号EN。同样的，所述PMOS M3与NMOS M4的漏相连，作为信号的输入端，所述PMOS M3与NMOS M4的源相连，作为另一路信号的输出端；所述PMOS M3的栅直接接控制信号EN，所述NMOS M4的栅接控制信号EN经过反相器的信号。在控制信号EN为高电平时，所述PMOS M1与NMOS M2组成的传输门打开，所述PMOS M3与NMOS M4组成的传输门关闭；在控制信号EN为低电平时，所述PMOS M1与NMOS M2组成的传输门关闭，所述PMOS M3与NMOS M4组成的传输门打开，从而实现单刀双掷开关的功能。
[0040] 下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
[0041] 如图2所示，本发明实施例可以提供一种二进制权重dB线性开关电阻型CMOS可编程增益放大器，若要实现0-45dB的增益可调范围，步长为3dB，可采用两级本发明所述PGA级联的方式，每级实现0-22.5dB增益可变，步长1.5dB。为此在如图3所示的反馈电阻阵列中的电阻以及输入电阻Rin的取值及其宽长比如表1。
[0042] 表1
[0043]
[0044]
[0045] 负反馈结构的闭环运算放大器的增益为GAIN＝Rf/Rin，由此信号经过本发明的可编程增益放大器后可获得增益二进制数字控制信号的关系为 其具体关系由表2列出,仿真得到的增益频率响应曲线如图5所示。
[0046] 表2
[0047]D3、D2、D1、D0 增益(dB)
0000 0
0001 3
0010 6
0011 9
0100 12
0101 15
0110 18
0111 21
1000 24
1001 27
1010 30
1011 33
1100 36
1101 39
1110 42
1111 45
[0048] 其中，0代表图3中单刀双掷开关的0端打开，即图4中的OUTB端打开；1代表图3中单刀双掷开关的1端打开，即图4中的OUTA端打开。
[0049] 另外，如果想要获得更大的增益范围，可以采取多级级联的方式，增益步长也可以根据需要通过改变表1中电阻的阻值调整。
