用于没有锗层接触的硅上锗光电探测器的方法和系统

摘要

公开了用于没有锗层接触的硅上锗光电探测器的方法和系统，并且在具有光电探测器的半导体晶片内，其中，所述光电探测器包括n型硅层、锗层、p型硅层、以及在所述n型硅层和所述p型硅层的每个上的金属接触，可以包括：接收光信号；在所述锗层中吸收光信号；从吸收的光信号生成电信号；以及经由所述n型硅层和所述p型硅层将电信号传送出所述光电探测器。所述光电探测器可以包括水平或垂直结双异质结构，其中，所述锗层位于n型硅层和p型硅层之上。本征掺杂的硅层可以位于在n型硅层和p型硅层之间的锗层之下。锗层的顶部部分可以被p掺杂。

权利要求

1.一种用于光学通信的方法，所述方法包括：

在具有光电探测器的半导体晶片中，所述光电探测器包括第一n型硅层、锗层、第一p型硅层、以及在所述第一n型硅层和所述第一p型硅层的每个层上的金属接触，其中：所述光电探测器包括垂直结双异质结构，其中，所述锗层位于低掺杂的第二n型硅层之上；

所述第一n型硅层和所述第一p型硅层在位于所述锗层之下的所述第二n型硅层的相反侧上；以及所述第一p型硅层和所述第二n型硅层两者与所述锗层接触，而所述第一n型硅层不与所述锗层接触，所述光电探测器执行：接收光信号；

在所述锗层中吸收光信号；

从吸收的光信号生成电信号；以及

经由所述第一n型硅层和所述第一p型硅层将所述电信号传送出所述光电探测器。

2.根据权利要求1所述的方法，其中，所述光电探测器包括水平结双异质结构，其中，所述锗层位于所述第一n型硅层和所述第一p型硅层之上。

3.根据权利要求2所述的方法，其中，所述锗层的最接近所述第一p型硅层的部分被p掺杂。

4.根据权利要求1所述的方法，其中，所述光电探测器包括表面照明的双异质结构光电探测器。

5.根据权利要求4所述的方法，其中，在所述表面照明的双异质结构光电探测器中的所述第一n型硅层和所述第一p型硅层包括相互交叉的手指。

6.根据权利要求4所述的方法，其中，在所述表面照明的双异质结构光电探测器中的所述第一n型硅层和所述第一p型硅层包括在所述表面照明的双异质结构光电探测器的外边缘的环形结构。

7.一种用于通信的系统，所述系统包括：

具有光电探测器的半导体晶片，所述光电探测器包括第一n型硅层、锗层、第一p型硅层、以及在所述第一n型硅层和所述第一p型硅层的每个层上的金属接触，其中：所述光电探测器包括垂直结双异质结构，其中，所述锗层位于低掺杂的第二n型硅层之上；

所述第一n型硅层和所述第一p型硅层在位于所述锗层之下的所述第二n型硅层的相反侧上；

所述第一p型硅层和所述第二n型硅层两者与所述锗层接触，而所述第一n型硅层不与所述锗层接触，所述光电探测器可操作为：接收光信号；

在所述锗层中吸收光信号；

从吸收的光信号生成电信号；以及

经由所述第一n型硅层和所述第一p型硅层将所述电信号传送出所述光电探测器。

8.根据权利要求7所述的系统，其中，所述光电探测器包括水平结双异质结构，其中，所述锗层位于所述第一n型硅层和所述第一p型硅层之上。

9.根据权利要求8所述的系统，其中，所述锗层的最接近所述第一p型硅层的部分被p掺杂。

10.根据权利要求7所述的系统，其中，所述光电探测器包括表面照明的双异质结构光电探测器，并且在所述表面照明的双异质结构光电探测器中的所述第一n型硅层和所述第一p型硅层包括相互交叉的手指。

11.根据权利要求10所述的系统，其中，所述光电探测器包括表面照明的双异质结构光电探测器，并且在所述表面照明的双异质结构光电探测器中的所述第一n型硅层和所述第一p型硅层包括在所述表面照明的双异质结构光电探测器的外边缘处的环形结构。

说明书

用于没有锗层接触的硅上锗光电探测器的方法和系统

[0001] 交叉引用相关申请

[0002] 本申请要求于2014年12月1日提交的美国临时申请62/086,137的优先权和权益，该案之全文通过引用结合于此。

技术领域

[0003] 本公开的某些实施方式涉及半导体光子学。更具体而言，本公开的某些实施方式涉及用于没有锗层接触(contact)的硅上锗光电探测器(germanium-on-silicon photodetector)的方法和系统。

背景技术

[0004] 随着数据网络逐步增长以满足不断增长的带宽要求，铜数据通道的缺点变得明显。由辐射电磁能量造成的信号衰减和串扰是这种系统的设计师遇到的主要障碍。通过均衡、编码以及屏蔽，这些障碍可以在某种程度上缓解，但是这些技术需要相当大的功率、复杂度以及电缆大体积问题(cable bulk penalties)，同时仅仅提供够能够获得的较小改进以及非常有限的可扩展性。由于没有这种通道限制，所以光学通信被视为铜链路的继承者。

[0005] 通过比较该系统和参照附图在本申请的剩余部分中阐述的本公开，对于本领域的技术人员而言，常见的以及传统的方法的其他限制和缺点是显而易见的。

发明内容

[0006] 本发明的实施方式涉及一种用于光学通信的方法，所述方法包括：在具有光电探测器的半导体晶片中，所述光电探测器包括n型硅层、锗层、p型硅层、以及在所述n型硅层和所述p型硅层的每个层上的金属接触：接收光信号；在所述锗层中吸收光信号；从吸收的光信号生成电信号；以及经由所述n型硅层和所述p型硅层将所述电信号传送出所述光电探测器。

[0007] 本发明的实施方式还涉及一种用于通信的系统，所述系统包括：具有光电探测器的半导体晶片，所述光电探测器包括n型硅层、锗层、p型硅层、以及在所述n型硅层和所述p型硅层的每个层上的金属接触，所述光电探测器可操作为：接收光信号；在所述锗层中吸收光信号；从吸收的光信号生成电信号；以及经由所述n型硅层和所述p型硅层将所述电信号传送出所述光电探测器。

[0008] 通过以下描述和附图，更完整地理解本公开的各种优点、方面和新的特征以及所显示的其实施方式的细节。

附图说明

[0009] 图1A是根据本公开的一个示例实施方式的具有没有锗层接触的具有锗探测器的启用光子(photonically-enabled)的集成电路的方框图。

[0010] 图1B是示出根据本公开的一个示例实施方式的示例性启用光子的集成电路的示图。

[0011] 图1C是示出根据本公开的一个示例实施方式的耦合至光纤电缆的启用光子的集成电路的示图。

[0012] 图2示出根据本公开的一个示例实施方式的在锗层上具有接触的锗光电探测器。

[0013] 图3A示出根据本公开的一个示例实施方式的在锗上没有接触的锗光电探测器。

[0014] 图3B示出在图3A中显示的光电探测器结构的带图。

[0015] 图4示出根据本公开的一个示例实施方式的水平双异质结构的截面。

[0016] 图5示出根据本公开的一个示例实施方式的垂直双异质结锗光电探测器。

[0017] 图6示出根据本公开的一个示例实施方式的表面照明的水平双异质结构锗光电探测器。

[0018] 图7示出根据本公开的一个示例实施方式的垂直结表面照明的光电二极管。

[0019] 图8示出根据本公开的一个示例实施方式的用于评估n型隧穿接触的测试结构。

[0020] 图9示出根据本公开的一个示例实施方式的用于评估p型隧穿接触的测试结构。

[0021] 图10示出根据本公开的一个示例实施方式的4探头异质结构(4-probe heterostructure)测试结构。

具体实施方式

[0022] 本公开的某些方面可出现在用于没有锗层接触的硅上锗光电探测器的方法和系统中。本公开的示例性方面可以包括：在具有光电探测器的半导体晶片(semiconductor die)内，所述光电探测器包括n型硅层、锗层、p型硅层、以及在所述n型硅层和所述p型硅层的每个层上的金属接触(metal contact)：接收光信号；在所述锗层中吸收光信号；从吸收的光信号生成电信号；以及经由所述n型硅层和所述p型硅层将所述电信号传送出所述光电探测器。所述光电探测器可以包括水平结双异质结构，其中，所述锗层位于所述n型硅层和所述p型硅层之上。本征掺杂的硅层可以位于在所述n型硅层和所述p型硅层之间的锗层之下。锗层的最接近所述p型硅层的部分可以被p掺杂。所述光电探测器可以包括垂直结双异质结构，其中，所述锗层位于低掺杂的(lower-doped，更低掺杂的)n型硅层之上。所述n型硅层和所述p型硅层可以在位于所述锗层之下的低掺杂的硅层的相反侧上，其中，所述p型硅层和所述低掺杂的n型硅层与所述锗层接触，而所述n型硅层不与所述锗层接触。所述锗层的顶部部分可以是掺杂的p型。所述光电探测器可以包括表面照明的双异质结构光电探测器(surface-illuminated double heterostructure photodetector)。在所述表面照明的双异质结构光电探测器内的所述n型硅层和所述p型硅层可以包括相互交叉的手指。半导体晶片可以是硅互补金属氧化物半导体(CMOS)芯片。

[0023] 图1A是根据本公开的一个示例实施方式的具有没有锗层接触的锗探测器的启用光子的集成电路的方框图。参照图1A，示出了关于启用光子的集成电路130的光电子器件，所述启用光子的集成电路包括光调制器105A-105D、光电二极管111A-111D、监测光电二极管113A-113H、以及光学器件，所述光学器件包括耦合器103A-103K、光学终端115A-115D以及光栅耦合器117A-117H。还示出了电气器件和电路，包括放大器107A-107D、模拟和数字控制电路109、以及控制部分112A-112D。例如，放大器107A-107D可以包括跨阻抗和限制放大器(TIA/LA)。

[0024] 在一个实例场景中，启用光子的集成电路130包括CMOS光子芯片，具有与IC 130的顶部表面耦合的激光组件101。激光组件101可以包括一个或多个半导体激光器，在其内具有隔离器、透镜和/或转子，用于将一个或多个CW光信号引入耦合器103A中。启用光子的集成电路130可以包括单个芯片(chip)，或者可以集成在多个晶片上，例如，具有一个或多个电子晶片和一个或多个光子晶片。

[0025] 经由装配于启用光子的集成电路130内的光波导110，在光学器件和光电子器件之间传送光信号。单模或多模波导可以用于光子集成电路内。单模操作使得能够直接连接至光信号处理和联网元件。术语“单模”可以用于支持横电(TE)和横磁(TM)这两个偏振中的每个的单个模式的波导，或者用于完全是单个模式并且仅仅支持偏振为TE(包括与支持波导的衬底平行的电场)的一个模式的波导。所使用的两个典型的波导截面包括条形波导和肋形波导。条形波导通常包括矩形截面，而肋形波导包括在波导平板的顶部上的肋形截面。当然，也可考虑其他波导截面类型，并且这些类型在本公开的范围内。

[0026] 光调制器105A-105D包括例如Mach-Zehnder或者环形调制器，并且使得能够调制连续波(CW)激光输入信号。光调制器105A-105D可以包括高速和低速相位调制部分，并且由控制部分112A-112D控制。光调制器105A-105D的高速相位调制部分可以用数据信号调制CW光源信号。光调制器105A-105D的低速相位调制部分可以补偿缓慢变化的相位因数，例如由在波导之间的失配引起的那些因数、波导温度、或波导应力，并且称为无源相位或者MZI的无源偏置。

[0027] 光调制器105A-105D的输出可以经由波导110光学耦合至光栅耦合器117A-117H。例如，耦合器103A-103K可以包括4端口光学耦合器，并且可以用于取样或者分离由光调制器105A-105D生成的光信号，取样的信号由监测光电二极管113A-113H测量。定向耦合器
103A-103K的未使用的分支可以由光学终端115A-115D结束，以避免背反射无用信号。

[0028] 光栅耦合器117A-117H包括光栅，光栅使得能够将光耦合到启用光子的集成电路130内以及耦合出启用光子的集成电路130。光栅耦合器117A-117H可以用于使从光纤中接收的光耦合到启用光子的集成电路130内，并且光栅耦合器117A-117H可以用于使光从启用光子的集成电路130中耦合到光纤内。光栅耦合器117A-117可以包括单偏振光栅耦合器(SPGC)和/或偏振分光光栅耦合器(PSGC)。在使用PSGC的情况下，可以使用两个输入波导或输出波导。

[0029] 例如，光纤可以用环氧树脂胶合到CMOS芯片内，并且可以通过与启用光子的集成电路130的表面垂直的角度对准，以优化耦合效率。在一个示例实施方式中，光纤可以包括单模光纤(SMF)和/或保偏光纤(PMF)。

[0030] 在图1B中显示的另一个示例性实施方式中，通过在芯片内的光学耦合器件(例如，光源接口135和/或光纤接口139)上引导光源，光信号可以直接传送到启用光子的集成电路130内，无需光纤。这可通过在倒装芯片地粘合至启用光子的集成电路130的另一个芯片上的引导的激光源和/或光源来实现。

[0031] 光电二极管111A-111D可以将从光栅耦合器117A-117H中接收的光信号转换成传送给放大器107A-107D的电信号，以供处理。在本公开的另一个实施方式中，例如，光电二极管111A-111D可以包括例如高速异质结光电晶体管，可以在集电极和基极区域内包括锗(Ge)，用于在1.3-1.6μm的光学波导范围内吸收，并且可以集成到CMOS绝缘硅片(SOI)晶圆(wafer)上。

[0032] 在传统的集成电子器件中，金属插头用于与器件电极建立接触。例如，钨插头通常用于与MOS晶体管的漏极端子、源极端子以及栅极端子或者与二极管和光电二极管的阳极和阴极建立接触。这种类型的接触提供一种紧凑的、可靠的以及低接触电阻方式，用于供应电压以及使电流流入和流出器件。然而，尤其在涉及硅上锗集成的光电探测器的情况下，在锗有源区域上形成接触时，出现以下问题：1)在锗上存在接触，这意味着金属插头接近在发生吸收的光电探测器的有源区域内的光模(optical mode)，从而造成散射损失，从而损害响应度；2)与锗有效地电接触需要在接触区域内重掺杂，但是在光电探测器内，在重掺杂区域内的低电场造成从这些区域的较差的光载流子(photo-carrier)收集，从而降低器件的量子效率；以及3)接触形成的工艺需要Ge膜暴露于侵蚀性洗涤液。由于其氧化物溶于水，所以水腐蚀锗，因此，这些洗涤液可能对器件造成严重损坏。

[0033] 在本公开中描述了使用与Ge膜直接接触的金属插头的一种替代方法，该方法与现有工艺技术兼容并且提供上述问题的完整解决方案。在一个实例场景中，邻接/包围锗膜的硅通过提供经其电压和电流被施加和流动的手段以及提供造成结内建电压上升的化学势差，而起到积极的电气作用。这通过实现双异质结构(DH)器件来实现，双异质结构(DH)器件中，通过重掺杂的p型和n型Si/Ge异质结注入/提取流入锗器件内的电流，其中，仅仅在硅层内掺杂。

[0034] 模拟和数字控制电路109可以在放大器107A-107D的操作中控制增益电平或其他参数，然后，这些放大器可以将电信号传送离开启用光子的集成电路130。控制部分112A-112D包括电子电路系统(electronic circuitry)，该电子电路系统使得能够调制从分离器
103A-103C接收的CW激光信号。例如，光调制器105A-105D可以要求高速电信号以调制在Mach-Zehnder干涉仪(MZI)的相应分支内的折射率。在一个示例实施方式中，控制部分
112A-112D可以包括散热器和/或源极驱动器电子器件，该电子器件可以启用使用单个激光器的双向链路。

[0035] 在操作中，启用光子的集成电路130可以操作为传输和/或接收以及处理光信号。光信号可以由光栅耦合器117A-117H从光纤中接收，并且由光电探测器111A-111D转换成电信号。例如，电信号可以由在放大器107A-107D内的跨阻抗放大器放大，然后，传送给在启用光子的集成电路130内的未示出的其他电子电路系统。

[0036] 集成光子平台允许将集成在单个芯片上的光学收发器的全部功能。光学收发器芯片包含：光电子电路，其在传输器(Tx)和接收器(Rx)侧上创建和处理光/电信号；以及光学接口，其将光信号耦合至光纤以及从光纤耦合光信号。信号处理功能可以包括调制光载流子，检测光信号，分割或者组合数据流，以及在具有不同波长的载波上多路复用或者多路分用数据。

[0037] 图1B是示出根据本公开的一个示例实施方式的示例性启用光子的集成电路的示图。参照图1B，示出启用光子的集成电路130，包括电子器件/电路131、光学和光电子器件133、光源接口135、芯片正面137、光纤接口139、CMOS保护环141以及表面照明的监测光电二极管143。

[0038] 光源接口135和光纤接口139包括例如光栅耦合器，所述光栅耦合器使得能够经由CMOS芯片表面137耦合光信号，与传统的边缘发射/接收器件的经由芯片的边缘相反。经由CMOS芯片表面137耦合光信号使得能够使用CMOS保护环141，该保护环机械保护芯片并且防止污染物经芯片边缘进入。

[0039] 例如，电子器件/电路131包括电路系统，例如，结合图1A描述的放大器107A-107D和模拟和数字控制电路109。光学和光电子器件133包括器件，例如，耦合器103A-103K、光学终端115A-115D、光栅耦合器117A-117H、光调制器105A-105D、高速异质结光电二极管111A-111D、以及监测光电二极管113A-113I。

[0040] 在一个实例场景中，高速异质结光电二极管111A-111D包括双异质结构(DH)器件，其中，通过重掺杂的p型和n型Si/Ge异质结注入/提取流入锗器件内的电流，其中，仅仅在硅层内掺杂。

[0041] 图1C是示出根据本公开的一个示例实施方式的耦合至光纤电缆的启用光子的集成电路的示图。参照图1C，示出了启用光子的集成电路130，包括芯片表面137以及CMOS保护环141。还示出了光纤到芯片耦合器145、光纤电缆149以及光源组件147。

[0042] 例如，启用光子的集成电路130包括可以结合图1B描述的电子器件/电路131、光学和光电子器件133、光源接口135、芯片表面137、以及CMOS保护环141。

[0043] 在一个示例实施方式中，光纤电缆可以通过例如环氧树脂粘附至CMOS芯片表面137。光纤芯片耦合器145使光纤电缆149能够物理耦合至启用光子的集成电路130。

[0044] 图2示出根据本公开的一个示例实施方式的在锗层上具有接触的锗光电探测器。参照图2，示出了光电探测器200，其包括二氧化硅(SiO2)层201、硅层203、SiO2层205、锗层
207、n掺杂的锗层209、p掺杂的锗层211、波导层213、钝化SiO2层215、以及插头217A和217B。

[0045] 在一个实例场景中，光电探测器200可以形成在绝缘硅片(SOI)晶圆上，其中，硅层(例如，硅层203)位于氧化层(SiO2层203)上。此外，形成在硅层203内的沟槽可以填充SiO2层205，用于电气和/或光学隔离。

[0046] 典型的基于Ge的集成光电二极管基于形成在器件主体内的p-n或p-i-n结。光电探测器200包括由p掺杂的锗层211、锗层207以及n掺杂的锗层209形成的p-i-n结构。

[0047] 通常在重掺杂的p区域和n区域内制造具有几乎欧姆传递函数的金属接触，以应用所需要的偏置并且注入和提取所产生的电流。因此，插头217A和217B包括形成在n掺杂的锗层209和p掺杂的层211上的金属接触，n掺杂的锗层209和p掺杂的层211均被重掺杂以提供良好的电气接触，但是也造成光模的散射损失。

[0048] 通常通过存在掺杂区域而建立器件内建电势，其在确定整流和光电流收集功能中起到关键作用。在这些标准器件中，Si层的存在对器件的电气特性具有有限的影响，并且用作衬底，该衬底用于生长Ge膜并且建立器件的光学连通性。

[0049] 图3A示出根据本公开的一个示例实施方式的在锗上没有接触的锗光电探测器。参照图3A，示出了光电二极管300，其包括硅层301、n+硅层303、p+硅层305、锗层307、以及接触309A和309B。n+和p+表示对于硅这些层是1019cm-3数量级的重掺杂。

[0050] 在一个实例场景中，邻接/包围锗层307的n+和p+硅层303和305通过提供经其电压和电流被施加和流动的手段以及提供引起结内建电压上升的化学势差，而起到积极的电气作用。这通过实现双异质结构(DH)器件来实现，其中，通过重掺杂的p型和n型Si/Ge异质结注入/提取流入Ge器件内的电流，其中，仅仅在n+硅层303和p+硅层305内掺杂。

[0051] 由在Si/Ge界面的缺陷辅助的重掺杂帮助载流子隧穿异质结，从而实现低下降准欧姆接触(low-drop,quasi-ohmic contact)。这两个结的相反掺杂质产生p-i-n结构的内建电势。现在，从双异质结构器件流出并且流入外部电路内的电流可以由远离存在于锗层307内的光模的、置于重掺杂的(硅化物化)Si区域上的标准金属插头实现。

[0052] 为了产生隧道结，使用1019cm-3或更大数量级的硅内掺杂。异质结的锗侧可以保留无掺杂，这是因为由在Ge/Si冶金界面处存在失配位错引起的大密度缺陷将费米能级钉扎(pin)为接近价带并且提供足够的电荷以在非常小的距离屏蔽(screen)电势。在异质界面的高密度状态也可以通过载流子跳跃(carrier hopping)提供传导路径来帮助隧穿。示出了能带对准。

[0053] 图3B示出在图3A中示出的光电探测器结构的能带图。参照图3B，显示了能带图320，用于双异质结硅/锗/硅p-i-n结构。如图所示，由于在异质结界面的缺陷，在锗层内的费米能级被钉扎为刚好高于价带，尽管费米能级可以随着缺陷密度的变化而变化。异质界面和相关的缺陷密度可以提供准隧道结，用于载流子进入锗层以及来自锗层。

[0054] 各种双异质结构设计可以与用于接触结构的硅一起使用。例如，可以如图4和图5中所示地使用垂直或水平双异质结构。

[0055] 图4示出根据本公开的一个示例实施方式的水平双异质结构的截面。参照图4，示出了光电探测器400，包括SiO2层401、n+硅层403、本征硅层405、p+硅层407、沟槽409、锗层411、p+锗层412、波导层413、钝化层415、以及金属接触417A和417B。

[0056] 波导层413可以包括半导体和介电层的堆叠体，用于光电探测器400的光学和电气限制，并且可以用于将光波导引入光电探测器400内。钝化层415可以包括介电材料，例如，SiO2，并且例如，可以提供电气隔离以及保护在下面的结构不氧化。

[0057] 光电探测器400的接触方案基于标准的PIN同质结几何图形，在光敏Ge层内的场分布(field profile)是水平的，但是在作为吸收层的锗层411内要求没有接触。如图所示，光电探测器400可以包括由p+硅层407、(大部分)未掺杂的锗层411以及n+硅层403形成的p-i-n结构，但是具有增加的p+锗层412。

[0058] 为了增大器件的带宽，可以在锗层411内引入选择性掺杂，例如p+锗层412，以有效地重新分布场，以便促进更快速的光载流子收集。作为一个实例，在光电探测器400中，在锗层411内可以使用与p+-Si层407重叠的p+植入物，这增大了在剩余的光敏区域内中的场并且提高了带宽，而不阻碍响应度。

[0059] 应注意的是，在锗上缺少接触使得能够具有这种植入优化，这是因为在锗内的掺杂位置与接触分离，从而大幅减少对可以放置植入物的地点的限制。在锗层411的侧边上的光学沟槽409限制光模并且可以用于大部分波导探测器设计中。

[0060] 图5示出根据本公开的一个示例实施方式的垂直双异质结锗光电探测器。参照图5，示出了光电探测器500，包括SiO2层501、n+硅层503、本征硅层505、p+硅层507、沟槽509、锗层511、波导层513、钝化层515、以及金属接触517A和517B。

[0061] 在一个实例场景中，在图5中示出了垂直双异质结构器件，其使用垂直异质结构几何图形，但是具有双异质结接触技术。如图所示，用于光收集工艺的主要结可以是n-Si/Ge垂直异质结。由于Ge/Si界面的特定的能带对准，所以这个配置有利。而且，与在图4中的水平双异质结构器件一样，通过掺杂锗层511p型的顶部部分，也可以提高探测器的效率。但是，代替与p-Ge直接接触的方法，可以通过与锗层511重叠的p+硅层507的狭窄段，与阳极接触。而且，直接在吸收的锗层511之下的n-硅层505内配置适度水平的掺杂，可以确保n-Si/p+Si结不在低压下击穿，同时依然在锗层511内产生足够的耗尽，以促进有效的光载流子收集，而没有过量的暗电流。

[0062] 图6示出根据本公开的一个示例实施方式的表面照明的水平双异质结构锗光电探测器。参照图6，示出了光电探测器600，包括本征硅层601、n+硅层603、p+硅层605、锗层607、接触609、n+硅手指611以及p+硅手指613。

[0063] 除了前面示出的波导探测器，双异质结构架构也可以应用于表面照明的光电探测器中。图6示出了水平结表面照明的光电二极管的实现方式。代替在锗层607上的金属手指和接触，阳极接触和阴极接触都可以通过与锗层607产生接触异质结的重掺杂的硅的手指611和613建立。

[0064] 本征硅层601可以包括硅而没有有意的掺杂剂，并且n+和p+硅层603和605可以是重掺杂的硅层，并且可以在n+硅手指611以及p+硅手指613中光电探测器600的中心光敏区域之上延伸。

[0065] 接触609可以包括在n+和p+硅层603和605上的金属层，并且可以在光电探测器600与其他器件之间提供电气互连。在光电探测器600内的异质结由在作为光吸收层的锗层607上的重掺杂的硅手指611和613构成，因此，金属接触与光吸收区域在空间上分离，从而减少散射。

[0066] 图7示出根据本公开的一个示例实施方式的垂直结表面照明的光电探测器。参照图7，示出了光电探测器700，分别包括n-硅层701、n+硅层703、p+硅层705、p-锗层707以及金属阳极和阴极接触709A和709B。

[0067] 在所示的实例中，可以通过产生接触性异质结构的在p-锗层707与p+硅705之间的窄重叠，产生阳极接触，即，经由p-锗层707。与垂直双异质结构波导探测器一样，位于锗707之下的适度掺杂的n-型硅层701产生实现光载流子收集的垂直结。可以直接在n+硅层703上产生阴极接触709B。在以上两种设计中，可以成功地从锗去除金属接触，同时给锗层707提供充足的电气连接，以便不阻碍器件的量子效率。

[0068] 图8示出根据本公开的一个示例实施方式的用于评估n型隧穿接触的测试结构。参照图8，示出了测试结构800，包括p型硅层801、n+硅层803A和803B、未掺杂的锗层807以及金属接触809A和809B。

[0069] 为了独立地控制和验证n型和p型隧穿接触的质量，可以在晶圆中形成合适的测试结构。在图8中示出的测试结构800包括包围未掺杂的锗的两个n+层，允许评估n型硅/锗异质结隧穿接触。具有不同的掺杂水平的结构的电流-电压和电容测量可以用于确定期望的光电探测器操作的合适掺杂水平。所述结构可以作为单结构或者在链路中测试，用于缺陷检测。

[0070] 图9示出根据本公开的一个示例实施方式的用于评估p型隧穿接触的测试结构。参照图9，示出了测试结构900，包括n型硅层801、p+硅层903A和903B、未掺杂的锗层907以及金属接触909A和909B。与测试结构800一样，测试结构900包括在锗层907的每侧上的相同掺杂，但是在此例中，具有p型掺杂质。

[0071] 具有不同的掺杂水平的结构的电流-电压和电容测量可以用于确定期望的光电探测器操作的合适掺杂水平。所述结构可以作为单结构或者在链路中测试，用于缺陷检测。

[0072] 图10示出根据本公开的一个示例实施方式的4探头异质结构测试结构。参照图10，示出了开尔文测试结构1000，包括n型硅1001、p+硅层1003、锗层1007以及探头接触1009。

[0073] 在一个实例场景中，一个或多个探头接触1009可以用作力量接触，并且一个或多个其他探头接触可以用作在开尔文内的感测接触。由于块状半导体电阻和金属插头电阻，所以开尔文(4探头)结构可以用于测量清除了寄生效应的实际接触电阻。具有相反掺杂的相同结构可以用于测试n型异质结。

[0074] 在一个示例实施方式中，公开了用于没有锗层接触的硅上锗光电探测器的方法和系统。关于此，本公开的多个方面可以包括具有光电探测器的半导体晶片，所述光电探测器包括n型硅层、锗层、p型硅层、以及在所述n型硅层和所述p型硅层的每个上的金属接触，并且其中，所述光电探测器可操作为：接收光信号；在所述锗层中吸收光信号；从吸收的光信号生成电信号；以及经由所述n型硅层和所述p型硅层将所述电信号传送出所述光电探测器。

[0075] 所述光电探测器可以包括水平结双异质结构，其中，所述锗层位于所述n型硅层和所述p型硅层之上。本征掺杂的硅层可以位于在所述n型硅层和所述p型硅层之间的锗层之下。锗层的最接近所述p型硅层的部分可以被p掺杂。所述光电探测器可以包括垂直结双异质结构，其中，所述锗层位于低掺杂的n型硅层之上。

[0076] 所述n型硅层和所述p型硅层可以在位于所述锗层之下的低掺杂的硅层的相反侧上，其中，所述p型硅层和所述低掺杂的n型硅层与所述锗层接触，而所述n型硅层不与所述锗层接触。所述锗层的顶部部分可以是掺杂的p型。所述光电探测器可以包括表面照明的双异质结构光电探测器。在所述表面照明的双异质结构光电探测器内的所述n型硅层和所述p型硅层可以包括相互交叉的手指。

[0077] 在另一个实例场景中，公开了用于没有锗层接触的硅上锗光电探测器的方法和系统。关于此，本公开的多个方面可以包括具有双异质结构光电探测器的半导体晶片，其中，所述双异质结构光电探测器包括n型硅层、在一部分锗层内具有p型掺杂的锗层、p型硅层、以及在所述n型硅层和所述p型硅层的每个上的金属接触，并且其中，所述双异质结构光电探测器可操作为：接收光信号；在所述锗层中吸收光信号；从吸收的光信号生成电信号；以及经由所述n型硅层和所述p型硅层将所述电信号传送出所述光电探测器。

[0078] 在本文中所使用的术语“电路”和“电路系统”表示物理电子元件(即，硬件)和任何可以配置硬件、由硬件执行和/或以其他方式与硬件相关联的软件和/或固件(“代码”)。例如，如在本文中所使用的，在执行代码的第一的一行或多行时，特定的处理器和存储器可以构成第一“电路”，并且在执行代码的第二的一行或多行时，可以构成第二“电路”。在本文中所使用的“和/或”是指由“和/或”连接的清单中的多项中的一个或多个。作为一个例子，“x和/或y”表示三元素组{(x),(y),(x,y)}中的任何元素。换言之，“x和/或y”表示“x和y中的一个或两个”。作为另一个实例，“x、y和/或z”表示七元素组{(x),(y),(z),(x,y),(x,z),(y,z),(x,y,z)}中的任何元素。换言之，“x、y和/或z”表示“x、y和z中的一个或多个”。如在本文中所使用的术语“示例性”表示用作一个非限制性的实例、例证或说明。在本文中所使用的术语“例如”陈述一个或多个非限制性的实例、例证或说明的列表。在本文中所使用的电路系统或器件“可操作”为每当电路系统或器件包括用于执行功能的必要硬件和代码(如果需要的话)时，执行该功能，与是否禁用或未启用(例如，通过用户可配置的设置、工厂调整(trim)等)该功能的执行无关。

[0079] 虽然参照某些实施方式描述了本公开，但是本领域的技术人员要理解的是，在不背离本公开的范围的情况下，可以进行各种变化，并且可以代替等同物。此外，在不背离其范围的情况下，可以进行很多修改，以使特定的情况或材料适合于本公开的教导内容。因此，本公开不限于所公开的特定实施方式，但是本公开包括在所附权利要求的范围内的所有实施方式。