本发明提供了一种增强型AlGaN/GaN高电子迁移率晶体管的制备方法，方法依次在一衬底上生长GaN或AlN成核层、GaN缓冲层、GaN沟道层、AlN插入层、AlGaN势垒层及InGaN帽层，并在AlGaN势垒层上制作源极和漏极，并在InGaN帽层上制作栅极，得到增强型的AlGaN/GaN高电子迁移率晶体管。本发明中的InGaN帽层含有大量In空位，由于In空位的大量存在会吸附电子，整个帽层呈现电负性，这样使势垒层导带能级抬高，从而耗尽沟道的二维电子气，实现器件的增强型，并且避免了传统P型帽层较难实现高浓度p掺杂的难点，增强了器件制备的可操作性。
1.一种增强型AlGaN/GaN高电子迁移率晶体管的制备方法，其特征在于，包括：S1，在一衬底上生长一GaN或AlN低温成核层；
S2，在所述GaN或AlN成核层上生长一GaN缓冲层；
S5，在所述AlN插入层上生长一AlGaN势垒层；
S6，在所述AlGaN势垒层的表面部分区域生长一InGaN帽层，其中，所述InGaN帽层含有In空位，由于In空位的存在会吸附电子，整个帽层呈现电负性；
S7，在所述AlGaN势垒层表面上未生长所述InGaN帽层的区域，分别制作源极和漏极，并在所述InGaN帽层上制作栅极；其中，所述步骤S6包括：
S61，在所述AlGaN势垒层上沉积一SiO2层；
S62，对所述SiO2层进行刻蚀，以使所述AlGaN势垒层的表面部分区域露出；
S63，在所述AlGaN势垒层表面所露出的部分区域上生长一含有In空位的InGaN帽层。
2.根据权利要求1所述的AlGaN/GaN高电子迁移率晶体管的制备方法，所述步骤S61中，采用PECVD方法沉积所述SiO2层，其中，所述SiO2层的厚度为100-200nm，沉积时温度为200-
3.根据权利要求1所述的增强型AlGaN/GaN高电子迁移率晶体管的制备方法，其特征在于，所述步骤S63中，通过交替进行低温生长和高温退火，以周期性地生长所述含有In空位的InGaN帽层，其中，每个周期的生长厚度为5-10nm，所述含有In空位的InGaN帽层总厚度为
4.根据权利要求3所述的增强型AlGaN/GaN高电子迁移率晶体管的制备方法，其特征在于，含有In空位的InGaN帽层低温生长的温度为700-800℃，高温退火的温度为900-1000℃，每个周期高温退火的时间为5-10min。
5.根据权利要求1所述的增强型AlGaN/GaN高电子迁移率晶体管的制备方法，其特征在于，所述步骤S7中，在所述AlGaN势垒层表面上制作源极和漏极之前，采用湿法腐蚀方法去除所述AlGaN势垒层上的剩余的SiO2层。
6.根据权利要求1所述的增强型AlGaN/GaN高电子迁移率晶体管的制备方法，其特征在于，还包括：S8，在所述源极和漏极上沉积Ti/Al/Ti/Au或Ti/Al/Ni/Au，并对所述源极和漏极进行退火，以形成欧姆接触；在所述栅极上沉积Ni/Au，并对所述栅极进行退火，以形成肖特基接触。
7.根据权利要求1所述的增强型AlGaN/GaN高电子迁移率晶体管的制备方法，其特征在于，采用金属有机化学气相沉积方法进行外延生长，以生长出所述GaN或AlN成核层、GaN缓冲层、GaN沟道层、AlN插入层、AlGaN势垒层及含有In空位的InGaN帽层。
8.根据权利要求1所述的增强型AlGaN/GaN高电子迁移率晶体管的制备方法，其特征在于，所述GaN或AlN成核层的厚度为10-150nm；
所述AlGaN势垒层的厚度为10-30nm，并且Al的含量为15％-30％。
9.根据权利要求1所述的增强型AlGaN/GaN高电子迁移率晶体管的制备方法，其特征在于，所述衬底为蓝宝石、碳化硅或硅中的一种。
一种增强型AlGaN/GaN高电子迁移率晶体管的制备方法
技术领域
[0001] 本发明属于半导体领域，尤其涉及一种增强型AlGaN/GaN高电子迁移率晶体管(HEMT)的制备方法。
背景技术
[0002] GaN作为第三代宽禁带半导体材料，已然成为当下的研究热点。GaN具有禁带宽度大、临界击穿电场高、电子饱和漂移速率高等特点，在制备大功率、高频、高速、小体积的半导体功率器件方面具有独特的优势。
[0003] 以AlGaN/GaN为代表的GaN基电力电子器件，由于其自身的自发极化效应和压电极化效应，在异质结界面处会产生大量的二维电子气，其浓度可达1013cm-2量级，电子迁移率2000cm2/V·s以上。这些性质导致AlGaN/GaN基功率器件具有电流密度大、导通电阻低、功率密度大等优势。这让其在电池管理、风力发电、太阳能电池、电动汽车等电力电子领域有着广泛的应用前景。
[0004] 由于AlGaN/GaN电力电子器件通常为耗尽型器件，这让其在电路设计上增加了功耗和电路设计的复杂程度。同时在功率电子应用中，由于其常开的特性导致电路工作的安全性大大降低，在栅失效的情况下由于缺少自保护机制，导致存在严重的安全隐患。基于以上缺陷，增强型高电子迁移率器件目前已经成为了研究的重点和热点。
[0005] 针对增强型器件的研究，目前通常采用刻蚀凹栅、氟离子注入、生长p-GaN或者p-AlGaN帽层等方法来耗尽栅极下方沟道的二维电子气。但这些方法在工艺和器件性能上都有较大的缺陷，例如凹栅刻蚀工艺难以精确控制，同时引入的刻蚀损伤较大，会导致电流崩塌现象，恶化器件的可靠性；氟离子注入也会带来一系列稳定性问题；生长P型帽层由于自补偿效应和受主杂质激活能高等因素，使得受主掺杂原子的掺入效率低，很难实现高掺杂浓度的p型帽层生长。
发明内容
[0006] (一)要解决的技术问题
[0007] 本发明的目的在于，提供一种增强型AlGaN/GaN高电子迁移率晶体管的制备方法，实现了增强型的AlGaN/GaN高电子迁移率晶体管，并且方法具有工艺可控、刻蚀损伤小、器件工艺可靠性高的优点。
[0008] (二)技术方案
[0009] 本发明提供一种增强型AlGaN/GaN高电子迁移率晶体管的制备方法，包括：
[0010] S1，在一衬底上生长一GaN或AlN低温成核层；
[0011] S2，在GaN或AlN成核层上生长一GaN缓冲层；
[0012] S3，在GaN缓冲层上生长一GaN沟道层；
[0013] S4，在GaN沟道层上生长一AlN插入层；
[0014] S5，在AlN插入层上生长一AlGaN势垒层；
[0015] S6，在AlGaN势垒层的表面部分区域生长一InGaN帽层，其中，InGaN帽层含有In空位；
[0016] S7，在AlGaN势垒层表面上未生长所述InGaN帽层的区域，分别制作源极和漏极，并在所述InGaN帽层上制作栅极。
[0017] (三)有益效果
[0018] 本发明中的InGaN帽层含有大量In空位，由于In空位的大量存在会吸附电子，整个帽层呈现电负性，这样使势垒层导带能级抬高，从而耗尽沟道的二维电子气，实现器件的增强型，并且避免了传统P型帽层较难实现高浓度p掺杂的难点，增强了器件制备的可操作性。
附图说明
[0019] 图1是本发明制得的增强型AlGaN/GaN高电子迁移率晶体管的示意图。
[0020] 图2是本发明提供的增强型AlGaN/GaN高电子迁移率晶体管的制备方法的流程图。
具体实施方式
[0021] 本发明提供一种增强型AlGaN/GaN高电子迁移率晶体管的制备方法，方法依次在一衬底上生长GaN或AlN成核层、GaN缓冲层、GaN沟道层、AlN插入层、AlGaN势垒层及含有In空位的InGaN帽层，并在AlGaN势垒层上制作源极和漏极，并在InGaN帽层上制作栅极，得到增强型的AlGaN/GaN高电子迁移率晶体管。本发明中的InGaN帽层含有大量In空位，由于In空位的大量存在会吸附电子，整个帽层呈现电负性，这样使势垒层导带能级抬高，从而耗尽沟道的二维电子气，实现器件的增强型，并且避免了传统P型帽层较难实现高浓度p掺杂的难点，增强了器件制备的可操作性。
[0022] 图2是本发明提供的增强型AlGaN/GaN高电子迁移率晶体管的制备方法的流程图，如图2所示，方法包括：
[0023] S1，在一衬底上生长一GaN或AlN低温成核层；
[0024] S2，在GaN或AlN成核层上生长一GaN缓冲层；
[0025] S3，在GaN缓冲层上生长一GaN沟道层；
[0026] S4，在GaN沟道层上生长一AlN插入层；
[0027] S5，在AlN插入层上生长一AlGaN势垒层；
[0028] S6，在AlGaN势垒层的表面部分区域生长一InGaN帽层，其中，InGaN帽层含有In空位；
[0029] S7，在AlGaN势垒层表面上未生长InGaN帽层的区域，分别制作源极和漏极，并在InGaN帽层上制作栅极；
[0030] S8，在源极和漏极上沉积Ti/Al/Ti/Au或Ti/Al/Ni/Au，并对源极和漏极进行退火，以形成欧姆接触；在栅极上沉积Ni/Au，并对栅极进行退火，以形成肖特基接触。
[0031] 进一步，步骤S6包括：
[0032] S61，在AlGaN势垒层上沉积一SiO2层；
[0033] S62，对SiO2层进行刻蚀，以使AlGaN势垒层的表面部分区域露出，其中，刻蚀的具体步骤包括涂胶、曝光、显影、固膜及刻蚀；
[0034] S63，在AlGaN势垒层表面所露出的部分区域上生长一含有In空位的InGaN帽层。
[0035] 进一步，步骤S61中，采用PECVD方法沉积SiO2层，其中，SiO2层的厚度为100-200nm，沉积时温度为200-400℃。
[0036] 进一步，步骤S63中，通过交替进行低温生长和高温退火，以周期性地生长含有In空位的InGaN帽层，其中，每个周期的生长厚度为5-10nm，InGaN帽层总厚度为50-150nm。
[0037] 进一步，含有In空位的InGaN帽层低温生长的温度为700-800℃，高温退火的温度为900-1000℃，每个周期高温退火的时间为5-10min。
[0038] 进一步，步骤S7中，在AlGaN势垒层表面上制作源极和漏极之前，采用湿法腐蚀方法去除所述AlGaN势垒层上的剩余的SiO2层。
[0039] 进一步，采用金属有机化学气相沉积方法进行外延生长，以生长出GaN或AlN成核层、GaN缓冲层、GaN沟道层、AlN插入层、AlGaN势垒层及含有In空位的InGaN帽层，具体包括：
[0040] 将温度设为500-600℃之间，压力调整到300-600Torr之间，生长10-150nm的低温GaN或者AlN成核层；
[0041] 将温度升高到900-1100℃之间，压力降低到50-200Torr之间，生长C自掺杂的半绝缘高阻GaN层2-3μm；
[0042] 将温度调整到1000-1200℃之间，压力调整为200-500Torr之间，生长高迁移率的GaN沟道层10-100nm；
[0043] 将温度调整到800-1050℃之间，压力调整为50-100Torr，生长AlN掺入层，厚度为1-3nm。
[0044] 将温度调整到800-1050℃之间，压力调整到50-100Torr，生长AlGaN势垒层，厚度为10-30nm，Al组分在15-30％之间。
[0045] 进一步，本发明所采用的衬底均为蓝宝石、碳化硅或者硅衬底。
[0046] 图1是本发明制得的AlGaN/GaN高电子迁移率晶体管的示意图，如图1所示，AlGaN/GaN高电子迁移率晶体管从下至上依次在衬底生长有GaN或AlN成核层、GaN缓冲层、GaN沟道层、AlN插入层、AlGaN势垒层及InGaN帽层，AlGaN势垒层还上分别制作有源极和漏极，并且InGaN帽层制作有栅极。其中，InGaN帽层中含有大量In空位，由于InGaN材料在相对较低的温度下生长，由于In-N之间的原子键能较弱，当温度升高时，In原子容易挥发，形成In空位，形成In空位以后，空位最近邻原子各有一个不成对的电子，成为不饱和共价键，这些键倾向于接受电子从而使In空位在体材料中呈现出受主杂质的性质。这样，利用低温生长高温退火周期重复的生长工艺生长出含有大量In空位的较厚的InGaN帽层。帽层中由于In空位的大量存在会吸附电子，整个帽层呈现电负性，这样使势垒层导带能级抬高，从而耗尽沟道的二维电子气，实现器件的增强型。
[0047] 为使本发明的目的、技术方案和优点更加清楚明自，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
[0048] 1、将蓝宝石，碳化硅或者硅衬底清洗干净放入金属有机化学气相沉积(MOCVD)系统中，温度升高到500-600℃之间，压力调整到300-600Torr之间，生长10-150nm的低温GaN或者AlN成核层。
[0049] 2、将温度升高到900-1100℃之间，压力降低到50-200Torr之间，生长C自掺杂的半绝缘高阻GaN层2-3μm。
[0050] 3、将温度调整到1000-1200℃之间，压力调整为200-500Torr之间，生长高迁移率的GaN沟道层10-100nm。
[0051] 4、将温度调整到800-1050℃之间，压力调整为50-100Torr，生长AlN插入层，厚度为1-3nm。
[0052] 5、将温度调整到800-1050℃之间，压力调整到50-100Torr，生长AlGaN势垒层，厚度为10-30nm，Al组分在15-30％之间。
[0053] 6、将生长的结构放入PECVD炉中，在200-400℃之间，沉积一层厚度在100-200nm之间的SiO2层。
[0054] 7、在沉积有SiO2层的器件上涂胶、曝光、显影、固膜、刻蚀，在HEMT栅极区域开孔，留下除栅极区域以外的SiO2掩膜。
[0055] 8、将以上器件放入MOCVD系统中进行二次外延，生长含有大量In空位的InGaN帽层。具体是先将温度升到700-800℃之间，通入In源，Ga源，在此温度下生长约5-10nm的帽层，然后升高温度到900-1000℃之间，保持该温度5-10min，以确保所生长InGaN薄层中的In原子充分挥发形成In空位，然后将温度降回InGaN层生长温度进行生长，重复循环以上步骤，使生长的含有大量In空位的InGaN帽层的总厚度达到约50-150nm。
[0056] 9、采用湿法腐蚀的工艺去除掉器件表面除栅极区域以外的SiO2层。
[0057] 10、在HEMT器件的源、漏极区域沉积Ti/Al/Ti/Au或Ti/Al/Ni/Au，在栅极区域沉积Ni/Au，分别退火后形成欧姆接触和肖特基接触。
[0058] 以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
