本发明属于电子技术领域，具体涉及一种抗振铃电路。本发明主要是通过一个同步整流管栅极放电电路，电路在过零之后，并没有立刻把同步整流管关闭，而是将同步整流管栅极迅速放电到一个很低的电位，使其弱导通，等到电感两端电压相等时，彻底关断同步整流管，此时电路处于稳态，SW将稳定等于输出电压，不会振荡，从而达到了抗振铃的效果。
1.一种抗振铃电路，包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第十PMOS管MP10、第十一PMOS管MP11、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第一电阻R1、第二电阻R2、电容C1、反相器、施密特触发器和电流源；其中，第一PMOS管MP1的源极接电源，其栅极接第十一PMOS管MP11的漏极；
第四PMOS管MP4的源极接第一PMOS管MP1的漏极，第四PMOS管MP4的栅极接反相器的输出端；反相器的输入端接外部过零标识信号；
第五PMOS管MP5的源极接第四PMOS管MP4的漏极，第五PMOS管MP5的栅极接第八PMOS管MP8的漏极；
第一NMOS管MN1的漏极接第五PMOS管MP5的漏极，第一NMOS管MN1的栅极接第八PMOS管MP8的漏极，第一NMOS管MN1的源极通过第一电阻R1后接地；
第二NMOS管MN2的漏极接第五PMOS管MP5的漏极，第二NMOS管MN2的栅极接反相器的输出端，第二NMOS管MN2的源极接地；
第九PMOS管MP9的源极接第八PMOS管MP8的漏极，第九PMOS管MP9的栅极接反相器的输出端，第九PMOS管MP9的漏极通过第二电阻R2后接地；
第三NMOS管MN3的漏极接第八PMOS管MP8的漏极，第三NMOS管MN3的栅极接第九PMOS管MP9的漏极，第三NMOS管MN3的源极接地；
第二PMOS管MP2的源极接电源，其栅极接第十一PMOS管MP11的漏极；
第三PMOS管MP3的源极接第二PMOS管MP2的漏极，第三PMOS管MP3的栅极接施密特触发器的输出端；施密特触发器的输入端接第五PMOS管MP5的漏极；
第六PMOS管MP6的源极接电源，其栅极与漏极互连；
第四NMOS管MN4的漏极接第三PMOS管MP3的漏极和第六PMOS管MP6的漏极，第四NMOS管MN4的栅极接施密特触发器的输出端；第四NMOS管MN4漏极、第三PMOS管MP3漏极和第六PMOS管MP6漏极的连接点通过电容后接地；
第五NMOS管MN5的漏极接第四NMOS管MN4的源极，第五NMOS管MN5的栅极接第十PMOS管MP10的漏极，第五NMOS管MN5的源极接地；
第七PMOS管MP7的源极接电源，其栅极接第六PMOS管MP6的漏极；
第八PMOS管MP8的源极接第七PMOS管MP7的漏极，第八PMOS管MP8的栅极接反相器的输出端；
第六NMOS管MN6的漏极和栅极接第八PMOS管MP8的漏极，第六NMOS管MN6的源极接地；
第十PMOS管MP10的源极接电源，其栅极接第十一PMOS管MP11的漏极；
第七NMOS管MN7的漏极和栅极接第十PMOS管MP10的漏极，第七NMOS管MN7的源极接地；
第十一PMOS管MP11的源极接电源，其栅极与漏极互连，其漏极接电流源的一端，电流源的另一端接地；
第五PMOS管栅极、第一NMOS管MN1栅极、第九PMOS管MP9源极、第三NMOS管MN3漏极、第六NMOS管MN6栅极和漏极、第八PMOS管MP8漏极的连接点为抗振铃电路的输出端。
一种抗振铃电路
技术领域
[0001] 本发明属于BUCK型DC-DC变换器技术领域，具体涉及一种抗振铃电路。
背景技术
[0002] 在一般的BUCK型DC-DC变换器架构中，如图1所示，PCH为功率上管，NCH为同步整流开关管，电容C为PCH和NCH的漏极对地的寄生电容，在CCM模式下，电感电流在整个周期内不会过零，电容C在同步整流管开时被NCH短路，在功率上管开时被PCH和电源形成的低阻抗回路短路，因此不会出现振荡现象，然而在DCM模式下，当电路过零之后，上下管同时关闭，没有低阻抗回路将C短路，因此，由电感L,寄生电容C，负载电容CL和负载电阻R的并联共同构成了LC振荡环路，SW端会形成明显的高频振荡，这些振荡的基波和谐波，都可能通过电感的磁场泄露或寄生电容耦合到RF等敏感电路中，影响电路的正常工作。
发明内容
[0003] 本发明的目的是为了防止BUCK在检测到过零后直接关断同步整流管造成SW振荡的影响，提出一种可以让同步整流管栅极缓慢放电，泻放电感多余能量的电路。
[0004] 本发明的技术方案为：一种抗振铃电路，包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第十PMOS管MP10、第十一PMOS管MP11、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第一电阻R1、第二电阻R2、电容C1、反相器、施密特触发器和电流源；其中，[0005] 第一PMOS管MP1的源极接电源，其栅极接第十一PMOS管MP11的漏极；
[0006] 第四PMOS管MP4的源极接第一PMOS管MP1的漏极，第四PMOS管MP4的栅极接反相器的输出端；反相器的输入端接外部过零标识信号；
[0007] 第五PMOS管MP5的源极接第四PMOS管MP4的漏极，第五PMOS管MP5的栅极接第八PMOS管MP8的漏极；
[0008] 第一NMOS管MN1的漏极接第五PMOS管MP5的漏极，第一NMOS管MN1的栅极接第八PMOS管MP8的漏极，第一NMOS管MN1的源极通过第一电阻R1后接地；
[0009] 第二NMOS管MN2的漏极接第五PMOS管MP5的漏极，第二NMOS管MN2的栅极接反相器的输出端，第二NMOS管MN2的源极接地；
[0010] 第九PMOS管MP9的源极接第八PMOS管MP8的漏极，第九PMOS管MP9的栅极接反相器的输出端，第九PMOS管MP9的漏极通过第二电阻R2后接地；
[0011] 第三NMOS管MN3的漏极接第八PMOS管MP8的漏极，第三NMOS管MN3的栅极接第九PMOS管MP9的漏极，第三NMOS管MN3的源极接地；
[0012] 第二PMOS管MP2的源极接电源，其栅极接第十一PMOS管MP11的漏极；
[0013] 第三PMOS管MP3的源极接第二PMOS管MP2的漏极，第三PMOS管MP3的栅极接施密特触发器的输出端；施密特触发器的输入端接第五PMOS管MP5的漏极；
[0014] 第六PMOS管MP6的源极接电源，其栅极与漏极互连；
[0015] 第四NMOS管MN4的漏极接第三PMOS管MP3的漏极和第六PMOS管MP6的漏极，第四NMOS管MN4的栅极接施密特触发器的输出端；第四NMOS管MN4漏极、第三PMOS管MP3漏极和第六PMOS管MP6漏极的连接点通过电容后接地；
[0016] 第五NMOS管MN5的漏极接第四NMOS管MN4的源极，第五NMOS管MN5的栅极接第十PMOS管MP10的漏极，第五NMOS管MN5的源极接地；
[0017] 第七PMOS管MP7的源极接电源，其栅极接第六PMOS管MP6的漏极；
[0018] 第八PMOS管MP8的源极接第七PMOS管MP7的漏极，第八PMOS管MP8的栅极接反相器的输出端；
[0019] 第六NMOS管MN6的漏极和栅极接第八PMOS管MP8的漏极，第六NMOS管MN6的源极接地；
[0020] 第十PMOS管MP10的源极接电源，其栅极接第十一PMOS管MP11的漏极；
[0021] 第七NMOS管MN7的漏极和栅极接第十PMOS管MP10的漏极，第七NMOS管MN7的源极接地；
[0022] 第十一PMOS管MP11的源极接电源，其栅极与漏极互连，其漏极接电流源的一端，电流源的另一端接地；
[0023] 第五PMOS管栅极、第一NMOS管MN1栅极、第九PMOS管MP9源极、第三NMOS管MN3漏极、第六NMOS管MN6栅极和漏极、第八PMOS管MP8漏极的连接点为抗振铃电路的输出端。
[0024] 本发明的有益效果为，通过控制下管栅极放电速率使下管缓慢关断，释放掉传统电路中图1中SW处寄生电容和电感的多余能量，使SW能稳定到输出电压，不会振荡。
附图说明
[0025] 图1为BUCK型DC-DC变换器的结构图；
[0026] 图2为本发明驱动电路与同步整流管栅极放电电路的连接方式的示意图；
[0027] 图3为本发明同步整流管栅极放电电路的具体实现图；
[0028] 图4为本发明过零时同步整流管栅极放电电路的等效图；
[0029] 图5为同步整流管栅极放电电路模块在阶段1时同步整流管栅极电荷放电示意图；
[0030] 图6为同步整流管栅极放电电路模块在阶段2时同步整流管栅极电荷放电示意图；
[0031] 图7为同步整流管栅极放电电路模块在阶段3、4时同步整流管栅极电荷放电示意图；
[0032] 图8为无抗振铃电路SW电压与电感电流的示意图；
[0033] 图9为有抗振铃电路SW电压与电感电流的示意图。
具体实施方式
[0034] 下面结合附图，详细描述本发明的技术方案：
[0035] 如图2所示，为驱动电路与同步整流管栅极放电电路的连接方式，在轻载模式下，当BG为高时，同步整流管打开，系统检测到过零后，过零比较器输出跳高，通过或门屏蔽环路，使晶体管MP1截止，同步整流管栅信号浮空，同时开关管MN3打开，从而MN2和同步整流管构成了一个电流镜结构，此时同步整流管以一定电流对SW点进行能量的泻放，减小了SW振铃现象。
[0036] 而同步整流管栅极放电电路的具体实现图如图3所示:
[0037] 原理为：
[0038] 1：系统不过零时，过零标志信号ZCD_Flag为低，此时晶体管MP4，MP8，MP9截止，因此同步整流管栅极信号BG在这个模块中处于浮空状态，所以，在不过零时，该电路不会对BG信号有任何影响。
[0039] 2：系统过零时，同步整流管栅极浮空，ZCD_Flag信号跳高，同步整流管栅极放电电路开始工作，该电路的简化等效电路图如图4所示，其中R1是为了调整BG的翻转电压。
[0040] 细化整个过程(瞬态过程)，应该如下：
[0041] 检测到系统过零后，图4所示电路可以分为五个阶段工作：
[0042] (1)在轻载模式下，开同步整流管时，当检测到系统过零后，BG电压为电源电压VIN，开关管MP3关闭，MN4打开，因为此时BG电位很高，晶体管MP7工作在线性区，且随着BG电压的下降，晶体管MP7逐渐进入饱和区。同时，系统过零后，电感电流开始反灌，SW电压增加，变为正值，但在过零之后的初期，BG电压很高，SW电压接近于零，同步整流管工作在深线性区。并随着SW电压的增加，电感电流逐渐增加。此时，同步整流管栅极电荷通过晶体管MN6和MN3和R2三条支路快速放电，晶体管MP7的电流用于对同步整流栅极放电速率的控制。如图5所示。(CG表示同步整流管栅极等效电容，I表示同步整流管栅极放电电流)[0043] (2)当BG电压下降到一个阈值VBG1时，晶体管MP5打开，MN1关闭，SMIT1触发器输出跳低(其中电阻R4是为了调整翻转阈值VBG1，使VBG1大于电源电压VIN的一半)，这时，晶体管MP3打开，MN4关闭，电流I1对电容C1充电，使MP7栅极电压逐渐增加，最终关断MP7，如图6所示。在这一阶段中，由于BG电压仍然很高，同步整流管工作在线性区，反灌的电感电流仍然在增加，SW电压也在增加。
[0044] (3)当晶体管MP7关闭后，同步整流管栅极电容通过二极管连接的晶体管MN3和MN6还有电阻R2放电，随着BG电压的进一步下降,SW电压的增加，同步整流管开始进入饱和区，反灌电感电流达到最大值，之后随着BG的电压的继续减小，电感电流开始减小。电阻R2起到分流的作用，使流过MN3和MN6的电流减小，从而使镜像到同步整流管的电流减小，起到了控制电感电流的作用。该过程的同步整流管栅极放电示意图如图7所示。
[0045] (4)当BG电压下降很低时，晶体管MN3和MN6工作在亚阈区，此时同步整流管栅极上的电荷放电速率非常缓慢，SW电压接近于输出电压VOUT，电感电流也接近于零，但不会降到零，保证了SW处的寄生电容和电感的多余能量可以通过这个通路进行泄放，从而减小SW点的振铃现象，降低系统EMI干扰。
[0046] (5)最后的一个阶段，就是输出电压通过负载下降到了一定的电压后，系统进入下一个周期，此时，才完全关断同步整流管，开启功率上管。周而复始。
[0047] 综上所述，本发明提出了一种通过使过零后缓慢关断同步整流管的电路，既能控制反灌电感电流大小，又能减小SW的振铃现象。
