多层电路及其制造方法

摘要

公开了多层电路及其制造方法。用金属层作为水分扩散屏障以在暴露于水分之后减少电气性能随着时间的劣化的多层基板以及设计和制造的方法。所述方法包括：确定设置在上金属层和下层信号线之间的绝缘体材料的扩散速率；以及使用所述绝缘体材料的扩散系数和所述扩散速率计算所述上金属层的平面开口和所述下层信号线之间的横向偏移距离并且所述横向偏移距离用于确定随着时间的目标插入损耗劣化。

权利要求

1.一种方法，包括：

确定设置在上金属层和下层信号线之间的绝缘体材料的扩散速率；以及使用所述绝缘体材料的扩散系数和所述扩散速率计算所述上金属层的平面开口和所述下层信号线之间的横向偏移距离并且所述横向偏移距离用于确定随着时间的目标插入损耗劣化。

2.根据权利要求1所述的方法，其中所述扩散速率基于计算的所述绝缘体材料的扩散系数。

3.根据权利要求2所述的方法，其中使用菲克定律计算所述扩散系数。

4.根据权利要求2所述的方法，其中使用环境条件计算所述扩散速率。

5.根据权利要求4所述的方法，其中所述环境条件包括湿度和温度。

6.根据权利要求4所述的方法，其中所述计算步骤使用所设立的、水分将与所述下层信号线发生接触的时间。

7.根据权利要求1所述的方法，其中所述计算步骤计算所设立的、水分将与所述下层信号线发生接触的时间。

8.根据权利要求1所述的方法，其中所述计算步骤还计算E(max)，所述E(max)等于所述横向偏移距离加上在所述上金属层和所述下层信号线之间的沿着正交方向的电气设计距离。

9.根据权利要求1所述的方法，其中使用用于高速信号性能的目标水分敏感度水平计算所述横向偏移距离。

10.一种方法，包括：

确定设置在上金属层和下层信号线之间的绝缘体材料的扩散系数；

设立环境条件；

设立电路将维持预定的电气性能的时间，以及

使用所述扩散系数、所述环境条件和所述时间计算所述上金属层的平面开口和所述下层信号线之间的横向偏移距离。

11.根据权利要求10所述的方法，其中所述横向偏移距离的所述计算使用基于所述扩散系数的所述绝缘体材料的扩散速率。

12.根据权利要求10所述的方法，其中所设立的时间是水分将与所述下层信号线发生接触的时间。

13.根据权利要求10所述的方法，其中使用菲克定律计算所述扩散系数。

14.根据权利要求10所述的方法，其中所述环境条件包括湿度和温度。

15.根据权利要求10所述的方法，其中所述计算步骤还计算E(max)，所述E(max)等于所述横向偏移距离加上在所述上金属层和所述下层信号线之间的沿着正交方向的电气设计距离。

16.根据权利要求10所述的方法，其中所述横向偏移距离是使用用于高速信号性能的目标水分敏感度水平计算的距离。

17.一种结构，包括设置在外金属层和信号线之间的绝缘体层，其中在所述外金属层的平面开口和所述信号线之间设置有使受控制的插入损耗在预定的环境条件下在预定的时间段内稳定的横向偏移距离，其中所述横向偏移距离是使用用于高速信号性能的目标水分敏感度水平计算得到的。

18.根据权利要求17所述的结构，其中所述结构包括超低热膨胀系数(CTE)有机电路。

说明书

多层电路及其制造方法

技术领域

[0001] 本发明涉及半导体结构，更具体地，涉及使用金属层作为水分扩散屏障以在暴露于水分之后减少电气性能随着时间的劣化的多层基板以及设计和制造的方法。

背景技术

[0002] 在电子器件制造中，电子封装是半导体器件制造的最后阶段之一。电路封装产业的趋势是在基板中使用超低CTE有机材料用于封装。然而，已经发现的是，有机材料对水分敏感，该水分由于插入损耗而可能导致电路内的电气性能劣化。即，水分可以进入封装体并传播到下层信号线，这将使电气性能劣化。这也被称为水分引起的插入损耗。

[0003] 为了避免这样的电气性能劣化，维持干燥的环境是必要的。然而，这种干燥的环境有时间限制、实现起来昂贵并且有助于静电放电。另一个防止电气性能劣化的方案是使用化学品。但是，这样的化学品对环境有害。

发明内容

[0004] 在本发明的一个方面中，一种方法包括确定水通过设置在上金属层和下层信号线之间的绝缘体材料的扩散速率。所述方法还包括使用绝缘体材料的扩散系数和所述扩散速率计算上金属层的平面开口和下层信号线之间的扩散距离。

[0005] 在本发明的一个方面中，一种方法包括确定设置在上金属层和下层信号线之间的绝缘体材料的扩散系数。所述方法还包括设立环境条件和设立其间电路将维持预定的电气性能的时间。所述方法还包括使用扩散系数、环境条件和时间计算上金属层的平面开口和下层信号线之间的横向偏移距离。

[0006] 在本发明的一个方面中，一种结构包括设置在外金属层和信号线之间的绝缘体层，其中所述绝缘体层采用使受控制的插入损耗在预定的环境条件下在预定的时间段内稳定的扩散距离以及用于高速信号性能的目标水分敏感度水平。

[0007] 在本发明的另一方面中，提供一种有形地体现于机器可读存储介质中的用于设计、制造或测试集成电路的设计结构。所述设计结构包括本发明的结构。在其它实施例中，在机器可读数据存储介质上编码的硬件描述语言(HDL)设计结构包括当在计算机辅助设计系统中被处理时生成包括本发明的所述结构的多层基板的机器可执行表示的元件。在另外实施例中，为生成多层基板的功能设计模型提供在计算机辅助设计系统中的一种方法。所述方法包括生成多层基板的结构元件的功能表示。

附图说明

[0008] 参照给出的多个附图，通过本发明的示例性实施例的非限制性示例的方式，在下文对本发明进行详细地说明。

[0009] 图1示出了根据本发明的方面的完整的多层基板剖面；

[0010] 图2示出了根据本发明的方面的多层基板的部分剖面图；

[0011] 图3A和图3B示出了在干燥和吸收水分之后这两种情况下常规结构和本发明的多层基板之间的插入损耗的比较；

[0012] 图4示出了用于设计本发明的多层基板的流程图；以及

[0013] 图5是用于半导体设计、制造和/或测试的设计过程的流程图。

具体实施方式

[0014] 本发明涉及半导体结构，更具体地，涉及使用金属层作为水分扩散屏障以改进电气性能的多层基板以及设计和制造的方法。更具体地，本发明的多层基板的设计通过防止由于水分通过基板包层(例如，外金属层)中的一个或多个通孔侵入所导致的电气性能的劣化来改进电气性能。在具体实施例中，多层基板与超低热膨胀系数(CTE)有机电路一起使用，以通过减缓水分扩散到下层信号线来控制插入损耗。

[0015] 在实施例中，多层基板利用平面开口(例如，上金属层中的通孔)和信号线(也被称为信号迹线)之间的设计的横向偏移来防止水分传播到下层信号线。为了设置横向偏移，设计多层基板的方法考虑很多不同因素，包括例如绝缘体层的扩散速率、扩散系数、湿度、时间和温度，以维持插入损耗标准。

[0016] 本领域技术人员应理解，扩散速率是基于菲克(Fick)定律的变量；而扩散系数是与特定材料相关联的固定术语。例如，扩散速率可以是水分行进了材料的一定距离(例如，通过一定厚度)的时间；而扩散系数可以是基于在1个大气压下每分钟通过一平方厘米的表面扩散0.001mm的距离的气体的毫升数。在实施例中，本发明的方法还考虑(或者可以计算)基于给定的扩散系数、环境条件和用于高速信号性能的目标水分敏感度水平的贮藏寿命。因此，本发明的所述方法提供了用于具有稳定的受控制的插入损耗的超低CTE有机电路布图的设计以及为了低插入损耗而距离叠层边缘的设计电路缩进(setback)。

[0017] 本发明的多层基板可以使用许多不同工具按照许多方式来制造。然而，一般而言，方法论和工具用于形成具有微米级尺寸的结构。已经根据集成电路(IC)技术采用了用于制造本发明的多层基板的所述方法论(即，技术)。例如，本发明的结构构建在晶片上并且在晶片的顶部上的通过光刻过程图案化的材料的膜中实现。具体地，本发明的多层基板的制造使用三个基本的构建块：(i)在基板上沉积材料的薄膜，(ii)通过光刻成像在所述膜上施加图案化的掩模，以及(iii)依据掩模选择性地蚀刻所述膜。

[0018] 图1示出了根据本发明的方面的多层基板。具体地，多层基板10包括核心层12以及交替的金属层14和绝缘体层16。在实施例中，核心层12可以是例如大概200微米厚的玻璃纤维环氧树脂基板；但是本发明也考虑其它材料和厚度。金属层14可以是例如铜。绝缘体层16可以是例如基于聚酰亚胺的电介质材料或具有超低CTE的其它有机材料。

[0019] 在实施例中，外金属层14a由连续的金属平面组成，用作内部绝缘体层16的水分扩散屏障。在一些设计中，与内部的金属层14相比，外金属层14a的材料更密实并且更厚，以防止或限制水分扩散。例如，外金属层14a可以用镍或限制水分扩散的其它材料包覆。以这些外金属层14a进行设计容易实现、成本低并且防止由水分侵入所导致的性能的劣化。

[0020] 在一些设计中，多层基板10可以包括外金属层14a中的一个或多个开口或通孔18。在实施例中，这些通孔18可以用于将基板连接到器件(例如，通过焊球或其它连接机构)。然而，水分可以通过通孔18进入并通过下层的绝缘体层16传播到信号层，造成由于插入损耗所导致的电气性能的劣化。本发明针对设立的目标时间(例如，贮藏寿命)解决此问题。

[0021] 如图2所示，本发明通过考虑不同变量而将外金属层14a和金属层14中的信号平面之间的绝缘体层16设计为缩进一定量来解决水分传播问题和插入损耗的问题。如图2所代表性示出的，扩散的水分从较高浓度的区域向较低浓度的区域沿着浓度梯度三维地向下移动。

[0022] 更具体地，本发明优化了绝缘体层16的电气设计距离(厚度)，例如，E(max)，使得即使在暴露于潮湿环境的情况下依然符合电气要求。通过示例的方式本发明计算从金属平面(例如，外金属层)14a中的开口(通孔)18到金属层14中的信号线的防止水分在一定的时间窗口(例如，贮藏寿命)内接触信号线的最大扩散距离D1。在实施例中，在考虑基于设立的贮藏寿命的环境因素以及本文提到的其它因素的情况下，扩散距离D1可以通过绝缘体层16的扩散速率来确定。扩散速率可以考虑在一定环境条件下特定材料的扩散系数。扩散距离D1还可以使用用于高速信号性能的绝缘体的目标水分敏感度水平来计算。更具体地，本发明确定了设置在上金属层和下层信号线之间的绝缘体材料的扩散速率，并且使用此处所说明的绝缘体材料的扩散系数和扩散速率计算上金属层的平面开口和下层信号线之间的扩散距离。

[0023] 更具体地，如图2所代表性示出的，从开口18到信号线的电气设计距离“E(max)”通过可以考虑环境条件(例如，湿度、温度等)的水分扩散速率和扩散距离D1来确定。在这样的设计中，从参考平面(例如，外金属层)14a的开口18到信号线的横向偏移距离(例如，扩散距离D1)变得更大，以对于一定的湿度和温度以及时间窗口维持一定的插入损耗。在更具体的实施例中，E(max)＝E(typ)+扩散距离D1。E(typ)是参考平面(例如，外金属层)14a的开口18到信号线之间的与所述参考平面正交的距离。

[0024] 在实施例中，扩散时间“t”的确定因素包括扩散距离(横向距离)“D1”和扩散速率(使用扩散系数)。本领域技术人员应理解，扩散时间“t”随着扩散距离“D1”的平方而增加，而扩散系数取决于许多因素，包括扩散物质的分子量、温度和扩散发生于其中的介质的粘度。

[0025] 通过更具体的示例的方式，聚酰亚胺或其它材料的扩散系数可以通过实验或使用例如菲克扩散定律计算来测量。通过计算菲克定律，可以确定特定材料的扩散系数，所述特定材料的扩散系数又可以用于确定E(max)(例如，基于从开口18的边缘到信号线的缩进“D1”，用于在设立的时间段内防止信号线周围的电介质的水分饱和)，如下面的示例中所示。

[0026] 在例示性示例中，在稳定状态的假设下，菲克第一定律将扩散通量与浓度关联起来。菲克第一定律假定，通量从高浓度的区域进入低浓度的区域，并具有与浓度梯度(空间导数)成比例的大小。在一个(空间)维度中：

[0027]

[0028] -J是“扩散通量”[每单位时间、每单位面积的(物质量)]，单位示例为 J衡量在小的时间间隔期间流过小的区域的物质的量；

[0029] -D是量纲为[长度2时间-1]的扩散系数或扩散度，单位示例为

[0030] -φ(对于理想混合物)是量纲为[单位体积的物质的量]的浓度，单位示例为以及

[0031] -x是位置[长度]，单位示例为m。

[0032] D与扩散的颗粒的速率的平方成比例，根据斯托克斯-爱因斯坦关系，其取决于温度、流体的粘度和颗粒尺寸。在稀释水溶液中，大多数离子的扩散系数是相似的，并且在室温下具有0.6×10-9m2/s到2×10-9m2/s的范围内的值。

[0033] 在二维或更多维度中， (del或梯度算子)用于一般性地表示一阶导数，因而得到：

[0034]

[0035] 用于一维扩散的驱动力是量 所述 对于理想混合物而言是浓度梯度。在除了理想溶液或混合物以外的化学系统中，用于扩散每种物质的驱动力是此物质的化学势的梯度。于是菲克第一定律(一维情况)可以写作：

[0036]

[0037] 其中标记i表示第i种物质，c为浓度(mol/m3)，R是通用气体常数(J/(K mol))，T是绝对温度(K)，而μ是化学势(J/mol)。

[0038] 如果主要变量是质量分数(例如，给出的以 为单位的yi)，那么所述等式变为[0039]

[0040] 其中ρ是流体密度(例如，以 为单位)。应注意，所述密度在梯度算子之外。

[0041] 菲克第二定律预测了扩散如何导致浓度随着时间而变化：

[0042]

[0043] 其中：

[0044] -φ是量纲为[(物质的量)长度-3]的浓度，单位示例为

[0045] -t是时间[s]；

[0046] -D是量纲为[长度2时间-1]的扩散系数，单位示例为 以及

[0047] -x是位置[长度]，单位示例为m。

[0048] 菲克第二定律可以在没有任何化学反应的情况下根据菲克第一定律和质量守恒来推导：

[0049]

[0050] 假设扩散系数D为常数，可以交换微分和与所述常数相乘的顺序：

[0051]

[0052] 因而，得到了上述形式的菲克等式。

[0053] 对于二维或更多维的扩散的情况而言，菲克第二定律变为：

[0054]

[0055] 通过使用上述等式，可以设计用于改进电气性能的多层基板。通过示例的方式，可以计算E(max)以获得从暴露点(例如，上金属层中的平面开口)到下层结构(例如，布线平面或电路)的最优距离或最大距离。即，E(max)等于扩散距离加上在上金属层和下层信号线之间的沿着正交方向的电气设计距离。

[0056] 通过例示性示例的方式并且鉴于上述说明，本发明的处理可以确定在使用扩散系数为0的铜和扩散系数为1.44×10-12的电介质材料一定时间之后50％饱和浓度的位置。在此示例中，假设铜层厚度为8μm而电介质层厚度为15μm，顶表面上的边界条件为100％而整体上的饱和度的起始条件为0％。对于假设铜迹线在开口正下方的第一情况，粗略需要1小时来使50％水分线到达铜迹线。对于假设铜迹线距离开口偏移20μm的第二情况，粗略需要1.75小时来使50％水分线到达铜迹线。因此，按照这种方式，可以确定随着时间的目标插入损耗劣化。

[0057] 图3A和图3B示出了常规结构和本发明的多层基板之间的插入损耗的比较曲线图。在此示例中，图3B的曲线图示出了与常规基板设计相比，对于给定的湿度水平、时间和温度在频率范围上的本发明的插入损耗较低。更具体地，图3A示出了常规结构；而与在一定条件下的常规基板相比，图3B示出了本发明的多层基板的更少的插入损耗。

[0058] 图4示出了用于执行本发明的方面的示例性流程图。图4还例示了根据本发明的各种实施例的系统、方法和计算机程序产品的可能的实现方式的架构、功能和操作。计算机程序产品可以包括在其上具有用于使处理器执行本发明的方面的计算机可读程序指令的计算机可读存储介质(或介质)。计算机可读存储介质可以是例如但不限于电子存储装置、磁存储装置、光存储装置、电磁存储装置和半导体存储装置或上述装置的任何适当组合。计算机可读存储介质的更具体的示例的非穷尽列举包括下列：便携式计算机磁盘、硬盘、随机访问存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或闪存)、静态随机访问存储器(SRAM)、便携式紧致光盘只读存储器(CD-ROM)、数字通用光盘(DVD)、记忆棒、软盘、机器编码装置(诸如穿孔卡片或其上记录有指令的凹槽中的凸起结构)以及上述装置的任何适当组合。不将本文使用的计算机可读存储介质解释为本身为瞬时信号，诸如无线电波或其它自由传播的电磁波、通过波导或其它传输介质传播的电磁波(例如，通过光纤线缆传递的光脉冲)或通过导线传输的电信号。

[0059] 图4的步骤可以在计算环境(例如，计算装置)中实现。在实施例中，所述计算装置包括处理器(例如，CPU)、存储器、I/O接口和总线。所述总线提供计算装置中的各个部件之间的通信链路。所述存储器可以包括在实际执行程序代码期间所采用的局部存储器、大容量存储器以及暂时储存至少一些程序代码以减少在执行期间必须从大容量存储器取回代码的次数的高速缓存存储器。另外，所述计算装置包括随机访问存储器(RAM)、只读存储器(ROM)和操作系统(O/S)。计算装置与外部I/O装置/资源和存储系统进行通信。例如，I/O装置可以包括使个人能与计算装置交互的任何装置(例如，用户界面)或者使用任何类型的通信链路使计算装置能与一个或多个其它计算装置进行通信的任何装置。一般而言，所述处理器执行可以存储在存储器和/或存储系统中的计算机程序代码(例如，程序控制)。当执行计算机程序代码时，所述处理器可以从存储器、存储系统和/或I/O接口读取数据和/或向存储器、存储系统和/或I/O接口写入数据。

[0060] 在图4中，在步骤400，提供了一个类型的绝缘材料。在步骤405，估计了环境条件。例如，可以估计湿度水平和温度以维持插入损耗标准。在步骤410，如此处所说明的，可以确定绝缘体的扩散系数。在步骤415，提供为特定装置设立的(例如估计的)贮藏寿命(例如，失效时间)。在步骤420，使用步骤400-415的结果确定E(max)。即，使用绝缘体材料在一定湿度、温度和时间段下的扩散性质，可以确定从金属平面中的开口的边缘到下层信号线的缩进。

[0061] 图5是半导体设计、制造和/或测试中使用的设计过程的流程图。

[0062] 图5示出了例如半导体IC逻辑设计、仿真、测试、布图和制造中使用的示例性设计流程900的框图。设计流程900包括用于处理设计结构或器件的过程、机器和/或机构，以生成如上所述的且在图1和图2所示的设计结构和/或器件的逻辑上或以另外方式的功能上等效的表示。通过设计流程900处理和/或生成的设计结构可以被编码在机器可读传输或存储介质上，以包括数据和/或指令，该数据和/或指令当在数据处理系统上执行或以另外方式处理时生成硬件部件、电路、器件或系统的逻辑上、结构上、机械上或以另外方式功能上的等效的表示。机器包括但不限于在诸如设计、制造或仿真电路、部件、器件或系统的IC设计过程中使用的任何机器。例如，机器可以包括：光刻机、用于生成掩模的机器和/或设备(例如，电子束写入机)、用于仿真设计结构的计算机或设备、在制造或测试过程中使用的任何装置、或者用于将设计结构的在功能上等效的表示编程到任何介质中的任何机器(例如，用于编程可编程门阵列的机器)。

[0063] 设计流程900可以依据所设计的表示的类型而改变。例如，用于建立专用IC(ASIC)的设计流程900可以不同于用于设计标准部件的设计流程900，或者可以不同于用于将该设计实例化到可编程阵列(例如，由 公司或 公司提供的可编程门阵列(PGA)或现场可编程门阵列(FPGA))中的设计流程900。

[0064] 图5例示了包括优选由设计过程910处理的输入设计结构920的多个这种设计结构。设计结构920可以是由设计过程910生成和处理的用以生成硬件装置的逻辑上等效的功能表示的逻辑仿真设计结构。设计结构920可以还包括，或者，设计结构920可以替代地包括：数据和/或程序指令，当由设计过程910处理时，该数据和/或程序指令生成硬件装置的物理结构的功能表示。无论表示功能和/或结构设计特征，都可以使用如由核心开发者/设计者所实现的电子计算机辅助设计(ECAD)生成设计结构920。当被编码在机器可读数据传输、门阵列或存储介质上时，设计结构920可以被设计过程910内的一个或多个硬件和/或软件模块访问和处理，以仿真或以另外方式在功能上表示诸如图1和图2所示的电子部件、电路、电子或逻辑模块、装置、器件或系统。因而，设计结构920可以包括文件或其它数据结构，其包括人和/或机器可读源代码、编译的结构和计算机可执行的代码结构，当通过设计或仿真数据处理系统处理时，其在功能上仿真或以另外方式表示电路或其它层次的硬件逻辑设计。这种数据结构可以包括：硬件描述语言(HDL)设计实体或者符合和/或兼容低级HDL设计语言(诸如Verilog和VHDL)和/或高级设计语言(诸如C或C++)的其它数据结构。

[0065] 设计过程910优选采用和并入硬件和/或软件模块，用于综合、转译或以另外方式处理与图1和图2所示的部件、电路、器件或逻辑结构功能等效的设计/仿真，以生成可以包含设计结构(诸如设计结构920)的网表980。网表980可以包括例如编译的或以另外方式处理的、表示布线、分立部件、逻辑门、控制电路、I/O装置、模型等的列表的数据结构，其描述在集成电路设计中到其它元件和电路的连接。网表980可以使用迭代处理来综合，其中取决于器件的设计规格和参数，网表980被再综合一次或更多次。与在此描述的其它设计结构类型一样，网表980可以被记录在机器可读数据存储介质上或编程到可编程门阵列中。该介质可以是非易失性存储介质(如上文所述)，诸如磁盘或光盘驱动器、可编程门阵列、小型闪存或其它闪存存储器。另外地或替代地，该介质可以是其上可以经由因特网或其它联网的适当装置传输和中间存储数据包的系统或高速缓存存储器、缓存空间或者导电或光导装置和材料。

[0066] 设计过程910可以包括用于处理包括网表980的各种输入数据结构类型的硬件和软件模块。这种数据结构类型可以例如驻留在库元件930内，并且包括对于给定的制造技术(例如，不同的技术节点，32nm、45nm、90nm等)通常使用的元件、电路和器件的集合，包括模型、布图和符号表示。数据结构类型还可以包括设计规格940、特征数据950、验证数据960、设计规则970以及测试数据文件985，其中测试数据文件985可以包括输入测试码样、输出测试结果及其它测试信息。设计过程910还可以包括例如诸如应力分析、热学分析、机械事件仿真的标准机械设计过程、用于诸如浇铸、模制和模压成形等操作的工艺仿真。机械设计领域的普通技术人员可以理解在不脱离本发明的范围和精神的情况下设计过程910中可以使用的机械设计工具和应用程序范围。设计过程910也可以包括用于执行标准电路设计过程(如时序分析、验证、设计规则检查、放置和路由操作等)的模块。

[0067] 设计过程910采用和并入诸如HDL编译器和仿真模型建立工具的逻辑和物理设计工具，以处理设计结构920和一些或所有描绘的支持数据结构，连同任何附加的机械设计或数据(如果可应用的话)，从而生成第二设计结构990。

[0068] 设计结构990以用于机械装置和结构的数据交换的数据格式(例如，以IGES、DXF、Parasolid XT、JT、DRG、或用于存储或呈现此机械设计结构的任何其它适当格式存储的信息)驻存于存储介质或可编程门阵列中。类似于设计结构920，设计结构990优选包括驻存于传输或数据存储介质上的一个或多个文件、数据结构、或其它计算机编码的数据或指令，在由ECAD系统处理时，所述一个或多个文件、数据结构、或其它计算机编码的数据或指令生成图1和图2所示的本发明的一个或多个实施例的逻辑上或以另外方式在功能上等效的形式。在一个实施例中，设计结构990可以包括功能上仿真图1和图2所示的器件的编译的、可执行HDL仿真模型。

[0069] 设计结构990也可以采用集成电路的布图数据的交换所使用的数据格式和/或符号数据格式(如，以GDSII(GDS2)、GL1、OASIS、映射文件、或存储该设计数据结构的任何其它适当格式存储的信息)。设计结构990可以包括诸如以下的信息，例如符号数据、映射文件、测试数据文件、设计内容文件、制造数据、布图参数、配线、金属层、通孔、形状、用于通过生产线路由的数据、以及制造商或其它设计者/开发者生成如上所述的且如图1和图2所示的器件或结构所需的任何其它数据。然后，设计结构990可以进行到阶段995，其中例如设计结构990进行到流片、发布以用于制造、发布到掩模制造厂、被发送到另一设计室、发送回到顾客等。

[0070] 如上所述的方法用于集成电路芯片的制造。所得到的集成电路芯片可以由制造者以原始晶片的形式(即，作为具有多个未封装芯片的单个晶片)作为裸管芯分送，或以封装形式分送。在后一种情况中，该芯片被安装在单芯片封装(如塑料载体，具有固着到母板或其它更高层级载体的引线)中或安装在多芯片封装(如具有表面互连或埋置互连之一或两者的陶瓷载体)中。在任何情况下，该芯片然后与其它芯片、分立电路元件和/或其它信号处理装置集成作为(a)中间产品(如母板)或(b)最终产品的一部分。最终产品可以是包括集成电路芯片的任何产品，其范围从玩具和其它低端应用到具有显示器、键盘或者其它输入装置和中央处理器的高级计算机产品。

[0071] 为了例示的目的给出了对本发明的各种实施例的说明，但是其意图不是穷尽或将本发明局限于所公开的实施例。本领域的普通技术人员将明白在不脱离所述实施例的范围和精神的情况下的许多修改和变化。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中发现的技术进行的技术改进，或者使本领域的其它普通技术人员能理解本文公开的实施例。