摄像器件和电子装置

摘要

本发明涉及摄像器件和电子装置。该摄像器件包括：多个光电转换部，其设置在半导体基板中；以及沟槽，其在平面上具有格子形状，其中至少部分的所述沟槽设置在所述多个光电转换部的相邻光电转换部之间，所述沟槽的所述至少部分包括：第一部分，其包括钉扎层，以及第二部分，其包括所述钉扎层和绝缘层，其中，所述第一部分的直径小于所述第二部分的直径。本发明的摄像器件能够提高所捕捉的图像的质量。

权利要求

1.一种摄像器件，其包括：

多个光电转换部，其设置在半导体基板中；以及沟槽，其在平面上具有格子形状，其中至少部分的所述沟槽设置在所述多个光电转换部的相邻光电转换部之间，所述沟槽的所述至少部分包括：第一部分，其包括钉扎层，以及

第二部分，其包括所述钉扎层和绝缘层，

其中，所述第一部分的直径小于所述第二部分的直径。

2.根据权利要求1所述的摄像器件，

其中，所述钉扎层掩埋所述第一部分的整个内部部分。

3.根据权利要求2所述的摄像器件，其中，所述绝缘层覆盖所述钉扎层的内表面。

4.根据权利要求3所述的摄像器件，其中，遮光部设置为对应于所述沟槽。

5.根据权利要求4所述的摄像器件，其中，所述遮光部嵌入所述沟槽中。

6.根据权利要求1所述的摄像器件，其中，所述钉扎层包含负固定电荷。

7.根据权利要求1所述的摄像器件，其中，所述钉扎层选自由氧化铪、氧化锆、氧化铝、氧化钕、氧化钽、氧化镧、氧化镨、氧化钷、氧化钐、氧化铕、氧化钆、氧化铽、氧化镝、氧化钬、氧化铒、氧化铥、氧化镱、氧化镥、氧化钇及它们的组合组成的组。

8.根据权利要求1所述的摄像器件，其中，所述钉扎层包括氧化铪。

9.根据权利要求1所述的摄像器件，还包括：像素，其包括所述光电转换部和像素晶体管，其中所述像素晶体管和配线层设置在所述半导体基板的第一侧，其中所述第一部分设置为比所述第二部分更靠近所述半导体基板的所述第一侧。

10.根据权利要求9所述的摄像器件，其中，所述像素晶体管包括复位晶体管、放大晶体管和传输晶体管。

11.根据权利要求10所述的摄像器件，其中，所述像素包括浮动扩散部，所述浮动扩散部连接到所述复位晶体管和所述放大晶体管中的每一者。

12.根据权利要求11所述的摄像器件，其中，传输线连接到所述传输晶体管的栅极，并且复位线电连接到所述复位晶体管的栅极。

13.根据权利要求12所述的摄像器件，其中，所述传输线和所述复位线包含在所述配线层中。

14.根据权利要求9所述的摄像器件，其中，滤色器设置在所述半导体基板的第二侧上方，所述半导体基板的所述第二侧与所述半导体基板的所述第一侧相对。

15.根据权利要求14所述的摄像器件，其中，微透镜设置在所述滤色器之上。

16.根据权利要求1所述的摄像器件，其中，所述光电转换部包括空穴累积二极管结构。

17.根据权利要求1所述的摄像器件，其中，所述绝缘层的厚度为5μm或更小。

18.根据权利要求1所述的摄像器件，其中，所述钉扎层包括氧化铪，所述氧化铪在所述沟槽的外部延伸至所述半导体基板的表面。

19.一种摄像器件，其包括：

多个光电转换部，其设置在半导体基板中；以及沟槽，其在平面上具有格子形状，其中至少部分的所述沟槽设置在所述多个光电转换部的相邻光电转换部之间，所述沟槽的所述至少部分包括：第一部分，其包括绝缘层，以及

第二部分，其包括钉扎层和所述绝缘层，

其中，所述第一部分与所述半导体基板的p型区域接触。

20.根据权利要求19所述的摄像器件，其中，所述绝缘层的厚度为5μm或更小。

21.根据权利要求19所述的摄像器件，其中，所述光电转换部包括空穴累积二极管结构。

22.根据权利要求19所述的摄像器件，其中，遮光部设置为对应于所述沟槽。

23.根据权利要求22所述的摄像器件，其中，所述遮光部嵌入所述沟槽中。

24.根据权利要求19所述的摄像器件，其中，所述钉扎层包括负固定电荷。

25.根据权利要求19所述的摄像器件，其中，所述钉扎层选自由氧化铪、氧化锆、氧化铝、氧化钕、氧化钽、氧化镧、氧化镨、氧化钷、氧化钐、氧化铕、氧化钆、氧化铽、氧化镝、氧化钬、氧化铒、氧化铥、氧化镱、氧化镥、氧化钇及它们的组合组成的组。

26.根据权利要求19所述的摄像器件，其中，所述钉扎层包括氧化铪。

27.根据权利要求19所述的摄像器件，还包括：像素，其包括所述光电转换部和像素晶体管，其中，所述像素晶体管和配线层设置在所述半导体基板的第一侧，其中，所述像素晶体管包括复位晶体管、放大晶体管以及传输晶体管，并且，其中所述像素包括浮动扩散部，所述浮动扩散部连接到所述复位晶体管和所述放大晶体管中的每一者。

28.根据权利要求27所述的摄像器件，其中，滤色器设置在所述半导体基板的第二侧上方，所述半导体基板的所述第二侧与所述半导体基板的所述第一侧相对。

29.根据权利要求28所述的摄像器件，其中，微透镜设置在所述滤色器之上。

30.一种电子装置，其包括：

摄像器件，所述摄像器件包括：

多个光电转换部，其设置在半导体基板中；以及沟槽，其在平面上具有格子形状，其中，至少部分的所述沟槽设置在所述多个光电转换部的相邻光电转换部之间，所述沟槽的所述至少部分包括：第一部分，其包括钉扎层和绝缘层，以及

第二部分，其包括所述绝缘层，

其中，所述第一部分的直径小于所述第二部分的直径。

说明书

摄像器件和电子装置

[0001] 分案申请

[0002] 本申请是申请日为2012年2月21日、发明名称为“固体摄像器件、其制造方法以及电子装置”的申请号为201210041349.0的专利申请的分案申请。

[0003] 相关申请的交叉参考

[0004] 本申请包含与2011年2月25日向日本专利局提交的日本优先权专利申请JP 2011-040531所公开的内容相关的主题，因此将该日本优先权申请的全部内容以引用的方式并入本文。

技术领域

[0005] 本发明涉及摄像器件以及电子装置。

背景技术

[0006] 例如数码摄像机及数码相机等电子装置包含固体摄像器件。例如，固体摄像器件包括互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)型图像传感器或电荷耦合元件(Charge Coupled Device，CCD)型图像传感器。

[0007] 在固体摄像器件中，在基板的像素区域中排列有多个像素。在每一像素上设置有光电转换部。例如，光电转换部为光电二极管，用于经由感光表面接收入射光并通过对所接收的光执行光电转换而产生信号电荷。

[0008] 在固体摄像器件的CCD型图像传感器中，在像素区域中垂直地排列成行的多个像素列之间设有垂直传输部。在所述垂直传输部中，多个传输电极被设置成隔着栅极绝缘膜面向垂直沟道区域，且垂直传输部设置成在垂直方向上传输由电荷读出部从光电转换部读取的信号电荷。

[0009] 相比而言，在CMOS型图像传感器中，像素配置成除了包括光电转换部外，还包括像素晶体管。像素晶体管配置成读取光电转换部产生的信号电荷，并将所读取的信号电荷作为电信号输出至信号线。

[0010] 一般而言，固体摄像器件设置在基板的前表面侧，且光电转换部通过感光表面接收从前表面侧入射的光，在基板的所述前表面侧设有多条配线层叠的多层配线层。

[0011] 在为“前表面照射类型”的情况下，厚的多层配线层设置于微透镜与感光表面之间。由此，当光相对于感光表面呈倾斜状态进入时，光会被多层配线层中所包含的配线遮挡而可能不能到达感光表面JS。另外，入射光不进入位于光的正下方的像素的光电二极管内，而可能进入其他像素的光电二极管内。由此，在所捕捉的图像中可能会产生例如阴影或混色等缺点。而且，除此之外，还难以提高灵敏度。

[0012] 因此，已提出了光电转换部从后表面侧接收入射光的“后表面照射类型”，所述后表面侧为与基板中设置有多层配线层的前表面相反的一侧。然而，在此种“后表面照射类型”中，进入一个像素的入射光也有可能不进入该像素的光电二极管内而进入相邻的其他像素的光电二极管内。由此，由于光学现象，信号中会含有噪声，且在所捕捉的图像中会产生如“混色”等缺点，并且所捕捉的图像的质量可能会降低。为抑制这些缺点的产生，可在多个像素之间设置遮光膜(例如，参见日本未经审查的专利申请公开公报2010-109295号和2010-186818号)。

[0013] 另外，在固体摄像器件中，由于上面设置有光电转换部的半导体基板的界面状态，会有暗电流产生，为抑制暗电流的产生，提出了含有空穴累积二极管(Hole Accumulation Diode；HAD)结构的光电转换部。在空穴累积二极管结构中，由于在n型电荷累积区域的感光表面上形成有正电荷(空穴)累积区域，因而暗电流的产生得到抑制。

[0014] 另外，为在光电转换部的界面部分中形成正电荷累积区域，提出了通过设置“具有负固定电荷的膜”作为钉扎层来抑制暗电流产生的方案。例如，高介电常数膜(例如氧化铪(HfO2)膜)可用作“具有负固定电荷的膜”(例如，参见日本未经审查的专利申请公开公报2008-306154号等)。

[0015] 另外，在固体摄像器件中，为防止各像素所输出的信号中混入电噪声，设有使多个像素电隔离的像素分隔部。例如，在像素分隔部上设置高浓度杂质区，所述高浓度杂质区是通过向半导体基板离子注入高浓度的杂质而形成。

[0016] 图23为“后表面照射类型”的CMOS图像传感器中像素P的主要部分的截面图。

[0017] 如图23所示，在“后表面照射类型”的CMOS图像传感器中，在被半导体基板101的内部部分中的像素分隔部101pb分隔的部分中设有光电二极管21。在光电二极管21中，形成有n型半导体区域101n作为电荷累积区域。光电二极管21为HAD结构，n型半导体区域101n被形成为在半导体基板101的深度方向z上位于p型半导体区域101pa与101pc之间。另外，像素分隔部101pb是通过对半导体基板101离子注入高浓度的p型杂质而形成。

[0018] 尽管在图23中未示出，然而在半导体基板101的前表面(图23中的下表面)设置有像素晶体管，且如图23所示，将配线层111设置成覆盖所述像素晶体管。配线层111形成为使绝缘层111z覆盖配线111h。此外，配线层111的前表面(下表面)上设置有支撑基板SS。

[0019] 相比而言，在半导体基板101的后表面(图23中的上表面)上设置有遮光膜60、滤色器CF以及微透镜ML，且光电二极管21接收经由这些部分中的每一部分进入的入射光H。

[0020] 此处，如图23所示，例如，遮光膜60隔着绝缘膜SZ形成于半导体基板101的上表面上，绝缘膜SZ为氧化硅膜。遮光膜60设置在半导体基板101的内部部分中所设置的像素分隔部101pb之上。例如，遮光膜60是使用例如金属等遮光材料形成。

[0021] 再者，遮光膜60的上表面被平坦化膜HT覆盖，且所述平坦化膜HT的上表面上设置有滤色器CF以及微透镜ML。例如，在滤色器CF中，三基色的每一滤光层对应拜耳(Bayer)阵列中的每一像素P布置。

[0022] 然而，在上述配置的情况下，为形成遮光膜60，感光表面JS与微透镜ML之间的距离变大。由此，微透镜ML的聚焦性能可能会变差，并且所捕捉的图像的质量可能会降低。

[0023] 再者，尽管形成有遮光膜60，然而由于进入一个像素P的入射光H会在遮光膜60的下面透射并进入相邻的其他像素P的光电二极管21中，因此所捕捉的图像的质量也可能会降低。

[0024] 具体而言，当入射光H以大程度倾斜的状态进入时，入射光H会穿过通过离子注入高浓度的杂质而形成的像素分隔部101pb，并进入相邻的其他像素P的光电二极管21中。由此，会产生所谓的“混色”，并且所捕捉的彩色图像的颜色再现性会降低。另外，因为“阴影”的产生，所捕捉的图像的质量会降低。

[0025] 因此，在固体摄像器件中，由于因倾斜光泄露而产生的光学噪声，难以充分地提高所捕捉的图像的质量。

[0026] 除此之外，当通过离子注入杂质而形成像素分隔部101pb时，考虑到杂质的扩散等因素，像素分隔部101pb的宽度会变大。由此，难以扩大光电二极管21的占据面积。因此，光电二极管21的饱和电荷累积量(Qs)减少，难以提高所捕捉的图像的质量。

[0027] 上述缺点并不限于“后表面照射类型”固体摄像器件的情形，也会产生于“前表面照射类型”固体摄像器件的情形中。

[0028] 因此，在固体摄像器件中，因为各种因素的存在，难以提高所捕捉的图像的质量。

发明内容

[0029] 因此，需要提供能够提高所捕捉的图像的质量等的摄像器件以及电子装置。

[0030] 根据本发明的实施例，提供一种摄像器件，包括：多个光电转换部，其设置在半导体基板中；以及沟槽，其在平面上具有格子形状，其中至少部分的所述沟槽设置在所述多个光电转换部的相邻光电转换部之间，所述沟槽的所述至少部分包括：第一部分，其包括钉扎层，以及第二部分，其包括所述钉扎层和绝缘层，其中，所述第一部分的直径小于所述第二部分的直径。

[0031] 根据本发明的另一实施例，提供一种摄像器件，其包括：多个光电转换部，其设置在半导体基板中；以及沟槽，其在平面上具有格子形状，其中至少部分的所述沟槽设置在所述多个光电转换部的相邻光电转换部之间，所述沟槽的所述至少部分包括：第一部分，其包括绝缘层，以及第二部分，其包括钉扎层和所述绝缘层，其中，所述第一部分与所述半导体基板的p型区域接触。

[0032] 根据本发明的再一实施例，提供一种电子装置，其包括：摄像器件，所述摄像器件包括：多个光电转换部，其设置在半导体基板中；以及沟槽，其在平面上具有格子形状，其中至少部分的所述沟槽设置在所述多个光电转换部的相邻光电转换部之间，所述沟槽的所述至少部分包括：第一部分，其包括钉扎层和绝缘层，以及第二部分，其包括所述绝缘层，其中，所述第一部分的直径小于所述第二部分的直径。

附图说明

[0033] 图1为第一实施例中照相机结构的结构图。

[0034] 图2为第一实施例中固体摄像器件的整体结构的图。

[0035] 图3为第一实施例中固体摄像器件的主要部分的图。

[0036] 图4为第一实施例中固体摄像器件的主要部分的图。

[0037] 图5为第一实施例中固体摄像器件的主要部分的图。

[0038] 图6为在第一实施例中在执行成像时被发送至像素的像素晶体管的控制信号的时序图。

[0039] 图7为示出了第一实施例中制造固体摄像器件的方法的图。

[0040] 图8为示出了第一实施例中制造固体摄像器件的方法的图。

[0041] 图9为示出了第一实施例中制造固体摄像器件的方法的图。

[0042] 图10为示出了第一实施例中制造固体摄像器件的方法的图。

[0043] 图11为示出了第一实施例中制造固体摄像器件的方法的图。

[0044] 图12为示出了第一实施例中制造固体摄像器件的方法的图。

[0045] 图13为示出了第一实施例中制造固体摄像器件的方法的图。

[0046] 图14为示出了第二实施例中制造固体摄像器件的方法的图。

[0047] 图15为示出了第二实施例中制造固体摄像器件的方法的图。

[0048] 图16为第三实施例中固体摄像器件的主要部分的图。

[0049] 图17为示出了第三实施例中制造固体摄像器件的方法的图。

[0050] 图18为示出了第三实施例中制造固体摄像器件的方法的图。

[0051] 图19为第四实施例中固体摄像器件的主要部分的图。

[0052] 图20为第四实施例中固体摄像器件的主要部分的图。

[0053] 图21为第四实施例中固体摄像器件的主要部分的图。

[0054] 图22为第五实施例中固体摄像器件的主要部分的图。

[0055] 图23为“后表面照射类型”的CMOS型图像传感器中像素P的主要部分的截面图。

具体实施方式

[0056] 以下将参照附图对本发明实施例进行说明。

[0057] 另外，将按下列顺序进行说明。

[0058] 1.第一实施例(后表面照射类型的情形)

[0059] 2.第二实施例(制造方法与第一实施例部分地不相同的情形)

[0060] 3.第三实施例(在下部的沟槽中设置有绝缘膜及钉扎层的情形)

[0061] 4.第四实施例(沟槽的深度根据所接收光的波长而异的情形)

[0062] 5.第五实施例(前表面照射类型的情形)

[0063] 6.其他

[0064] 1.第一实施例

[0065] (A)装置结构

[0066] (A-1)照相机的主要部分的结构

[0067] 图1为第一实施例中照相机40的结构的结构图。

[0068] 如图1所示，照相机40包括固体摄像器件1、光学系统42、控制部43以及信号处理部44。以下将对所述各部依序进行说明。

[0069] 固体摄像器件1通过成像表面PS接收经由光学系统42作为目标图像进入的入射光H，然后对所接收的光执行光电转换并产生信号电荷。其中，固体摄像器件1是基于由控制部43所输出的控制信号而受到驱动来读取信号电荷，并输出电信号。

[0070] 光学系统42包括例如成像透镜或光圈等光学构件，并被设置成将入射光H聚集至固体摄像器件1的成像表面PS上。

[0071] 控制部43输出各种控制信号至固体摄像器件1以及信号处理部44，并控制及驱动固体摄像器件1以及信号处理部44。

[0072] 信号处理部44被设置成通过将固体摄像器件1输出的电信号作为原始数据而执行信号处理，来产生目标图像的数字图像。

[0073] (A-2)固体摄像器件的主要部分的结构

[0074] 以下将对固体摄像器件1的整体结构进行说明。

[0075] 图2为本发明第一实施例中固体摄像器件1的整体结构的图。

[0076] 本实施例的固体摄像器件1为CMOS型图像传感器，并包括如图2所示的半导体基板101。例如，半导体基板101可通过将单晶硅半导体基板减薄而形成，并且在半导体基板的表面上设置有像素区域PA和周边区域SA。

[0077] 如图2所示，像素区域PA为矩形，且在水平方向x和垂直方向y上各设置有多个像素P。即像素P以矩阵形式成行排列。

[0078] 在像素区域PA中，像素P设置成接收入射光并产生信号电荷。此外，所产生的信号电荷被像素晶体管(图中未示出)所读取并作为电信号输出。像素P的具体结构将在下文中予以说明。

[0079] 如图2所示，周边区域SA位于像素区域PA的外围。此外，在周边区域SA中设置有周边电路。

[0080] 详细而言，如图2所示，设有垂直驱动电路13、列电路14、水平驱动电路15、外部输出电路17、时序发生器(TG)18以及快门驱动电路19作为周边电路。

[0081] 如图2所示，垂直驱动电路13在周边区域SA中设置于像素区域PA的侧部，且垂直驱动电路13设置成以行为单位选取及驱动像素区域PA的像素P。

[0082] 如图2所示，列电路14在周边区域SA中设置于像素区域PA的下端，并以列为单位对像素P所输出的信号执行信号处理。其中，列电路14包括相关双采样(Correlated Double Sampling；CDS)电路(图中未示出)，并执行信号处理以消除固定模式噪声。

[0083] 如图2所示，水平驱动电路15电连接至列电路14。例如，水平驱动电路15包括移位寄存器并依序将信号输出至外部输出电路17，所述信号是针对每一列像素P而保持在列电路14中。

[0084] 如图2所示，外部输出电路17电连接至列电路14。另外，当外部输出电路17对列电路14输出的信号执行信号处理后，外部输出电路17将经过处理的信号输出至外部。外部输出电路17包括自动增益控制(Automatic Gain Control；AGC)电路17a和模数转换(ADC)电路17b。在外部输出电路17中，当AGC电路17a将信号乘以增益后，ADC电路17b将模拟信号转换为数字信号并将数字信号输出至外部。

[0085] 如图2所示，时序发生器18分别电连接至垂直驱动电路13、列电路14、水平驱动电路15、外部输出电路17以及快门驱动电路19。时序发生器18产生各种时序信号，并将这些时序信号输出至垂直驱动电路13、列电路14、水平驱动电路15、外部输出电路17以及快门驱动电路19。因此，时序发生器18对每一个部分执行驱动控制。

[0086] 快门驱动电路19设置成以行为单位选取像素P并调节像素P的曝光时间。

[0087] (A-3)固体摄像器件的具体结构

[0088] 以下将对本实施例的固体摄像器件的详细内容进行说明。

[0089] 图3至图5为第一实施例中固体摄像器件的主要部分的图。

[0090] 图3为像素P的剖视图。此外，图4为像素P的俯视图。另外，图5示出了像素P的电路配置。此外，图3示出沿图4所示的线III-III截取的剖面。此外，在图4中，为便于说明，在某些情形中使用实线之外的虚线等来表示用于图示各构件的部分。

[0091] 如图3所示，固体摄像器件1包括位于半导体基板101的内部部分中的光电二极管21和像素分隔部301。其中，每一个部分均设置于由减薄的单晶硅形成的半导体基板101中。

[0092] 例如滤色器CF以及微透镜ML等构件设置于半导体基板101的后表面(图3中的上表面)上。

[0093] 相比之下，尽管在图3中未示出，然而半导体基板101的前表面(图3中的下表面)上设置有图5中所示的像素晶体管Tr。并且，如图3所示，配线层111设置成覆盖像素晶体管Tr。另外，在配线层111中，在与半导体基板101侧相对侧的表面上设置有支撑基板SS。

[0094] 即，本实施例的固体摄像器件1为“后表面照射类型CMOS图像传感器”，并构成为使光电二极管21接收从后表面(上表面)入射的光H且通过成像而产生彩色图像。

[0095] 以下将依序说明各部分的具体结构。

[0096] (a)光电二极管21

[0097] 在固体摄像器件1中，多个光电二极管21在像素区域PA中设置成对应于图2中所示的多个像素P。即，这多个光电二极管21在成像表面(xy平面)中分别在水平方向x和与水平方向x垂直的垂直方向y上排列成行。

[0098] 光电二极管21设置成通过接收入射光H以及对所接收的光执行光电转换而产生信号电荷，并累积所产生的信号电荷。

[0099] 其中，如图3所示，光电二极管21接收从半导体基板101的后表面(图3中的上表面)侧入射的光H。如图3所示，在光电二极管21的上方设置有平坦化膜HT、滤色器CF以及微透镜ML，依序经由各个部分而进入的入射光H经过感光表面JS被接收，并对所接收的光执行光电转换。

[0100] 如图3所示，光电二极管21设置在半导体基板101中。

[0101] 例如，光电二极管21形成为电荷累积区域，其中n型半导体区域101n累积电荷(电子)。在光电二极管21中，n型半导体区域101n设置于半导体基板101的p型半导体区域101pa和101pc的内部部分中。此处，在n型半导体区域101n中，p型半导体区域101pc设置于半导体基板101的前表面(下表面)侧中，p型半导体区域101pc所具有的杂质浓度高于后表面(上表面)侧。即，光电二极管21为HAD结构，且为抑制暗电流的产生，p型半导体区域101pa和101pc形成于n型半导体区域101n的上表面侧与下表面侧的每一界面中。

[0102] 如图3所示，用于将多个像素P电分隔开的像素分隔部301设置于半导体基板101的内部部分中，且光电二极管21设置于被像素分隔部301所分隔的像素P的区域中。例如，如图4所示，像素分隔部301形成为格子状以布置于这多个像素P之间，且光电二极管21形成于被像素分隔部101pb所分隔的像素P的区域中。

[0103] 另外，如图5所示，各光电二极管21的阳极接地，且各光电二极管21设置成使像素晶体管Tr读取所累积的信号电荷(此处为电子)并将信号电荷作为电信号输出至垂直信号线27。

[0104] (b)滤色器CF

[0105] 在固体摄像器件1中，如图3所示，滤色器CF设置于半导体基板101的后表面(图3中的上表面)侧上。

[0106] 如图4所示，滤色器CF包括红色滤光层CFR、绿色滤光层CFG以及蓝色滤光层CFB。红色滤光层CFR、绿色滤光层CFG以及蓝色滤光层CFB布置成彼此相邻，且这些层均设置成对应所述多个像素P中的每一者。

[0107] 其中，如图4所示，红色滤光层CFR、绿色滤光层CFG以及蓝色滤光层CFB均设置成按拜耳阵列(Bayer array)成行排列。即，多个绿色滤光层CFG设置成在对角线方向上排列成一行以形成格子模式。而且，红色滤光层CFR与蓝色滤光层CFB在所述多个绿色滤光层CFG中设置成在对角线方向上排列成行。

[0108] 在滤色器CF中，红色滤光层CFR在对应于红色的波长波段(例如，625nm至740nm)处具有较高的透光率。即，红色滤光层CFR形成为使入射光H呈红色并透射至感光表面JS。

[0109] 另外，在滤色器CF中，绿色滤光层CFG在对应于绿色的波长波段(例如，500nm至565nm)处具有较高的透光率。即，绿色滤光层CFG形成为对以下波长范围的光具有更高的透光率且使入射光H呈绿色并将绿色光透射至感光表面JS：此波长范围的波长短于在红色滤光层CFR中具有较高透光率的波长。

[0110] 另外，在滤色器CF中，蓝色滤光层CFB在对应于蓝色的波长波段(例如，450nm至485nm)内具有较高的透光率。即，蓝色滤光层CFB形成为对以下波长范围的光具有较高透光率且使入射光呈蓝色并将蓝色光透射至感光表面JS：此波长范围的波长短于在绿色滤光层CFG中具有较高透光率的波长。

[0111] 因此，在滤色器CF中，将分别对波长范围互不相同的光具有较高透光率的多种滤光层CFR、CFG以及CFB布置成彼此相邻地对应于所述多个像素P中的每一者。

[0112] (c)微透镜ML

[0113] 在固体摄像器件1中，如图3所示，微透镜ML设置于半导体基板101的后表面(图3中的上表面)侧中滤色器CF的上表面上。

[0114] 多个微透镜ML设置成对应于每个像素P。微透镜ML为凸透镜，在半导体基板101的后表面侧中以凸起形状突出，且微透镜ML设置成将入射光H聚集至每个像素P的光电二极管21。例如，微透镜ML是使用例如树脂等有机材料形成的。

[0115] (d)像素分隔部301

[0116] 在固体摄像器件1中，如图3和图4所示，像素分隔部301形成为在半导体基板101的内部部分中的多个像素P之间进行分隔。另外，像素分隔部301电分隔多个像素P。即，像素分隔部301电分隔各像素P的光电二极管21。

[0117] 如图3所示，在位于多个像素P之间的像素分隔部301中，p型半导体区域101pa和101pc设置于n型半导体区域101n之间，n型半导体区域101n构成光电二极管21的电荷累积区域。

[0118] 另外，如图3所示，在半导体基板101中的一部分中设置有沟槽TR，所述部分在入射光H所进入的后表面(上表面)侧中位于光电二极管21的侧部中。

[0119] 具体而言，如图3所示，沟槽TR形成为包括第一沟槽TR1以及第二沟槽TR2。

[0120] 其中，第一沟槽TR1设置于半导体基板101中的较深部分中。

[0121] 另外，第二沟槽TR2在半导体基板101中设置于比第一沟槽TR1浅的部分中。即，第二沟槽TR2的侧面形成为从半导体基板101的后表面(上表面)在下方垂直延伸，且第一沟槽TR1的侧面形成为从第二沟槽TR2的底面的中心部分在下方垂直延伸。另外，第二沟槽TR2的宽度形成为宽于第一沟槽TR1的宽度。

[0122] 另外，沟槽TR在多个像素P之间形成为沿半导体基板101的后表面(上表面)的方向(y方向(x方向上也同样))上相互对称。

[0123] 另外，如图3所示，像素分隔部301包括钉扎层311、绝缘膜312以及遮光层313，且所述部分中的每一部分均设置于沟槽TR的内部部分中。

[0124] 如图4所示，像素分隔部301的平面形状为格子形状并布置于多个像素P之间。另外，沟槽TR在像素分隔部301中形成为格子形状。其中，第一沟槽TR1以及第二沟槽TR2均形成为格子形状。再者，钉扎层311、绝缘膜312以及遮光层313设置于沟槽TR的内部部分中。另外，光电二极管21形成于矩形区域中，此矩形区域被格子状的像素分隔部101pb分隔。

[0125] 以下将详细说明构成像素分隔部301的每一部分。

[0126] (d-1)钉扎层311

[0127] 如图3所示，钉扎层311在半导体基板101的较深部分中设置于第一沟槽TR1的内部部分中。此处，钉扎层311形成为掩埋第一沟槽TR1的整个内部部分。

[0128] 并且，钉扎层311形成为覆盖第二沟槽TR2的内表面，第二沟槽TR2在半导体基板101的较浅部分中形成于第一沟槽TR1上。此处，钉扎层311的内侧表面被第二沟槽TR2的内侧部分中的绝缘膜312所覆盖。另外，遮光层313嵌入被绝缘膜312所覆盖的钉扎层311的内侧部分。

[0129] 而且，除像素分隔部301外，钉扎层311形成为在半导体基板101的后表面(上表面)上覆盖入射光H所进入的感光表面JS。

[0130] 具体而言，钉扎层311是使用具有负固定电荷的高介电常数材料形成的，从而形成正电荷(空穴)累积区域，并且钉扎层与半导体基板101间的界面部中的暗电流的产生得到抑制。由于钉扎层311形成为具有负固定电荷，且负固定电荷会在钉扎层与半导体基板101间的界面增加电场，因此形成正电荷(空穴)累积区域。

[0131] 因此，钉扎层311的材料具有比绝缘膜312的材料高的介电常数，例如，钉扎层由氧化铪(HfO2)形成。除此之外，钉扎层311还可由氧化锆(ZrO2)或者氧化钽(Ta2O5)形成。

[0132] (d-2)绝缘膜312

[0133] 如图3所示，绝缘膜312形成为覆盖在半导体基板101的较浅部分中形成于第一沟槽TR1上的第二沟槽TR2的内表面。

[0134] 而且，除像素分隔部301外，绝缘膜312形成为在半导体基板101的后表面(上表面)中隔着钉扎层311覆盖感光表面JS(参见图4)。

[0135] 绝缘膜312是由介电常数低于钉扎层311的材料(例如SiO2)形成的。

[0136] (d-3)遮光层313

[0137] 如图3所示，遮光层313在半导体基板101的较浅部分中形成为隔着钉扎层311以及绝缘膜312而掩埋第二沟槽TR2的内部部分。

[0138] 此处，如图4所示，遮光层313的平面形状形成为格子形状。

[0139] 遮光层313是由能够遮光的遮光材料所形成。例如，遮光层313是使用例如钨(W)等金属材料形成的。除钨以外，遮光层313还可使用铝(Al)形成。

[0140] (e)像素晶体管Tr

[0141] 在固体摄像器件1中，多个像素晶体管Tr设置成对应于图2中所示的多个像素P。

[0142] 如图5所示，像素晶体管Tr包括传输晶体管22、放大晶体管23、选择晶体管24以及复位晶体管25，用来读取来自光电二极管21的信号电荷并将所读取的信号电荷作为电信号输出。

[0143] 尽管在图3中未示出，然而构成像素晶体管Tr的晶体管22至25中的每一者在半导体基板101中均设置于设有配线层111的前表面上。例如，晶体管22至25中的每一者均为N沟道MOS晶体管，例如，每一栅极均是使用多晶硅形成的。并且，晶体管22至25中的每一者均被配线层111所覆盖。

[0144] 在像素晶体管Tr中，如图5所示，传输晶体管22设置成将光电二极管21所产生的信号电荷传输至浮动扩散区FD。具体而言，如图5所示，传输晶体管22设置于光电二极管21的阴极与浮动扩散区FD之间。另外，传输晶体管22的栅极电连接至传输线26。传输晶体管22基于从传输线26发送至栅极的传输信号TG而将光电二极管21中所累积的信号电荷传输至浮动扩散区FD。

[0145] 在像素晶体管Tr中，如图5所示，放大晶体管23设置成将在浮动扩散区FD中从电荷转换成电压而得到的电信号放大，并输出放大后的电信号。具体而言，如图5所示，放大晶体管23的栅极电连接至浮动扩散区FD。而且，放大晶体管23的漏极电连接至电源线Vdd，且放大晶体管的源极电连接至选择晶体管24。当选择晶体管24被选择而导通时，会有恒定的电流从恒流源I提供至放大晶体管23，且放大晶体管作为源极跟随器运行。因此，由于选择信号被提供至选择晶体管24，因而在浮动扩散区FD中由电荷转换成电压而得到的电信号在放大晶体管23中被放大。

[0146] 在像素晶体管Tr中，如图5所示，选择晶体管24设置成基于选择信号而将放大晶体管23所输出的电信号输出至垂直信号线27。具体而言，如图5所示，选择晶体管24的栅极连接至提供有选择信号的地址线28。并且，在提供选择信号时，选择晶体管24导通，如上所述，选择晶体管24将经放大晶体管23放大的输出信号输出至垂直信号线27。

[0147] 在像素晶体管Tr中，如图5所示，复位晶体管25设置成将放大晶体管23的栅极电位复位。具体而言，如图5所示，复位晶体管25的栅极电连接至提供有复位信号的复位线29。并且，复位晶体管25的漏极电连接至电源线Vdd，且复位晶体管的源极电连接至浮动扩散区FD。另外，复位晶体管25基于从复位线29发送的复位信号而经由浮动扩散区FD将放大晶体管23的栅极电位复位至电源电压。

[0148] 图6为第一实施例中执行成像时发送至像素P的像素晶体管Tr的控制信号的时序图。

[0149] 在图6中，(a)示出了输入至选择晶体管24的栅极的选择信号SEL。并且，(b)示出了输入至复位晶体管25的栅极的复位信号RST。另外，(c)示出了输入至传输晶体管22的栅极的传输信号TG(参见图5)。

[0150] 如图6所示，当执行成像时，在第一时间点t1，当选择信号SEL被设定为高电平时，选择晶体管24导通。并且，在第二时间点t2，当复位信号RST被设定为高电平时，复位晶体管25导通。由此，放大晶体管23的栅极电位被复位(参见图5)。

[0151] 另外，如图6所示，在第三时间点t3，当复位信号RST被设定为低电平时，复位晶体管25关断。并且，此后，对应于复位电平的电压作为输出信号被读取至列电路14(参见图2和图5)。

[0152] 另外，如图6所示，在第四时间点t4，当传输信号TG被设定为高电平时，传输晶体管22导通。由此，由光电二极管21所累积的信号电荷被传输至浮动扩散区FD(参见图5)。

[0153] 另外，如图6所示，在第五时间点t5，当传输信号TG被设定为低电平时，传输晶体管22关断。此后，对应于所累积的信号电荷量的信号电平的电压作为输出信号被读取至列电路14(参见图2和图5)。

[0154] 在列电路14中，在先读取的复位电平的信号与后读取的信号电平的信号之间执行差分处理，并累积所处理的信号(参见图2和图5)。

[0155] 由此，由于在为每一像素P所设置的各晶体管中的Vth等因素的变化而产生的固定模式噪声被消除。

[0156] 由于晶体管22、24以及25的各栅极均以行为单位进行连接，因而上述驱动像素P的操作是对以行为单位排列的多个像素P同时执行，所述行单位包括在水平方向x上排列成行的多个像素P。

[0157] 具体而言，通过上述垂直驱动电路13所提供的选择信号，以水平线(像素行)为单位在垂直方向上依序选择所述像素。另外，各像素P的晶体管是由时序发生器18所输出的各种时序信号进行控制。因此，各像素的信号通过垂直信号线27被读取至用于每一列像素P的列电路14(参见图2和图5)。

[0158] 另外，由列电路14所累积的信号由水平驱动电路15进行选择并被依序输出至外部输出电路17(参见图2和图5)。

[0159] 另外，信号处理部44通过将成像所得到的信号作为原始数据来执行信号处理，并产生数字图像(参见图1)。

[0160] (f)配线层111

[0161] 在固体摄像器件1中，如图3所示，配线层111在半导体基板101中设置于与后表面(上表面)相对的侧的前表面(下表面)上，所述后表面上设置有例如滤色器CF以及微透镜ML等各部分。

[0162] 配线层111包括配线111h以及绝缘层111z，配线层111配置成使配线111h在绝缘层111z中电连接至各元件。配线层111是所谓的多层式配线，是通过对构成绝缘层111z的各层间绝缘膜及配线111h交替地进行多次层叠而形成。此处，多条配线111h形成为隔着绝缘层
111z进行层叠，以用作图5中所示的传输线26、地址线28、垂直信号线27及复位线29等的配线。

[0163] 另外，在配线层111中，支撑基板SS设置于与半导体基板101所处的侧相对的侧的表面上。例如，设有包含厚度为几百微米的硅半导体的基板作为支撑基板SS。

[0164] (B)制造方法

[0165] 以下将对制造上述固体摄像器件1的方法的主要部分进行说明。

[0166] 图7至图13为本发明第一实施例中制造固体摄像器件的方法的图。

[0167] 与图3类似，以剖面图的形式示出了图7至图13。

[0168] 在本实施例中，将依序通过各图所示的步骤来制造例如图3等所示的固体摄像器件1。

[0169] 以下将依序具体说明各步骤。

[0170] (a)形成光电二极管21等

[0171] 首先，如图7所示，形成光电二极管21等。

[0172] 此处，例如光电二极管21等各部分均是通过从包含单晶硅半导体的半导体基板101的前表面离子注入杂质而形成。例如，在p型半导体区域101pa形成于半导体基板101的整个表面上后，形成p型半导体区域101pc，p型半导体区域101pc具有高于p型半导体区域
101pa的杂质浓度。另外，n型半导体区域101n在半导体基板101中形成于其中形成有光电二极管21的部分上。

[0173] 另外，在像素晶体管Tr(图7中未图示)形成于半导体基板101的前表面上后，形成配线层111以覆盖像素晶体管Tr。另外，将支撑基板SS结合至配线层111的前表面。

[0174] 此后，例如，减薄半导体基板101。例如，可以根据以下条件执行减薄。

[0175] ·减薄后的半导体基板101的厚度：2.0μm至10μm。

[0176] ·方法：化学机械研磨(Chemical Mechanical Polishing，CMP)法(另外，也可以为干蚀刻或湿蚀刻)。

[0177] 另外，类似于上文所述，在SOI基板(图中未示出)的半导体层上形成例如光电二极管21以及像素晶体管Tr等构件，在设置配线层111以及支撑基板SS后，可执行减薄处理。

[0178] (b)形成第二沟槽TR2

[0179] 接下来，如图8所示，形成第二沟槽TR2。

[0180] 此处，第二沟槽TR2在半导体基板101中形成于位于多个像素P之间的像素分隔部301中。

[0181] 具体而言，如图8所示，通过图案化处理在半导体基板101的后表面(上表面)上形成硬掩模HM。例如，通过设置厚度为0.1至0.5μm的SiO2膜(例如HDP或P-TEOS)而形成硬掩模HM。

[0182] 例如，通过执行以下条件的干蚀刻处理来对硬掩模HM进行图案化处理。

[0183] ·腔室压力：10至200m Torr

[0184] ·源功率：500至3000W(60Hz)

[0185] ·偏压功率：500至2000W(2Hz)

[0186] ·CF4气流：10至200sccm

[0187] 此后，通过使用硬掩模HM处理半导体基板101来形成第二沟槽TR2。

[0188] 例如，根据以下条件对硅(Si)半导体基板101执行干蚀刻，形成第二沟槽TR2。

[0189] ·腔室压力：5至100mTorr

[0190] ·源功率：500至2000W

[0191] ·偏压功率：100至1000W

[0192] ·Cl2气流：10至300sccm

[0193] ·O2气流：1至50sccm

[0194] 例如，从光谱特性的观点而言，第二沟槽TR2可形成为满足以下条件。

[0195] ·深度：0.2至4μm(优选地，1.0μm以上)

[0196] ·宽度：0.04至5μm(为确保折射性能，优选采用下限)

[0197] 另外，在本步骤中，除上文所列举的材料外，硬掩模HM还可由例如P-SiN等SiN膜形成。

[0198] (c)形成第一沟槽TR1

[0199] 接下来，如图9所示，形成第一沟槽TR1。

[0200] 此处，在半导体基板101的像素分隔部301中，第一沟槽TR1形成于第二沟槽TR2的底部部分上。

[0201] 具体而言，如图9所示，在硬掩模HM的开口部分以及第二沟槽TR2的内表面处形成侧壁SW。侧壁SW的侧表面为倾斜的，从而使硬掩模HM的开口及第二沟槽TR2的宽度朝半导体基板101下部部分变窄。例如，侧壁SW是通过形成不同种类的膜(例如P-SiN)并对这些膜执行干蚀刻而形成。

[0202] 并且，第一沟槽TR1是通过使用其上设置有侧壁SW的硬掩模HM作为掩模处理半导体基板101而形成。

[0203] 例如，为对半导体基板101执行干蚀刻处理，可以根据以下条件形成第一沟槽TR1。

[0204] ·深度：0.3至10μm(从图像浮散特性(blooming characteristic)的观点看，优选为从半导体基板101的后表面(上表面)起深1.5μm以上)

[0205] ·宽度：0.02至5μm以上(为确保绝缘性能，优选地采用下限且更优选地为0.05μm以上)

[0206] (d)去除硬掩模HM和侧壁SW

[0207] 接下来，如图10所示，去除硬掩模HM和侧壁SW。

[0208] 此处，例如，通过对硬掩模HM和侧壁SW执行蚀刻处理，将硬掩模HM和侧壁SW从半导体基板101的后表面(上表面)去除。由此，暴露出半导体基板101的后表面(上表面)。

[0209] (e)形成钉扎层311

[0210] 接下来，如图11所示，形成钉扎层311。

[0211] 此处，钉扎层311在半导体基板101的较深部分中形成为掩埋第一沟槽TR1的整个内部部分。

[0212] 并且，钉扎层311在半导体基板101的较浅部分中形成为覆盖形成于第一沟槽TR1上的第二沟槽TR2的内表面。

[0213] 另外，除像素分隔部301外，钉扎层311在半导体基板101的后表面(上表面)上形成为覆盖入射光H所进入的感光表面JS。

[0214] 钉扎层311的材料为介电常数高于绝缘膜312的绝缘材料，且使用具有负固定电荷的高介电常数材料。

[0215] 例如，根据以下条件形成钉扎层311。

[0216] ·材料：HfO2

[0217] ·形成方法：化学气相沉积(Chemical Vapor Deposition，CVD)法

[0218] ·第二沟槽TR2的内表面及半导体基板101的上部部分的厚度：1至200nm

[0219] 例如，除HfO2外，钉扎层311还可以使用例如Al2O3、ZrO2、TiO2、Ta2O5或者MgO2等其他材料形成。这些材料已被证实适用于绝缘栅型场效应晶体管等的栅极绝缘膜。因此，由于膜的形成方法已确定，所以可容易地形成钉扎层。

[0220] 在这些材料中，更优选地使用氧化铪(HfO2)、氧化钽(Ta2O5)和三氧化二铝(Al2O3)。由于所述材料具有高的钉扎性(负固定电荷量)，因而可很好地获得对白点及暗电流的抑制效果。而且，因为可以获得高的工艺可行性，所以上述材料为优选的。

[0221] 除此之外，还可以使用例如以下材料：氧化镧(La2O3)、氧化镨(Pr2O3)、氧化铈(CeO2)、氧化钕(Nd2O3)、氧化钷(Pm2O3)、氧化钐(Sm2O3)、氧化铕(Eu2O3)、氧化钆(Gd2O3)、氧化铽(Tb2O3)、氧化镝(Dy2O3)、氧化钬(Ho2O3)、氧化铒(Er2O3)、氧化铥(Tm2O3)、氧化镱(Yb2O3)、氧化镥(Lu2O3)或氧化钇(Y2O3)。另外，可以通过使用氮化铪膜、氮化铝膜、氧氮化铪膜或者氧氮化铝膜来形成钉扎层311。

[0222] 另外，除化学气相沉积(CVD)法之外，还可根据各种膜形成方法(例如溅射法或者原子层沉积(Atomic Layer Deposition，ALD)法)形成钉扎层311。

[0223] 例如，在根据有机金属化学气相沉积(Organic Metal Chemical Vapor Deposition，MOCVD)法形成氧化铪(HfO2)膜时，可根据使用下列前体的下列制造条件形成膜。

[0224] ·前体：四(乙基甲基氨基)铪(Tetrakis ethylmethylamido hafnium，TEMA-Hf)、四(二甲基氨基)铪(Tetrakis dimethylamido hafnium，TDMA-Hf)或者四(二乙基氨基)铪(Tetrakis diethylamido hafnium，TDEA-Hf)

[0225] ·膜形成基板温度：200℃至600℃

[0226] ·前体流速：10cm3/min至500cm3/min

[0227] ·前体的照射时间：1至15秒

[0228] ·臭氧(O3)流速：5cm3/min至50cm3/min

[0229] 另外，当根据ALD法形成氧化铪膜时，可根据使用下列前体的下列制造条件形成膜。

[0230] ·前体：四(乙基甲基氨基)铪(Tetrakis ethylmethylamido hafnium，TEMA-Hf)、四(二甲基氨基)铪(Tetrakis dimethylamido hafnium，TDMA-Hf)或者四(二乙基氨基)铪(Tetrakis diethylamido hafnium，TDEA-Hf)

[0231] ·膜形成基板温度：200℃至500℃

[0232] ·前体流速：10cm3/min至500cm3/min

[0233] ·前体的照射时间：1至15秒

[0234] ·臭氧(O3)流速：5cm3/min至50cm3/min

[0235] 由于在ALD法中，可同时形成约1nm的能在膜形成过程中降低界面电位的SiO2层，因此ALD法是更优选的。

[0236] 除此之外，可在钉扎层311上形成防反射膜。

[0237] (f)形成绝缘膜312

[0238] 接下来，如图12所示，形成绝缘膜312。

[0239] 此处，绝缘膜312在半导体基板101的较浅部分中形成为覆盖形成于第一沟槽TR1上的第二沟槽TR2的内表面。

[0240] 另外，除像素分隔部301外，绝缘膜312也形成于半导体基板101的后表面(上表面)上，使得绝缘膜312隔着钉扎层311覆盖感光表面JS。

[0241] 绝缘膜312是使用介电常数低于钉扎层311的材料而形成。

[0242] 例如，可根据下列条件形成绝缘膜312。

[0243] ·材料：SiO2

[0244] ·形成方法：CVD法

[0245] ·厚度：5μm以下(为了确保灵敏度)

[0246] (g)形成遮光层313

[0247] 接下来，如图13所示，形成遮光层313。

[0248] 此处，遮光层313在半导体基板101的较浅部分中形成为隔着钉扎层311及绝缘膜312掩埋第二沟槽TR2的内部部分。

[0249] 遮光层313是使用能够遮光的遮光材料形成。

[0250] 例如，可根据下列条件来形成遮光层313。

[0251] ·材料：钨(W)

[0252] ·形成方法：溅射法

[0253] 在本步骤中，遮光层313在半导体基板101的后表面(上表面)上形成为掩埋第二沟槽TR2的内部部分。此后，在遮光层313中，去除设置于半导体基板101的后表面(上表面)上的部分。由此，遮光层313不形成于感光表面JS上而是嵌入至第二沟槽TR2的内部部分。因此，像素分隔部301形成于多个像素P之间。

[0254] 另外，遮光层313可通过例如CVD方法等其他膜形成方法、通过由其他遮光材料形成膜而形成。

[0255] 除钨(W)之外，还可使用铝(Al)形成遮光层313。当使用铝或钨之外的金属(例如，铜)时，在可见光范围的部分中的反射性能会降低。另外，当使用铝或钨之外的在硅中具有高扩散系数的金属时，由于所述金属可能扩散至硅半导体基板101中，因而产生暗电流的可能性会增大。

[0256] (h)形成滤色器CF及微透镜ML

[0257] 接下来，如图3所示，形成滤色器CF及微透镜ML中的每一构件。

[0258] 此处，在半导体基板101的后表面(上表面)上形成滤色器CF。

[0259] 例如，在通过涂布方法(例如旋涂法)涂覆包含着色物质(例如颜料或染料)的涂覆液体与感光树脂以及形成覆盖膜后，通过光刻技术对涂布膜进行图案化处理而形成滤色器CF。由此，通过形成每一滤光层CFR、CFG及CFB而提供滤色器CF。

[0260] 此后，在滤色器CF的上表面上设置微透镜ML。

[0261] 例如，在通过光刻技术对感光树脂膜进行图案化处理后，通过以回流处理将经图案化处理的树脂变形为透镜形状而形成微透镜ML。除此之外，在透镜材料膜上形成透镜形状的抗蚀剂图案后，可通过将抗蚀剂图案作为掩模执行回蚀处理而形成微透镜ML。

[0262] 以此方式，通过依序执行每一步骤而制得“后表面照射类型”的CMOS图像传感器。

[0263] (C)结论

[0264] 如上所述，在本实施例中，通过感光表面JS接收入射光H的多个光电二极管21设置成分别对应于半导体基板101的内部部分中的多个像素P。而且，像素分隔部301在半导体基板101的内部部分中设置于多个像素P之间(参见图3)。

[0265] 如上所述，与本实施例不同，当像素分隔部101pb是通过从半导体基板101的前表面(下表面)侧离子注入高浓度的杂质而形成时(参见图23)，由于因倾斜光泄露而产生光学噪声，因而使图像质量降低。例如，产生“混色”，并且所捕捉的彩色图像的颜色再现性降低。另外，因为“阴影”的产生，所捕捉的图像的质量会降低。

[0266] 除此之外，当通过离子注入高浓度的杂质而形成像素分隔部101pb(参见图23)时，考虑到杂质的扩散等因素，像素分隔部101pb的宽度会变大。尤其是，在“后表面照射类型”的情形中，像素分隔部101pb的宽度在半导体基板101的后表面(上表面)侧中变大。由此，难以扩大光电二极管21的占据面积。因此，光电二极管21的饱和电荷累积量(Qs)减少，并且难以提高所捕捉的图像的质量。

[0267] 另外，由于波长较短的光在由单晶硅半导体形成的半导体基板101中在光线所进入的后表面(上表面)附近被吸收，具体而言，因此会在接收波长较短的光(例如蓝光)的像素之间明显地产生“混色”。

[0268] 然而，在本实施例中，钉扎层311、绝缘膜312以及遮光层313在半导体基板101中嵌入至沟槽TR内，沟槽TR位于入射光H所进入的后表面(入射表面)侧中的光电二极管21的侧部(参见图3)。由此，像素分隔部301能够遮光并光学分隔多个像素P，且对所述多个像素P进行绝缘及电隔离。因此，由于在像素分隔部301中实现了像素间的遮光和元件隔离这两种功能，因而在本实施例中可改善光谱特性和图像浮散特性。

[0269] 另外，由于像素分隔部301在本实施例中不是通过离子注入高浓度的杂质而形成，因而饱和电荷累积量(Qs)不会减少，并且可容易地提高所捕捉的图像的质量。

[0270] 除此之外，在本实施例中，包含第一沟槽TR1和第二沟槽TR2的多级式结构的沟槽TR设置于像素分隔部301中。此处，第二沟槽TR2的宽度形成为宽于第一沟槽TR1的宽度，且第二沟槽TR2在半导体基板101中位于比第一沟槽TR1浅的部分中。

[0271] 此外，在本实施例中，钉扎层311形成为掩埋第一沟槽TR1的内部部分并覆盖第二沟槽TR2的内表面。另外，绝缘膜312形成为隔着钉扎层311覆盖第二沟槽TR2的内表面。并且，遮光层313形成为隔着钉扎层311和绝缘膜312掩埋第二沟槽TR2的内部部分。

[0272] 因此，在本实施例中，由于像素分隔部301包含钉扎层311，因此暗电流的产生得到抑制，且可防止在所捕捉的图像中产生白点。而且，由于钉扎层311包含负固定电荷，因此在后表面中形成沟槽时产生的载流子(电子或空穴)可被保持至固定电荷。

[0273] 另外，在本实施例的多级式结构的沟槽TR中，金属材料不嵌入至处于较深位置的第一沟槽TR1，而是嵌入至设置于最上层级的浅位置上的第二沟槽TR2的内部部分，且形成有遮光层313。由此，遮光层313可通过均匀地且无空隙地将金属材料掩埋至第二沟槽TR2而形成。因此，由于遮光层313可在所述多个像素P之间有效地遮光，因而可防止产生“混色”及“阴影”。即，当金属材料嵌入于较深的沟槽(例如，深度为0.5μm以上)内作为遮光材料时，会产生空隙且难以均匀地掩埋金属材料。因此，难以防止产生“混色”及“阴影”。然而，根据本实施例，则可消除这些缺点。

[0274] 因此，在本实施例中，可提高所捕捉的图像的质量。

[0275] 2.第二实施例

[0276] (A)制造方法

[0277] 图14和图15示出了第二实施例中制造固体摄像器件的方法的图。

[0278] 与图3类似，分别以剖面图形式示出图14和图15。

[0279] 在本实施例的固体摄像器件的制造方法中，与第一实施例的情形类似，形成光电二极管21等(参见图7)以及形成第二沟槽TR2(参见图8)。此后，依序通过图14和图15中所示的步骤形成第一沟槽TR1。另外，与第一实施例的情形类似，形成钉扎层311(参见图11)、形成绝缘膜312(参见图12)、形成遮光层313(参见图13)、形成滤色器CF以及形成微透镜ML(参见图3)。

[0280] 如图14和图15所示，在本实施例中，形成第一沟槽TR1的步骤与第一实施例的步骤不同。除该点以及与该点相关的内容以外，本实施例均与第一实施例类似。因此，将适当地省略对重复部分的说明。

[0281] 下面依序对各步骤进行详细说明。

[0282] (a)形成光致抗蚀剂图案PR

[0283] 在形成第二沟槽TR2后(参见图8)，如图14所示形成光致抗蚀剂图案PR。

[0284] 此处，当在上面形成有硬掩模HM的半导体基板101的后表面(上表面)上形成光致抗蚀剂膜(图中未示出)后，通过光刻技术对光致抗蚀剂膜(图中未示出)进行图案化处理而形成光致抗蚀剂图案PR。

[0285] 具体而言，在半导体基板101的后表面(上表面)侧中，将光致抗蚀剂图案PR的图案形状形成为使上面形成有第一沟槽TR1的部分为开口的、而其他部分则被覆盖。即，光致抗蚀剂图案PR形成为如下状态：在该状态中，在第二沟槽TR2的底部表面上形成第一沟槽TR1的部分被暴露出、而第二沟槽TR2的其他内部表面则被覆盖。

[0286] (b)形成第一沟槽TR1

[0287] 接下来，如图15所示，形成第一沟槽TR1。

[0288] 此处，与第一实施例的情形类似，第一沟槽TR1在半导体基板101的像素分隔部301中形成于第二沟槽TR2的底部部分上。

[0289] 而且，通过将光致抗蚀剂图案PR和硬掩模HM从半导体基板101的后表面(上表面)侧去除而暴露出后表面。

[0290] 此后，与第一实施例的情形相似，通过各步骤而制得“后表面照射类型”的CMOS图像传感器。

[0291] (B)结论

[0292] 如上所述，在本实施例中可形成与第一实施例的情形具有相同结构的固体摄像器件。

[0293] 因此，在本实施例中可很好地实现与第一实施例的情形相同的效果。

[0294] 3.第三实施例

[0295] (A)器件结构

[0296] 图16为第三实施例中固体摄像器件的主要部分的图。

[0297] 与图3类似，图16示出了像素P的截面。

[0298] 如图16所示，在本实施例中，钉扎层311c和绝缘膜312c不同于第一实施例。除该点以及与该点相关的内容以外，本实施例均与第一实施例类似。因此，将适当地省略对重复部分的说明。

[0299] (a)钉扎层311c

[0300] 如图16所示，与第一实施例的情形相似，钉扎层311c形成为覆盖第二沟槽TR2的内表面，第二沟槽TR2在半导体基板101的较浅部分中形成于第一沟槽TR1上。

[0301] 然而，如图16所示，与第一实施例的情形不同，钉扎层311c不形成为掩埋半导体基板101的较深部分中的第一沟槽TR1的整个内部部分。

[0302] 此处，钉扎层311c形成为覆盖第一沟槽TR1的内表面。

[0303] (b)绝缘膜312c

[0304] 如图16所示，与第一实施例的情形类似，绝缘膜312c形成为隔着钉扎层311c覆盖在半导体基板101的较浅部分中形成于第一沟槽TR1上的第二沟槽TR2的内表面。

[0305] 然而，如图16所示，与第一实施例的情形不同，绝缘膜312c也形成于位于半导体基板101的较深部分中的第一沟槽TR1的内部部分处。

[0306] 此处，绝缘膜312c形成为隔着钉扎层311c掩埋第一沟槽TR1的内部部分。

[0307] (B)制造方法

[0308] 以下将说明制造固体摄像器件的方法的主要部分。

[0309] 图17和图18为第三实施例中制造固体摄像器件的方法的图。

[0310] 与图16类似，分别以剖面图示出图17和图18。

[0311] 在本实施例的固体摄像器件的制造方法中，与第一实施例的情形相似，形成光电二极管21等、形成第二沟槽TR2、形成第一沟槽TR1以及去除硬掩模HM和侧壁SW(参见图7至图10)。此后，依序通过图17和图18中所示的步骤形成图16等中所示的固体摄像器件。

[0312] 另外，在通过与第二实施例的情形相似的步骤而形成第一沟槽TR1后，可依序通过图17和图18中所示的步骤而形成图16等中所示的固体摄像器件。

[0313] 下面依序对各步骤进行详细说明。

[0314] (a)形成钉扎层311c及绝缘膜312c

[0315] 如上所述，在形成第一沟槽TR1以及第二沟槽TR2等后，如图17所示形成钉扎层311c和绝缘膜312c。

[0316] 此处，钉扎层311c形成为分别覆盖第一沟槽TR1和第二沟槽TR2的内表面。

[0317] 例如，与第一实施例的情形类似，钉扎层311c是通过形成HfO2膜而形成。

[0318] 此后，绝缘膜312c形成为掩埋被钉扎层311c所覆盖的第一沟槽TR1的内侧部分且覆盖第二沟槽TR2的内表面。

[0319] 例如，与第一实施例的情形相似，绝缘膜312c是通过形成SiO2膜而形成。

[0320] (b)形成遮光层313

[0321] 接下来，如图18所示，形成遮光层313。

[0322] 此处，与第一实施例的情形相似，遮光层313形成为隔着钉扎层311c和绝缘膜312c掩埋第二沟槽TR2的内部部分。

[0323] (c)形成滤色器CF及微透镜ML

[0324] 接下来，如图16所示，与第一实施例的情形类似地形成例如滤色器CF及微透镜ML等各构件。

[0325] 由此，制得“后表面照射类型”的CMOS图像传感器。

[0326] (C)结论

[0327] 如上所述，与第一实施例的情形相似，在本实施例中，钉扎层311c形成于第一沟槽TR1的内部部分中并覆盖第二沟槽TR2的内表面。绝缘膜312c形成为隔着钉扎层311c覆盖第二沟槽TR2的内表面。另外，遮光层313形成为隔着钉扎层311c和绝缘膜312c掩埋第二沟槽TR2的内部部分。

[0328] 此处，钉扎层311c形成为覆盖第一沟槽TR1的内表面。而且，绝缘膜312c形成为隔着钉扎层311c掩埋第一沟槽TR1的内部部分。

[0329] 因此，与第一实施例的情形类似，在本实施例中可提高所捕捉的图像的质量。

[0330] 另外，绝缘膜312c具有补偿钉扎性能的效果。由此，由于绝缘膜312c设置于第一沟槽TR1中，可实现更强的钉扎性能。

[0331] 4.第四实施例

[0332] (A)器件结构等

[0333] 图19至图21为第四实施例中固体摄像器件的主要部分的图。

[0334] 与图16类似，图19和图20分别为像素P的剖面图。另外，图21为像素P的俯视图。

[0335] 此处，图19为沿图21中所示的线XIX-XIX截取的剖面图，且示出了多个像素P中的上面设置有红色滤光层CFR的像素P的剖面。除此之外，与图21的情形类似地形成位于上面设有红色滤光层CFR的像素P的外围的像素分隔部301。

[0336] 另外，图20为沿图21中所示的线XX-XX截取的剖面图，且示出了多个像素P中的上面设置有蓝色滤光层CFB的像素P的剖面。除此之外，在像素分隔部301中，与图21的情形类似地形成位于其上设置有红色滤光层CFR的像素P的外围中的部分以外的部分。

[0337] 另外，与图4类似，在图21中，为便于说明，在某些情形中使用实线之外的虚线等来表示用于示出各构件的部分。

[0338] 如图19和图20所示，在本实施例中，在像素分隔部301中，位于上面设置有红色滤光层CFR的像素P的外围中的部分与该部分之外的其他部分互不相同。即，在其他实施例中，像素分隔部301形成为在各像素P之间具有相同的形状。然而，在本实施例中，像素分隔部301的形状根据每个像素P中所接收的光的波长范围而改变。除该点以及与该点相关的内容以外，本实施例均与第一实施例类似。由此，将适当地省略对重复部分的说明。

[0339] 在本实施例中，如图19和图20所示，在沟槽TR中，由红色滤光层CFR透射红色光的像素P的光电二极管21的外围部分形成至比接收绿色光或蓝色光的像素P之间的部分更深的部分。即，所述多个像素P中的其中设有滤光层CFR的像素P的外围部分中的沟槽TR比其他像素P的部分中的沟槽深，在所述多种滤光层CFR、CFG及CFB中，滤光层CFR对于最长波长的波长范围的光具有更高的透射率。

[0340] 此处，所述多个像素P中用于接收最长波长的波长范围的红色光的像素P的外围部分的第一沟槽TR1d(图19)形成为深于其他部分的第一沟槽TR1(图20)。

[0341] 例如，自半导体基板101的后表面(上表面)起的第一沟槽TR1和TR1d的深度可形成为满足以下条件。这样，可很好地获得图像浮散特性。

[0342] ·位于上面设有红色滤光层CFR的像素P的外围中的部分：0.2μm以上(优选地，1.5μm以上)

[0343] ·上述部分以外的部分：0.2μm以上(优选地，1.0μm以上)

[0344] 此外，钉扎层311d形成为覆盖第一沟槽TR1和TR1d的内表面。另外，绝缘膜312d形成为隔着钉扎层311d掩埋第一沟槽TR1的内部部分。

[0345] (B)结论

[0346] 如上所述，与第三实施例类似，在本实施例中，钉扎层311d形成于第一沟槽TR1的内部部分中并覆盖第二沟槽TR2的内表面。绝缘膜312d形成为隔着钉扎层311d覆盖第二沟槽TR2的内表面。另外，遮光层313形成为隔着钉扎层311d和绝缘膜312d掩埋第二沟槽TR2的内部部分。

[0347] 因此，与第三实施例的情形类似，在本实施例中，可提高所捕捉的图像的质量。

[0348] 而且，在本实施例中，其中设置有滤光层CFR的像素P的外围部分中的沟槽TR比其他像素P的部分中的沟槽深，在所述多种滤光层CFR、CFG及CFB中，滤光层CFR对于最长波长的波长范围的光具有更高的透射率。另外，钉扎层311d、绝缘膜312d以及遮光层313设置于沟槽TR中。

[0349] 在由单晶硅半导体形成的半导体基板101中，例如蓝色光等波长较短的光在光所进入的表面附近被吸收。然而，如红色光等具有较长波长的光则到达半导体基板101的较深部分。相比之下，在本实施例中，位于接收波长较长的光(如红色光)的光电二极管21的外围中的钉扎层311d和绝缘膜312d形成至比接收其他波长较短的光的光电二极管21的外围更深的位置。

[0350] 由此，在本实施例中，即使在波长较长的光到达半导体基板101的较深部分并产生电荷时，像素分隔部301也可有效地电分隔所述多个像素P。

[0351] 另外，沟槽TR形成为在所述多个像素P中以下像素P的外围部分以外的部分中较浅：在此像素P中设有对于最长波长的波长范围的光具有较高透射率的滤光层CFR。在其中形成有深沟槽TR的情形中，因蚀刻处理等而产生的破坏可能很大。然而，在较浅部分中，破坏可减小。

[0352] 因此，在本实施例中，可进一步提高所捕捉的图像的质量。

[0353] 另外，在上述实施例中，与第三实施例的情形类似，说明了在第一沟槽TR1和TR1d的内部部分中设置钉扎层311d和绝缘膜312d的情形。然而，本发明并不限于此。即，与第一和第二实施例的情形类似，也可以是只有钉扎层311设置于第一沟槽TR1和TR1d的内部部分中。

[0354] 另外，在本实施例中，与较低层级的互不相同的第一沟槽TR1和TR1d不同，接收红色光的像素P的外围部分与其他部分在较上层级的第二沟槽TR2中具有相同的深度。然而，本发明并不限于此。与较低层级的第一沟槽TR1和TR1d类似，在较上层级的第二沟槽TR2中，接收红色光的像素P的外围部分也可形成为比其他部分深。

[0355] 例如，自半导体基板101的后表面(上表面)起的第二沟槽TR2的深度可形成为满足以下条件。

[0356] ·位于上面设有红色滤光层CFR的像素P的外围中的部分：0.2至4μm(优选地，1.0μm以上)

[0357] ·上述部分以外的部分：0.2至4μm以上(优选地，0.5μm以上)

[0358] 5.第五实施例

[0359] (A)器件结构等

[0360] 图22为第五实施例中固体摄像器件的主要部分的图。

[0361] 与图3类似，图22示出了像素P的剖面。

[0362] 如图22所示，本实施例的固体摄像器件为“前表面照射类型”。即，配线层111设置在半导体基板101的前表面(图22中的上表面)侧上，且感光表面JS接收从前表面侧进入的入射光H。而且，像素分隔部301设置于半导体基板101的前表面(上表面)侧上。另外，半导体基板101没有被减薄，且没有设置支撑基板SS(参见图3)。除该点以及与该点相关的内容以外，本实施例均与第一实施例类似。由此，将适当地省略对重复部分的说明。

[0363] 在本实施例中，如图22所示，在固体摄像器件中，光电二极管21和像素分隔部301设置于半导体基板101的内部部分中。

[0364] 如图22所示，光电二极管21设置成使n型半导体区域101n在半导体基板101的前表面(上表面)侧位于p型半导体区域101pa和101pc的内部部分中。

[0365] 如图22所示，像素分隔部301配置成与第一实施例类似。即，像素分隔部301包括钉扎层311、绝缘膜312和遮光层313，且各部分均设置于沟槽TR的内部部分中。

[0366] 在配线层111中，配线111h在绝缘层111z中设置于感光表面JS的上部部分以外的部分上。

[0367] 而且，与第一实施例类似，滤色器CF以及微透镜ML设置于配线层111的上表面上。

[0368] 尽管在图22中未示出，然而在半导体基板101的前表面(上表面)上设置有图5中所示的像素晶体管Tr。配线层111形成为覆盖像素晶体管Tr。

[0369] 在本实施例中，与第一实施例类似，在制造摄像器件时，p型半导体区域101pa、p型半导体区域101pc以及n型半导体区域101n是通过从半导体基板101的前表面离子注入杂质而形成。而且，与第一实施例类似，沟槽TR形成于半导体基板101的前表面侧上。另外，与第一实施例类似，钉扎层311、绝缘膜312和遮光层313形成于沟槽TR中。而且，在半导体基板101的前表面上形成像素晶体管Tr后，形成配线层111以覆盖像素晶体管Tr。另外，形成滤色器CF以及微透镜ML，于是制得“前表面照射类型”的CMOS图像传感器。

[0370] (B)结论

[0371] 如上所述，在本实施例中，与第一实施例的情形类似，像素分隔部301包括钉扎层311、绝缘膜312和遮光层313，且各部分均设置于沟槽TR的内部部分中(参见图22)。

[0372] 因此，与第一实施例类似，在本实施例中可提高所捕捉的图像的质量。

[0373] 如上所述，本实施例的固体摄像器件为“前表面照射类型”。在“前表面照射类型”的情形中，当通过从入射光所进入的前表面侧离子注入高浓度的杂质而设置像素分隔部时，具体而言，难以提高用于接收波长较长的光(如红色光)的像素的饱和电荷累积量(Qs)。原因在于，考虑到杂质的扩散，在半导体基板101的后表面(下表面)侧中变为高浓度杂质区的像素分隔部的宽度容易变大。

[0374] 然而，在本实施例中，像素分隔部301在半导体基板101中嵌入至设置于光电二极管21的侧部中的沟槽TR的内部部分。由此，由于像素P在相对于感光表面JS较深的区域中被分隔，具体而言，因而可在接收红色光的光电二极管21中提高饱和电荷累积量(Qs)，且可提高动态范围。

[0375] 而且，在本实施例中，说明了像素分隔部301设置成与第一实施例中相同的情况。然而，本发明不限于此，也可以如同其它实施例中一样设置像素分隔部301。

[0376] 6.其他

[0377] 在实施本发明时，本发明并不限于上述实施例。即，本发明可采用各种变形。

[0378] 在上述实施例中，说明了将本发明应用于照相机的情形。然而，本发明并不限于此。即，本发明还可应用于例如扫描仪或复印机等包含固体摄像器件的其他电子装置。

[0379] 在上述实施例中，说明了设置传输晶体管、放大晶体管、选择晶体管以及复位晶体管这四种晶体管作为像素晶体管的情形。然而，本发明并不限于此。例如，本发明还可应用于设置传输晶体管、放大晶体管以及复位晶体管这三种晶体管作为像素晶体管的情形。

[0380] 在上述实施例中，说明了一一地为一个光电二极管设置传输晶体管、放大晶体管、选择晶体管以及复位晶体管的情形。然而，本发明并不限于此。例如，本发明还可应用于一一地为多个光电二极管设置放大晶体管、选择晶体管以及复位晶体管的情形。

[0381] 另外，除CMOS型图像传感器外，本发明还可应用于CCD型图像传感器。

[0382] 另外，在上述实施例中，说明了像素分隔部301包括绝缘膜312的情形。然而，本发明并不限于此。也可不设置绝缘膜312。

[0383] 另外，在制造固体摄像器件的方法中，当在形成像素分隔部301的部分中形成沟槽TR时，可相对于其他部分同时形成沟槽。例如，当与配线111h类似地形成的焊盘电极的表面(图中未示出)被暴露于配线层111中时，可在上述的同一步骤中在所述表面的上部部分上形成沟槽。这样，可进一步提高可生产性。

[0384] 而且，在上文中，说明了沟槽TR包含两级式结构的情形。然而，本发明并不限于此。可构造出包含三个或更多个级的沟槽TR。在此种情形中，例如，通过将遮光层嵌入至最上层级内且将钉扎层或绝缘膜嵌入至最上层级以外的层级中来设置像素分隔部。

[0385] 另外，可适当地将上述各实施例相组合。

[0386] 即，本发明还可包括以下配置。

[0387] (1)根据本发明的实施例，提供一种固体摄像器件，其包括：多个光电转换部，各光电转换部设置成对应于半导体基板中多个像素中的每一者，并通过感光表面接收入射光；以及像素分隔部，其设置在所述半导体基板的内部部分中的所述多个像素之间，并电隔离所述多个像素，其中，在沟槽的内部部分中至少设置有钉扎层及遮光层，所述沟槽设置于在所述入射光所进入的所述半导体基板的入射表面侧中各所述光电转换部的侧部上，所述沟槽包括第一沟槽及第二沟槽，所述第二沟槽在所述半导体基板中位于比所述第一沟槽浅的部分中，所述第二沟槽的宽度比所述第一沟槽的宽度宽，所述钉扎层形成于所述第一沟槽的内部部分中，并覆盖所述第二沟槽的内表面，所述遮光层形成为至少隔着所述钉扎层掩埋所述第二沟槽的内部部分。

[0388] (2)在(1)所述的固体摄像器件中，所述钉扎层形成为掩埋所述第一沟槽的整个内部部分。

[0389] (3)在(2)所述的固体摄像器件中，所述固体摄像器件还包括绝缘膜，其形成为隔着所述钉扎层覆盖所述第二沟槽的所述内表面，其中，所述遮光层形成为隔着所述钉扎层及所述绝缘膜掩埋所述第二沟槽的所述内部部分。

[0390] (4)在(1)所述的固体摄像器件中，所述固体摄像器件还包括绝缘膜，其形成为隔着所述钉扎层覆盖所述第二沟槽的所述内表面，其中，所述钉扎层形成为覆盖所述第一沟槽的内表面，所述绝缘膜形成为隔着所述钉扎层掩埋所述第一沟槽的所述内部部分，所述遮光层形成为隔着所述钉扎层及所述绝缘膜掩埋所述第二沟槽的所述内部部分。

[0391] (5)在(1)至(4)任一者中所述的固体摄像器件中，所述钉扎层是由包含负的固定电荷的材料形成的。

[0392] (6)在(1)至(5)任一者中所述的固体摄像器件中，所述钉扎层是使用氧化铪、五氧化二钽或氧化铝形成的。

[0393] (7)在(1)至(6)任一者中所述的固体摄像器件中，所述遮光层是使用铝或钨形成的。

[0394] (8)在(1)至(7)任一者中所述的固体摄像器件中，所述固体摄像器件还包括像素晶体管，其设置在所述半导体基板的与所述入射表面相反侧的表面上，并输出由所述光电转换部所产生的信号电荷作为电信号，以及配线层，其设置成覆盖所述半导体基板的与所述入射表面相反侧的表面上的所述像素晶体管。

[0395] (9)在(1)至(8)任一者中所述的固体摄像器件中，所述固体摄像器件还包括滤色器，其用于将所述入射光透射至所述感光表面，其中，在所述滤色器中，对波长范围互不相同的光具有高透射率的多种滤光层布置成彼此相邻且对应于所述多个像素中的每一者，在所述多个像素中，以下像素的周边的所述沟槽形成为比其它部分中的所述沟槽深：在所述像素中，设有在所述多种滤光层中对最长波长的波长范围的光具有更高透射率的滤光层。

[0396] (10)根据本发明另一实施例，提供制造固体摄像器件的方法，所述制造固体摄像器件的方法包括以下步骤：对应于半导体基板中的多个像素设置多个光电转换部，所述多个光电转换部通过感光表面接收入射光；以及在所述半导体基板的内部部分中的所述多个像素之间形成像素分隔部，所述像素分隔部电隔离所述多个像素，其中，所述形成像素分隔部的步骤包括：在沟槽的内部部分中至少设置钉扎层及遮光层，所述沟槽设置于在所述入射光所进入的所述半导体基板的入射表面侧中各所述光电转换部的侧部上，所述沟槽形成为包括第一沟槽及第二沟槽，所述第二沟槽在所述半导体基板中位于比所述第一沟槽浅的部分中，所述第二沟槽的宽度比所述第一沟槽的宽度宽，所述钉扎层形成为覆盖所述第一沟槽的内部部分及所述第二沟槽的内表面，所述遮光层形成为至少隔着所述钉扎层掩埋所述第二沟槽的内部部分。

[0397] (11)根据本发明又一实施例，提供一种电子装置，所述电子装置包括：多个光电转换部，各光电转换部设置成对应于半导体基板中多个像素中的每一者，并通过感光表面接收入射光；以及像素分隔部，其设置在所述半导体基板的内部部分中的所述多个像素之间，并电隔离所述多个像素，其中，在沟槽的内部部分中至少设置有钉扎层及遮光层，所述沟槽设置于在所述入射光所进入的所述半导体基板的入射表面侧中各所述光电转换部的侧部上，所述沟槽包括第一沟槽及第二沟槽，所述第二沟槽在所述半导体基板中位于比所述第一沟槽浅的部分中，所述第二沟槽的宽度比所述第一沟槽的宽度宽，所述钉扎层形成于所述第一沟槽的内部部分中，并覆盖所述第二沟槽的内表面，所述遮光层形成为至少隔着所述钉扎层掩埋所述第二沟槽的内部部分。

[0398] 另外，在上述实施例中，光电二极管21为光电转换部的实例。另外，在上述实施例中，照相机40为电子装置的实例。

[0399] 本领域技术人员应当理解，依据设计要求和其他因素，可以在本发明随附的权利要求或其等同物的范围内进行各种修改、组合、次组合以及改变。