一种体声波器件、集成结构及制造方法

摘要

本申请公开了一种体声波器件，采用包含绝缘层的衬底，绝缘层一侧的半导体材料中具有空腔，绝缘层另一侧与空腔相对应位置去除半导体材料且依次具有底电极、压电薄膜和顶电极。本申请的体声波器件大大简化了制造工艺，降低了制造成本，并且特殊的结构还使得器件性能得以优化。

权利要求

1.一种体声波器件，其特征是，采用包含绝缘层的衬底，绝缘层一侧的半导体材料中具有空腔，绝缘层另一侧与空腔相对应位置去除半导体材料且依次具有底电极、压电薄膜和顶电极。

2.根据权利要求1所述的体声波器件，其特征是，所述包含绝缘层的衬底正面或背面朝上，绝缘层下方的半导体材料上表面具有凹坑，绝缘层与其下方的凹坑构成空腔。

3.根据权利要求1所述的体声波器件，其特征是，所述体声波器件包括薄膜体声波谐振器。

4.根据权利要求1所述的体声波器件，其特征是，所述包含绝缘层的衬底包括绝缘体上硅、绝缘体上应变硅、绝缘体上锗。

5.一种体声波器件的制造方法，其特征是，在第一半导体晶圆上形成凹坑，在第二半导体晶圆上形成绝缘层，将第一半导体晶圆具有凹坑的一面与第二半导体晶圆具有绝缘层的一面进行晶圆键合形成具有绝缘层的衬底，绝缘层与其一侧的凹坑形成空腔；再将绝缘层另一侧与空腔相对应位置去除半导体材料而暴露绝缘层；再在绝缘层暴露位置依次形成底电极、压电薄膜和顶电极。

6.根据权利要求5所述的体声波器件的制造方法，其特征是，所述半导体材料包括硅、锗、应变硅。

7.根据权利要求5所述的体声波器件的制造方法，其特征是，在两块半导体晶圆键合后还将绝缘层上方的半导体材料减薄。

8.一种包含体声波器件的集成结构，其特征是，包括体声波器件和一个或多个其他射频器件，采用包含绝缘层的衬底，绝缘层一侧的半导体材料中具有空腔，绝缘层另一侧与空腔相对应位置去除半导体材料且依次具有底电极、压电薄膜和顶电极作为体声波器件；

其他射频器件或者与体声波器件制作在同一层半导体材料上，或者与体声波器件分别制作在所述包含绝缘层的衬底的两侧半导体材料上。

9.根据权利要求8所述的包含体声波器件的集成结构，其特征是，所述包含绝缘层的衬底正面或背面朝上，绝缘层下方的半导体材料上表面具有凹坑，绝缘层与其下方的凹坑构成空腔。

说明书

一种体声波器件、集成结构及制造方法

技术领域

[0001] 本申请涉及一种体声波(BAW，bulk acoustic wave)器件。

背景技术

[0002] 薄膜体声波谐振器(FBAR或TFBAR，Thin-film bulk acoustic resonator)是一种典型的体声波器件，也是一种MEMS(micro-electro-mechanical systems，微机电系统)器件，主要包括上下两层金属电极以及夹在两个电极之中的压电材料，三者构成三明治结构。FBAR常用于制作手机等移动终端中的射频滤波器，所述滤波器由一组FBAR构成，例如采用半梯形(half-ladder)、全梯形(full-ladder)、晶格(lattice)、堆叠(stack)等拓扑结构，用来滤除无用频率同时允许特定频率通过。FBAR还用于制作双工器，以部分取代早期的表面声波(SAW，surface acoustic wave)器件，其优势在于尺寸小、工艺先进、效率提升。此外，FBAR还用于制作微波振荡器、传感器、功率放大器、低噪声放大器等。

[0003] 基于FBAR的射频滤波器通常采用高阻抗的体硅(bulk silicon)作为衬底，在体硅晶圆(wafer)上制造完成射频滤波器并进行封装后，或者通过SMT(surface-mount technology，表面安装技术)的方式焊接在印刷电路板上，或者与其他射频器件(例如功率放大器、射频开关)进行二次封装以形成射频模块后再焊接在印刷电路板上。

[0004] 请参阅图1，这是一种现有的基于体硅衬底的FBAR。在体硅衬底100的上方自下而上分别具有底电极201、压电薄膜202和顶电极203。所述体硅衬底100也可改为蓝宝石、砷化镓、氮化镓、碳化硅、石英、玻璃等衬底材料。所述底电极201、顶电极203例如为铝、金、铝铜合金、铝硅合金、铝硅铜合金、钨、钛、钛钨化合物、钼、铂等金属材料。所述压电薄膜202例如为氧化锌、PZT(Lead zirconate titanate，锆钛酸铅)、氮化铝等压电材料。体硅衬底100和底电极201之间具有从体硅衬底100的上表面向下凹陷的空腔104。

[0005] 请参阅图2，图1所示的FBAR的制造方法包括如下步骤：

[0006] 步骤S101，在体硅衬底100的表面刻蚀出一个凹坑，例如采用光刻和刻蚀工艺。凹坑的形状就是空腔104及其边缘的牺牲层释放通道的总和。

[0007] 步骤S102，在体硅衬底100上淀积一层牺牲层，至少将所述凹坑填充满。所述牺牲层例如为二氧化硅、铝、镁、锗等。

[0008] 步骤S103，采用化学机械研磨(CMP)等平坦化工艺将牺牲层研磨至与体硅衬底100的上表面齐平。

[0009] 步骤S104，在体硅衬底100和牺牲层之上先生长一层金属，然后将该层金属刻蚀成底电极201，例如采用溅射、光刻和刻蚀工艺。底电极201大致覆盖所述凹坑的位置，但暴露出牺牲层释放通道的位置。

[0010] 步骤S105，在体硅衬底100、牺牲层和底电极201之上先淀积一层压电材料，然后将该层压电材料刻蚀成压电薄膜202。压电薄膜202完整覆盖凹坑，但暴露出底电极201的引出端。

[0011] 步骤S106，在体硅衬底100、牺牲层、底电极201和压电薄膜202之上先生长一层金属，然后将该层金属刻蚀成顶电极203，例如采用淀积、光刻和刻蚀工艺。

[0012] 步骤S107，刻蚀压电薄膜202从而暴露出牺牲层释放通道的位置，然后通过该牺牲层释放通道去除全部的牺牲层，例如采用光刻、刻蚀、湿法腐蚀工艺。原本被牺牲层占据的部分就成为空腔104，位于体硅衬底100和底电极201之间。

[0013] 图2所示的FBAR制作工艺中，为形成空腔需要先引入牺牲层，再对牺牲层平坦化，最后去除牺牲层。这种制造工艺不仅复杂，而且对精度要求很高，还会影响器件性能和成品率。

[0014] 也有FBAR采用SOI(silicon on insulator，绝缘体上硅，也称绝缘层上硅)作为衬底。SOI是在体硅中加入一层绝缘层，绝缘层上下都是硅。位于绝缘层上方的顶层硅的厚度通常是微米级别，基于SOI衬底制作的器件通常都在顶层硅中。与基于体硅衬底的器件(称为体硅器件)相比较，基于SOI衬底的器件(称为SOI器件)具有如下特性。SOI器件的迁移率高、跨导大、寄生电容小，这使SOI器件具有极高的速度特性。SOI器件的漏电流小、静态功耗和动态功耗都很小、结面积极小、结电容与连线电容均很小，因此具有非常好的抗软失效、瞬时辐照和单粒子翻转能力。SOI器件采用全介质隔离，彻底消除体硅电路中的闩锁效应，还不需要制备体硅CMOS电路的阱(well)等复杂隔离结构。SOI器件的最小间隔仅取决于光刻和刻蚀技术的限制。SOI器件除了SOI衬底材料成本高于体硅器件外，其他成本均低于体硅器件。SOI器件的制造工艺比体硅器件至少少用3块掩模板，减少13～20％的工序。

[0015] 公开号为CN101499784A、公开日为2009年8月5日的中国发明专利申请公开了一种基于SOI衬底的FBAR。所述FBAR包括由底电极、压电薄膜、顶电极组成的三明治结构，该三明治结构位于SOI衬底的顶层硅之上。位于该三明治结构下方的SOI衬底中的绝缘层被去除而形成空腔。

[0016] 申请公布号为CN102122940A、申请公布日为2011年7月13日的中国发明专利申请公开了一种基于SOI衬底的FBAR。所述FBAR包括由底电极、压电薄膜、顶电极组成三明治结构的换能器，该换能器位于一个预设空腔型的SOI衬底之上。在一个实施例中，所述SOI衬底的空腔贯穿顶层硅和绝缘层，空腔底部在底层硅中。在另一个实施例中，所述SOI衬底的空腔贯穿顶层硅和绝缘层，空腔底部在底层硅的上表面。

[0017] 公开编号为TW201411810A、公开日为2014年3月16日的台湾发明说明书公开本公开了一种基于SOI衬底的FBAR。所述FBAR包括由氮化铝层(作为压电材料)及其两侧的电极组成的三明治结构，该三明治结构借用了SOI衬底中的绝缘层(即氮化铝层)作为压电材料。位于该三明治结构下方的SOI衬底中的底层硅的上表面被部分去除而形成空腔。

[0018] 上述基于SOI衬底的FBAR，不仅结构复杂，而且制造工艺繁琐，制造成本较高。

发明内容

[0019] 本申请所要解决的技术问题是提供一种体声波器件，简化了制造工艺，降低了制造成本，并且提高了器件的可靠性。本申请还要提供一种包含体声波器件的集成结构，节省面积，降低成本，并能提升射频性能。

[0020] 为解决上述技术问题，本申请的体声波器件采用包含绝缘层的衬底，绝缘层一侧的半导体材料中具有空腔，绝缘层另一侧与空腔相对应位置去除半导体材料且依次具有底电极、压电薄膜和顶电极。所述体声波器件包括FBAR器件等。所述包含绝缘层的衬底包括SOI衬底、SSOI(strained silicon on insulator，绝缘体上应变硅)衬底、GOI(germanium on insulator，绝缘体上锗)衬底等。当所述包含绝缘层的衬底采用二氧化硅绝缘层时，更能降低体声波器件温度偏移系数，提升体声波器件的性能。

[0021] 本申请的体声波器件制造方法为：在第一半导体晶圆上形成凹坑，在第二半导体晶圆上形成绝缘层，将第一半导体晶圆具有凹坑的一面与第二半导体晶圆具有绝缘层的一面进行晶圆键合形成具有绝缘层的衬底，绝缘层与其一侧的凹坑形成空腔；再将绝缘层另一侧与空腔相对应位置去除半导体材料而暴露绝缘层；再在绝缘层暴露位置依次形成底电极、压电薄膜和顶电极。所述半导体材料包括硅、锗、应变硅等。

[0022] 现有的基于体硅衬底的体声波器件，其制造工艺相对繁琐，制造成本相对较高。本申请的体声波器件大大简化了制造工艺，降低了制造成本，并且特殊的结构还使得器件性能得以优化。

[0023] 本申请包含体声波器件的集成结构包括体声波器件和一个或多个其他射频器件，采用包含绝缘层的衬底，绝缘层一侧的半导体材料中具有空腔，绝缘层另一侧与空腔相对应位置去除半导体材料且依次具有底电极、压电薄膜和顶电极作为体声波器件。其他射频器件或者与体声波器件制作在同一层半导体材料上，或者与体声波器件制作在所述包含绝缘层的衬底的另一侧半导体材料上。

[0024] 目前鲜有将体声波器件和其他射频器件一起集成在包含绝缘层的衬底上，本申请的集成结构实现了这一点，从而实现了射频前端器件的单芯片集成。这不仅解决了射频器件占板面积大、成本高的问题，并且集成在一起将极大地减少射频器件的传输线长度，降低了传输线的损耗，这也将显著地提升射频器件和整机的性能。

附图说明

[0025] 图1是一种现有的基于体硅衬底的FBAR的剖面结构示意图。

[0026] 图2是图1所示FBAR的制造工艺流程图。

[0027] 图3～图4是本申请的体声波器件的两个实施例的剖面结构示意图。

[0028] 图5a～图5d是本申请的体声波器件的制造方法的各步骤剖面示意图。

[0029] 图6～图9是本申请的包含体声波器件的集成结构的四个实施例的剖面结构示意图。

[0030] 图中附图标记说明：100为体硅衬底；101为底层硅；102为绝缘层；103为顶层硅；104为空腔；104a为凹坑；201为底电极；202为压电薄膜；203为顶电极。

具体实施方式

[0031] 请参阅图3，这是本申请的体声波器件的实施例一，体声波器件以FBAR为例，包含绝缘层的衬底以SOI衬底为例。底层硅101、顶层硅103及位于两者中间的绝缘层102构成了SOI衬底。如将顶层硅103定义为SOI衬底的正面，则以SOI衬底正面向上，底层硅101的上表面具有向下的凹坑，该凹坑与绝缘层102之间形成空腔104。空腔104上方的部分顶层硅103被去除掉，从而将空腔104上方的部分绝缘层102暴露在外。在空腔104上方的暴露在外的那部分绝缘层102之上自下而上分别具有底电极201、压电薄膜202和顶电极203。空腔104、底电极201、压电薄膜202和顶电极203便构成了基于SOI衬底的FBAR。

[0032] 请参阅图4，这是本申请的体声波器件的实施例二，体声波器件仍以FBAR为例，包含绝缘层的衬底仍以SOI衬底为例。底层硅101、顶层硅103及位于两者中间的绝缘层102构成了SOI衬底。如将底层硅101定义为SOI衬底的背面，则以SOI衬底背面向上，顶层硅103的上表面具有向下的凹坑，该凹坑与绝缘层102之间形成空腔104。空腔104上方的部分底层硅101被去除掉，从而将空腔104上方的部分绝缘层102暴露在外。在空腔104上方的暴露在外的那部分绝缘层102之上自下而上分别具有底电极201、压电薄膜202和顶电极203。空腔
104、底电极201、压电薄膜202和顶电极203便构成了基于SOI衬底的FBAR。

[0033] 显然，上述两个实施例的区别仅在于FBAR或者制造于SOI衬底的正面(即绝缘层与顶层硅相接触的正面之上)，或者制造于SOI衬底的背面(即绝缘层与底层硅相接触的背面之上)，这两种结构对于器件性能并无影响。

[0034] 与现有的基于SOI衬底的FBAR相比，本申请简化了制作流程与制造工艺。本申请采用SOI衬底中的绝缘层作为FBAR的支撑层，如果绝缘层采用二氧化硅，则二氧化硅支撑层可以降低FBAR的温度漂移系数，起到温度补偿的作用。通常FBAR的温度漂移系数在20～30PPM/℃之间，通过控制二氧化硅支撑层的厚度可将FBAR的温度漂移系数控制在10PPM/℃以内。

[0035] 图3所示的FBAR的制造方法包括如下步骤(图4所示的FBAR的制造方法与此类似)：

[0036] 第1步，请参阅图5a，在第一体硅晶圆101的表面刻蚀出一个凹坑104a，例如采用光刻和刻蚀工艺。

[0037] 第2步，请参阅图5b，在第二体硅晶圆103上淀积一层绝缘层102。所述绝缘层102例如为二氧化硅、氮化硅、氮氧化硅等。

[0038] 上述第1步和第2步的顺序可以调换、或同时进行。

[0039] 第3步，请参阅图5c，将第一体硅晶圆101具有凹坑104a的一面与第二体硅晶圆103具有绝缘层102的一面进行晶圆键合，形成SOI衬底。SOI衬底中，原第一体硅晶圆101称为底层硅101，原第二体硅晶圆103称为顶层硅103，原凹坑104a就成为在底层硅101和绝缘层102之间的空腔104。

[0040] 优选地，在两片体硅晶圆键合后，还将顶层硅103的厚度减薄，以便于制造半导体器件。

[0041] 第4步，请参阅图5d，将空腔104上方的部分顶层硅103去除，例如采用光刻和刻蚀工艺。此时空腔104上方的绝缘层102暴露在外。

[0042] 第5步，请参阅图3，在空腔104上方的暴露在外的绝缘层102之上分别形成底电极201、压电薄膜202和顶电极203，形成FBAR器件。

[0043] 在上述两个实施例及制造方法中，SOI衬底可更换为SSOI衬底、GOI衬底等其他包含绝缘层的衬底。

[0044] 与现有的FBAR相比，本申请是基于SOI衬底的FBAR，完全舍弃了引入牺牲层、平坦化牺牲层、去除牺牲层的工艺步骤，降低了制造成本，提升了器件可靠性。如果绝缘层采用二氧化硅，则由于底电极、压电薄膜和顶电极直接生长在二氧化硅绝缘层上，显著地改善了FBAR的温度偏移特性。

[0045] 目前，射频滤波器、功率放大器、射频开关都是在单独的晶圆上完成制造和封装，再装配到印刷电路板上。多个器件的总和占据极大的布板面积，也需要较长的传输线连接，进而降低了器件的射频性能。例如带来了更多的传输损耗，从而降低了功率放大器的输出功率。各器件单独制造的制造工艺相互独立，制造成本非常昂贵。

[0046] 请参阅图6，这是本申请包含体声波器件的集成结构的实施例一。底层硅101、顶层硅103及位于两者中间的绝缘层102构成了SOI衬底。如将顶层硅103定义为SOI衬底的正面，则以SOI衬底正面向上，底层硅101的上表面具有向下的凹坑，该凹坑与绝缘层102之间形成空腔104。空腔104上方的顶层硅103被去除掉，从而将空腔104上方的部分绝缘层102暴露在外。在空腔104上方的暴露在外的那部分绝缘层102之上自下而上分别具有底电极201、压电薄膜202和顶电极203。空腔104、底电极201、压电薄膜202和顶电极203便构成了基于SOI衬底的FBAR。不在空腔104上方的绝缘层102仍被顶层硅103所覆盖，在顶层硅103之上还制作有一个或多个射频器件，例如功率放大器301、射频开关302等。这些射频器件与FBAR构成了集成结构，它们一起制作，因而可以将相同的工艺步骤予以合并。

[0047] 请参阅图7，这是本申请包含体声波器件的集成结构的实施例二。其与实施例一的区别仅在于：集成结构包括FBAR和其他射频器件，所有器件都改为制造于SOI衬底的背面。其中，FBAR制造于绝缘层与底层硅相接触的背面之上，其他射频器件制造于底层硅之上。

[0048] 请参阅图8，这是本申请包含体声波器件的集成结构的实施例三。其与实施例一的区别仅在于：FBAR的集成结构包括FBAR和其他射频器件，FBAR仍制造于SOI衬底的正面(即绝缘层与顶层硅相接触的正面之上)，其他射频器件改为制造于SOI衬底的背面(即底层硅之上)。

[0049] 请参阅图9，这是本申请包含体声波器件的集成结构的实施例四。其与实施例一的区别仅在于：FBAR的集成结构包括FBAR和其他射频器件，其他射频器件仍制造于SOI衬底的正面(即顶层硅之上)，FBAR改为制造于SOI衬底的背面(即绝缘层与底层硅接触的背面之上)，这对器件性能并无影响。

[0050] 目前已有功率放大器、射频开关等射频器件制作于SOI衬底之上，但是鲜有与FBAR一起的集成结构。本申请提出了基于SOI衬底的集成结构，可以将FBAR与其他射频器件集成在同一晶圆制造，从而实现了射频前端器件的单芯片(SoC，System on Chip)集成。这不仅极大地节省了射频器件在移动终端等产品里的布板面积，还显著地降低了芯片的制造成本。由于传输线被极大地缩短，还可减少传输损耗，从而提升器件的射频性能。集成结构在制造工艺上，还可合并相同的工艺步骤。

[0051] 在上述四个实施例中，SOI衬底可更换为SSOI衬底、GOI衬底等其他包含绝缘层的衬底。

[0052] 以上仅为本申请的优选实施例，并不用于限定本申请。对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。