半导体元件、半导体元件的制造方法及电子装置

摘要

本发明涉及：能够抑制泄漏和裂纹产生的半导体元件；用于制造半导体元件的方法；以及电子装置。在本发明中，在金属布线的下方使用具有位于金属的CTE与Si的CTE之间的CTE值的绝缘膜，且在TSV侧壁部分，存在着使用具有良好覆盖率的P‑SiO(1μm)作为通孔内部绝缘膜的叠层结构。关于CTE位于金属的CTE与Si的CTE之间的绝缘膜，在通孔内部绝缘膜和与所述通孔内部绝缘膜连续的场域顶部绝缘膜中分别使用例如0.1μm和2μm厚度的SiOC。本发明能够应用于例如成像装置中使用的固态成像元件。

权利要求

1.一种半导体元件，其包括：

TSV，所述TSV形成在基板中；

侧壁膜，所述侧壁膜形成在所述TSV的侧壁部并具有良好的覆盖率；以及绝缘膜，所述绝缘膜形成在除了所述TSV的通孔部之外的位于金属布线下方的层中，其中，所述绝缘膜与所述基板的不包括所述TSV的所述侧壁部的表面直接接触，并且所述绝缘膜是热膨胀系数具有位于所述基板的热膨胀系数与所述金属布线的热膨胀系数之间的值的膜类型。

2.如权利要求1所述的半导体元件，

其中，在所述TSV的所述侧壁部中，所述绝缘膜被层叠至所述侧壁膜。

3.如权利要求1或2所述的半导体元件，

其中，所述侧壁膜是等离子体氧化膜。

4.如权利要求1或2所述的半导体元件，

其中，所述侧壁膜形成在整个表面上，并且此后，场域上的所述侧壁膜通过回蚀刻被完全地去除。

5.如权利要求1或2所述的半导体元件，

其中，所述绝缘膜包括被层叠的多种膜类型的膜。

6.如权利要求1或2所述的半导体元件，

其中，位于所述金属布线下方的所述基板被开缝以形成狭缝，且所述绝缘膜被嵌入到所述狭缝中。

7.如权利要求1或2所述的半导体元件，

其中，所述半导体元件具有芯片尺寸封装结构。

8.如权利要求1或2所述的半导体元件，

其中，所述半导体元件是固态成像元件。

9.一种半导体元件的制造方法，其包括：

通过制造装置在形成于基板中的TSV的侧壁部上形成具有良好覆盖率的侧壁膜；以及通过所述制造装置在除了所述TSV的通孔部之外的位于金属布线下方的层中形成绝缘膜，其中，所述绝缘膜与所述基板的不包括所述TSV的所述侧壁部的表面直接接触，并且所述绝缘膜具有位于所述基板的热膨胀系数与所述金属布线的热膨胀系数之间的热膨胀系数。

10.一种电子装置，其包括固态成像元件、使入射光能够进入所述固态成像元件的光学系统以及处理从所述固态成像元件输出的输出信号的信号处理电路，所述固态成像元件包括：

TSV，所述TSV形成在基板中；

侧壁膜，所述侧壁膜形成在所述TSV的侧壁部并具有良好的覆盖率；以及绝缘膜，所述绝缘膜形成在除了所述TSV的通孔部之外的位于金属布线下方的层中，所述绝缘膜与所述基板的不包括所述TSV的所述侧壁部的表面直接接触，并且所述绝缘膜是热膨胀系数具有位于所述基板的热膨胀系数与所述金属布线的热膨胀系数之间的值的膜类型。

说明书

半导体元件、半导体元件的制造方法及电子装置

技术领域

[0001] 本发明涉及半导体元件、半导体元件的制造方法和电子装置，并且具体地涉及能够抑制裂纹产生和泄漏的半导体元件、半导体元件的制造方法和电子装置。

背景技术

[0002] 当专利文献1中提出的在结构中具有硅通孔(TSV)的芯片尺寸封装(CSP)被安装到基板并经受温度循环测试时，作为RDL_Cu下方的层的绝缘膜(诸如SiO和SiN等)有时会产生裂纹。这是因为SiO和SiN具有比SiO和SiN周围的材料小1至2个位数的热膨胀系数(CTE)，这样温度循环导致产生大的应力。

[0003] 具体地，每种材料的CTE如下：Cu为17ppm，SiO为0.6ppm，SiN为1.0ppm，Si为3.2，SM为55ppm，焊料为31ppm且基板为15至20ppm。绝缘膜既承受由相对于Cu的CTE差(16ppm)引起的应力又承受由相对于Si的CTE差(2.6ppm)引起的应力。

[0004] 作为对此的对策，专利文献2提出了一种Si与金属之间的绝缘膜的CTE的设定方法。

[0005] 引用列表

[0006] 专利文献

[0007] 专利文献1：日本特开2010-161215号公报

[0008] 专利文献1：日本特开2008-306134号公报

发明内容

[0009] 技术问题

[0010] 然而，设定Si与金属之间的绝缘膜的CTE的所述方法难以确保对TSV底部的覆盖，因而有可能导致发生泄漏。

[0011] 本发明是在这样的背景下提出的，并且能够抑制裂纹产生和泄漏。

[0012] 问题的解决方案

[0013] 根据本发明的方面的半导体元件包括：硅通孔(TSV)，其形成在基板上；侧壁膜，其形成在所述TSV的侧壁部并具有良好的覆盖率；以及绝缘膜，其形成在除了所述TSV的通孔部之外的位于金属布线的下方的层中。所述绝缘膜是热膨胀系数具有所述基板的热膨胀系数与所述金属布线的热膨胀系数之间的值的膜类型。

[0014] 在所述TSV的所述侧壁部中，所述绝缘膜被层叠至所述侧壁膜。

[0015] 所述侧壁膜是等离子体氧化膜

[0016] 所述侧壁膜形成在整个表面上，并且此后，场域(field)上的所述侧壁膜通过回蚀刻被完全地去除。

[0017] 所述绝缘膜包括被层叠的多种膜类型的膜。

[0018] 位于所述金属布线下方的所述基板被开缝以形成狭缝，且所述绝缘膜被嵌入到所述狭缝中。

[0019] 所述半导体元件具有芯片尺寸封装(CSP)结构。

[0020] 所述半导体元件是固态成像元件。

[0021] 根据本发明的方面的半导体元件的制造方法包括：通过制造装置在形成于基板中的硅通孔(TSV)的侧壁部上形成具有良好覆盖率的侧壁膜；以及通过所述制造装置在除了所述TSV的通孔部之外的位于金属布线下方的层中形成绝缘膜。

[0022] 根据本发明的方面的电子装置包括：固态成像元件，其包括形成在基板上的硅通孔(TSV)、形成在所述TSV的侧壁部并具有良好覆盖率的侧壁膜以及形成在除所述TSV的通孔部之外的位于金属布线下方的层中的绝缘膜，所述绝缘膜是热膨胀系数具有所述基板的热膨胀系数与所述金属布线的热膨胀系数之间的值的膜类型；光学系统，其使入射光能够进入所述固态成像元件；以及信号处理电路，其处理从所述固态成像元件输出的输出信号。

[0023] 在本发明的一个方面中，作为具有良好覆盖率的膜的侧壁膜形成在形成于基板中的硅通孔(TSV)的侧壁部。然后，绝缘膜形成在除了所述TSV的通孔部之外的位于金属布线下方的层中。

[0024] 本发明的有益效果

[0025] 根据本发明，能够抑制裂纹产生和泄漏。

[0026] 请注意，本文所述的效果仅是示例性的。本发明的效果不限于本文所述的效果，并可包括额外的效果。

附图说明

[0027] 图1是图示了应用了本发明的固态成像元件的示意性构造示例的框图。

[0028] 图2是图示了根据本发明的固态成像元件的构造示例的剖面图。

[0029] 图3是用于说明固态成像元件的制造过程的流程图。

[0030] 图4是图示了固态成像元件的制造步骤的示图。

[0031] 图5是图示了固态成像元件的制造步骤的示图。

[0032] 图6是图示了固态成像元件的制造步骤的示图。

[0033] 图7是图示了应用了本发明的固态成像元件的另一构造示例的剖面图。

[0034] 图8是图示了应用了本发明的固态成像元件的又一构造示例的剖面图。

[0035] 图9是图示了根据本发明的电子装置的构造示例的框图。

具体实施方式

[0036] 在下文中，将对本发明的实施方式(在下文中，被称为实施例)进行说明。注意，将按下列顺序进行说明。

[0037] 0.固态成像元件的示意性构造示例

[0038] 1.第一实施例(固态成像元件的示例)

[0039] 2.第二实施例(电子装置的示例)

[0040] <0.固态成像元件的示意性构造示例>

[0041] <固态成像元件的示意性构造示例>

[0042] 图1图示了应用至本发明的各实施例的互补金属氧化物半导体(CMOS)固态成像元件的示例的示意性构造示例。

[0043] 如图1所示，固态成像元件(元件芯片)1包括：像素区域(所谓的成像区域)3，在所述像素区域3中，均包含光电转换元件的多个像素2以二维的方式有规律地布置在半导体基板11(例如，硅基板)上；以及周边电路部。

[0044] 像素2具有光电转换元件(例如，光电二极管)和多个像素晶体管(所谓的MOS晶体管)。所述多个像素晶体管可例如由包括传输晶体管、复位晶体管和放大晶体管的三个晶体管构成的。此外，可以添加选择晶体管，使得像素晶体管由四个晶体管构成。每个像素2(单元像素)的等效电路类似于任何已知的等效电路，因此，这里省略详细说明。

[0045] 像素2可被构造成具有共用像素结构。该像素共用结构由多个光电二极管、多个传输晶体管、被共用的一个浮动扩散部和被共用的另一每个晶体管构成。

[0046] 周边电路部包括垂直驱动电路4、列信号处理电路5、水平驱动电路6、输出电路7和控制电路8。

[0047] 控制电路8接收输入时钟和用于控制行动模式的数据等，并输出固态成像器件1的诸如内部信息等数据。具体地，控制电路8基于垂直同步信号、水平同步信号和主时钟来生成用作垂直驱动电路4、列信号处理电路5和水平驱动电路6的行动基准的时钟信号和控制信号。然后，控制电路8将这些信号输入到垂直驱动电路4、列信号处理电路5和水平驱动电路6中。

[0048] 垂直驱动电路4例如由移位寄存器构成，选择像素驱动布线，向所选择的像素驱动布线提供用于驱动像素2的脉冲，并逐行地驱动像素2。具体地，垂直驱动电路4沿垂直方向逐行地顺序选择和扫描像素区域3中的每个像素2，并通过垂直信号线9向列信号处理电路5提供基于根据每个像素2的光电转换元件中的接收光的光量而产生的信号电荷的像素信号。

[0049] 列信号处理电路5是例如针对像素2的每列布置的，并针对每个像素列对从一行像素2输出的信号执行诸如去噪等信号处理。具体地，列信号处理电路5执行诸如用于去除像素2特有的固定模式噪声的相关双采样(CDS)、信号放大和模拟/数字(A/D)转换等信号处理。在列信号处理电路5的输出段，在列信号处理电路5与水平信号线10之间连接有水平选择开关(未示出)。

[0050] 水平驱动电路6例如由移位寄存器构成，顺序地输出水平扫描脉冲，由此依次选择每个列信号处理电路5，并使每个列信号处理电路5将像素信号输出至水平信号线10。

[0051] 输出电路7处理通过水平信号线10从每个列信号处理电路5顺序地提供的信号，并输出处理后的信号。输出电路7可仅进行缓冲处理等，或可进行黑电平调整、列变化校正和各种类型的数字信号处理等。

[0052] 布置有用于与外部交换信号的输入和输出端子12。

[0053] <1.第一实施例>

[0054] <固态成像元件的剖面示例>

[0055] 图2是图示了应用了根据本发明的半导体元件的固态成像元件的构造的剖面图。在图2的示例中，固态成像元件被图示为在结构中具有安装在基板中的硅通孔(TSV)的芯片尺寸封装(CSP)的示例。

[0056] 在根据图2的示例的固态成像元件51中，SiO2层62形成在作为支撑基板的Si基板64上，且Si层61形成在SiO2层62上。在SiO2层62中嵌入有AL焊垫63，且在SiO2层62和Si基板
64中形成有TSV 52，AL焊垫63形成在TSV 52的底部上。

[0057] 在此示例中，TSV 52例如具有70μm的直径和100μm的深度。通孔内部绝缘膜65和通孔内部绝缘膜66a被层叠至TSV 52内部的侧壁部。此外，在附图中，在作为Si基板64的下表面的场域上图示了从通孔内部绝缘膜66a延伸的场域顶部绝缘膜66b。

[0058] 此外，金属布线67设置有10μm以使它覆盖TSV 52的内部。在金属布线67上，形成有焊球69，并且形成有焊接掩模(solder mask)68。

[0059] 这里，Si基板64的Si具有3.2ppm的热膨胀系数(CTE)，且用作金属布线67的重新分布层(RDL)_Cu具有17ppm的CTE。

[0060] 在本发明中，在金属布线67的下方使用具有位于金属的CTE与Si的CTE之间的CTE的薄膜类型的绝缘膜，且TSV 52的侧壁部具有如下结构：在该结构中，所述绝缘膜被层叠至作为通孔内部绝缘膜65的具有良好的覆盖率(coverage)的等离子体氧化膜：P-SiO(1μm)。“覆盖率”是指场域上的膜厚度与底部上的膜厚度的比值。注意，还可以使用除等离子体氧化膜之外的膜，只要它具有良好的覆盖率即可。例如，可以使用P-SiON和P-SiO。

[0061] 在图2的示例中，在通孔内部绝缘膜66a和连续于通孔内部绝缘膜66a的场域顶部绝缘膜66b中分别使用0.1μm和2μm的厚度的SiOC作为具有位于金属的CTE与Si的CTE之间的CTE的绝缘膜。请注意，支撑基板不限于Si，且支撑基板可以使用具有更大CTE的材料。

[0062] SiOC具有11ppm的CTE，这与Si相差7.8ppm并与Cu相差6ppm。换言之，该CTE位于金属的CTE与Si的CTE之间。

[0063] 由于如上所述地将具有位于金属的CTE与Si的CTE之间的CTE的绝缘膜布置在金属布线的下方，所以能够消除绝缘膜上的应力集中，从而能够抑制裂纹产生。此外，TSV底部(侧壁部)具有绝缘膜与具有良好覆盖率的P-SiO的叠层结构。这能够抑制通孔底部中的泄漏，从而提高具有CSP结构的半导体的可靠性。

[0064] 请注意，具有位于金属的CTE与Si的CTE之间的CTE的绝缘膜不限于上述SiOC，且还可以使用下列的膜类型。

[0065] SiC具有4.4ppm的CTE，这与Si相差1.2ppm并与Cu相差12.6ppm。SiCN具有11ppm的CTE，这与Si相差7.8ppm并与Cu相差6ppm。Al2O3具有7.2ppm的CTE，这与Si相差4ppm并与Cu相差9.8ppm。ZrO2具有10.5ppm的CTE，这与Si相差7.3ppm并与Cu相差6.5ppm。

[0066] 可以层叠这些膜类型中的至少一种或多种。在这些膜类型中，位于金属的CTE与Si的CTE之间的CTE的值最优选的是几乎位于金属的CTE与Si的CTE中间的值。请注意，虽然将在下面的说明中参考图8，但是优选的是，当层叠多个层时，在Si侧层叠相对于Si具有更小的CTE差的膜，且在Cu侧层叠相对于Cu具有更小的CTE差的膜。

[0067] <固态成像元件的制造过程>

[0068] 接下来，将参考图3的流程图和图4至图6的步骤图对根据本发明的固态成像元件的制造过程进行说明。

[0069] 注意，此过程是由用于制造固态成像元件51的制造装置执行的过程。

[0070] 首先，在步骤S51中，如图4的A所示，制造装置在Si基板64上形成例如嵌入有AL焊垫63的SiO2层62，并形成Si层61。

[0071] 在步骤S52中，如图4的B所示，制造装置对用于具有AL焊垫6作为其底部的TSV 52的抗蚀剂进行图案化，并对Si基板64和SiO2层62进行刻蚀，以露出AL焊垫63。

[0072] 在步骤S53中，如图4的C所示，制造装置在整个表面上形成通孔内部绝缘膜(例如，P-SiO)65。

[0073] 在步骤S54中，如图5的A所示，制造装置对通孔内部绝缘膜65进行回蚀刻。此时，场域(附图中是Si基板64的下表面)上的膜和TSV52的底部上的通孔内部绝缘膜65被去除。TSV 52的侧壁部上的膜被留有1μm。

[0074] 在步骤S55中，如图5的B所示，制造装置形成通孔内部绝缘膜(例如，SiOC)66a和场域顶部绝缘膜(例如，SiOC)66b，并对形成的膜进行回蚀刻。此时，场域(附图中是Si基板64的下表面)上的场域顶部绝缘膜66b被留有2μm，但是TSV 52的底部上的通孔内部绝缘膜66a被去除。TSV 52的侧壁部上的通孔内部绝缘膜66a被留有0.1μm。

[0075] 在步骤S56中，制造装置进行如下操作：形成Ti/Cu籽晶金属，使用于RDL图案的抗蚀剂图案化，通过Cu电镀来形成金属布线67，去除抗蚀剂以及对所述籽晶金属进行湿法蚀刻等。这使得能够形成如图6的A所示的由Cu制成的金属布线67。

[0076] 在步骤S57中，如图6的B所示，制造装置进行如下操作：形成焊接掩模68，曝光，显影(岛开口(land opening))以及形成焊球69等。

[0077] 以此方式，形成了上面通过参考图2说明的固态成像元件51。

[0078] <固态成像元件的另一剖面图示例>

[0079] 图7是图示了应用了根据本发明的半导体元件的固态成像元件的另一构造的剖面图。

[0080] 在包括Si层61、SiO2层62、AL焊垫63、Si基板64、通孔内部绝缘膜(例如，P-SiO)65、金属布线67、焊接掩模68和焊球69这些方面，图7的固态成像元件101与图4的固态成像元件51相同。

[0081] 固态成像元件101与图4的固态成像元件51的不同之处在于：通孔内部绝缘膜(例如，SiOC)66a和场域顶部绝缘膜(例如，SiOC)66b被替换为通孔内部绝缘膜(例如，SiOC)111a和场域顶部绝缘膜(例如，SiOC)111b。

[0082] 也即是，在图7的固态成像元件101中，作为位于金属布线67下方的层的Si基板64例如通过干法蚀刻等被开缝以形成具有10μm的狭缝宽度和10μm的深度的狭缝，并且绝缘膜(例如，SiOC)111b被嵌入到所述狭缝中。

[0083] 请注意，所述狭缝的形状不限于上述示例。

[0084] 当如上所述作为位于金属布线67下方的层的Si层被开缝以形成狭缝并且绝缘膜被嵌入到所述狭缝中时，能够进一步使来自Si基板64的应力小于图4的示例中的应力。

[0085] <固态成像元件的另一剖面示例>

[0086] 图8是图示了根据本发明的固态成像元件的另一构造的剖面图。

[0087] 在包括Si层61、SiO2层62、AL焊垫63、Si基板64、金属布线67、焊接掩模68和焊球69这些方面，图8的固态成像元件151与图4的固态成像元件51相同。

[0088] 固态成像元件151与图4的固态成像元件51的不同之处在于：通孔内部绝缘膜(例如，SiOC)66a和场域顶部绝缘膜(例如，SiOC)66b被替换为通孔内部绝缘膜161a和场域顶部绝缘膜161b。

[0089] 也即是，图8的固态成像元件151与图4的固态成像元件51的不同之处在于：场域顶部绝缘膜161b包含2.5μm的SiC作为与Si基板64接触的膜并包含2.5μm的SiCN作为与金属布线67接触的膜。

[0090] 以此方式，该绝缘膜可被构造成包含多个膜类型的膜。注意，通孔内部绝缘膜161a可具有与场域顶部绝缘膜161b相同的叠层结构，或者可具有与场域顶部绝缘膜161b不同的叠层结构。

[0091] 由于如上所述地将具有位于金属的CTE与Si的CTE之间的CTE的绝缘膜布置于金属布线的下方，所以能够消除绝缘膜上的应力集中，从而能够抑制裂纹产生。此外，TSV底部(侧壁部)具有包含P-SiO(其具有良好的覆盖率)的叠层结构。这能够抑制通孔底部中的泄漏，从而提高具有CSP结构的半导体的可靠性。

[0092] 请注意，虽然上面已经将固态成像元件的TSV作为示例进行说明，但是本发明还可应用于任何凸部(bump)。

[0093] 此外，本发明可应用于背面照射型固态成像元件和前表面照射型固态成像元件。本发明还可应用于层叠型固态成像元件。虽然已经对将本发明应用于CMOS固态成像元件的构造进行说明，但是本发明还可应用于诸如电荷耦合器件(CCD)固态成像元件等固态成像元件。

[0094] 本发明不限于固态成像元件的应用，并还可应用于成像装置。这里，成像装置是指具有成像功能的电子装置，例如，诸如数码相机和数码摄像机等摄像系统以及移动电话。在某些情况下，所述成像装置还包括安装至电子装置的模块形式(即，相机模块)。此外，本发明不仅可应用于固态成像元件，还可应用于半导体元件。

[0095] <2.第二实施例>

[0096] <电子设备的构造示例>

[0097] 这里，将参考图9对根据本发明的第二实施例的电子装置的构造示例进行说明。

[0098] 图9所示的电子装置300包括固态成像元件(元件芯片)301、光学透镜302、快门装置303、驱动电路304和信号处理电路305。关于固态成像元件301，布置了根据第一实施例的上述固态成像元件51。因此，能够抑制裂纹产生和通孔底部中的泄漏。

[0099] 光学透镜302使来自成像对象的图像光(入射光)能够在固态成像元件301的成像表面上形成图像。因此，信号电荷在一段时间内被累积在固态成像元件301中。快门装置303控制固态成像元件301的光照时段和遮光时段。

[0100] 驱动电路304提供用于控制固态成像元件301的信号传输动作和快门装置303的快门动作的驱动信号。固态成像元件301根据从驱动电路304提供的驱动信号(时序信号)传输信号。信号处理电路305对从固态成像元件301输出的信号执行各种类型的信号处理。经过信号处理的图像信号被存储在诸如存储器等存储媒介中，或被输出至监测器。

[0101] 在本发明中，说明上述一系列处理的步骤可包括根据说明顺序按时间序列进行的处理以及不是按时间序列处理而是平行地或单独地进行的处理。

[0102] 本发明的实施例不限于上述实施例，且可以在不偏离本发明的范围的情况下进行各种改变和修改。

[0103] 另外，上述流程图所说明的每个步骤能够通过一个装置或通过配置多个装置来执行。

[0104] 此外，在一个步骤中包含多个处理的情况下，包含于这一个步骤中的多个处理能够通过一个装置或通过配置多个装置来执行。

[0105] 此外，在上面的说明中作为一个装置(或处理单元)说明的构造可被分割构造为多个装置(或多个处理单元)。反之，上面作为多个装置(或多个处理单元)而被说明的构造可被放到一起以将它们构造为一个装置(或处理单元)。此外，当然也可将除上述构造之外的构造添加至每个装置(每个处理单元)的构造。此外，只要系统的整体构造和操作大体上相同，就可使某装置(或处理单元)的构造的一部分被包括在另一装置(或另一处理单元)的构造中。本发明的实施例不限于上述实施例，且可以在不偏离本发明的范围的情况下进行各种改变和修改。

[0106] 虽然已经在上面参考附图对本发明的优选实施例进行说明，但是本发明不限于上述示例。本领域技术人员可以在本发明所附权利要求的范围内获得各种改变和修改，且应当理解的是，它们自然将落入本发明的技术范围内。

[0107] 此外，本发明还可被构造如下。

[0108] (1)

[0109] 一种半导体元件，其包括：

[0110] 硅通孔(TSV)，所述TSV形成在基板中；

[0111] 侧壁膜，所述侧壁膜形成在所述TSV的侧壁部并具有良好的覆盖率；以及[0112] 绝缘膜，所述绝缘膜形成在除了所述TSV的通孔部之外的位于金属布线下方的层中，

[0113] 其中，所述绝缘膜是热膨胀系数具有位于所述基板的热膨胀系数与所述金属布线的热膨胀系数之间的值的膜类型。

[0114] (2)

[0115] 根据(1)所述的半导体元件，

[0116] 其中，在所述TSV的所述侧壁部中，所述绝缘膜被层叠至所述侧壁膜。

[0117] (3)

[0118] 根据(1)或(2)所述的半导体元件，

[0119] 其中，所述侧壁膜是等离子体氧化膜。

[0120] (4)

[0121] 根据(1)至(3)中任一项所述的半导体元件，

[0122] 其中，所述侧壁膜形成在整个表面上，并且此后，场域上的所述侧壁膜通过回蚀刻被完全地去除。

[0123] (5)

[0124] 根据(1)至(4)中任一项所述的半导体元件，

[0125] 其中，所述绝缘膜包括被层叠的多种膜类型的膜。

[0126] (6)

[0127] 根据(1)至(5)中任一项所述的半导体元件，

[0128] 其中，位于所述金属布线下方的所述基板被开缝以形成狭缝，且所述绝缘膜被嵌入到所述狭缝中。

[0129] (7)

[0130] 根据(1)至(6)中任一项所述的半导体元件，

[0131] 其中，所述半导体元件具有芯片尺寸封装(CSP)结构。

[0132] (8)

[0133] 根据(1)至(7)中任一项所述的半导体元件，

[0134] 其中，所述半导体元件是固态成像元件。

[0135] (9)

[0136] 一种半导体元件的制造方法，其包括：

[0137] 通过制造装置在形成于基板中的硅通孔(TSV)的侧壁部上形成具有良好覆盖率的侧壁膜；以及

[0138] 通过所述制造装置在除了所述TSV的通孔部之外的位于金属布线下方的层中形成绝缘膜。

[0139] (10)

[0140] 一种电子装置，其包括固态成像元件、使入射光能够进入所述固态成像元件的光学系统以及处理从所述固态成像元件输出的输出信号的信号处理电路，

[0141] 所述固态成像元件包括：

[0142] TSV，所述TSV形成在基板中；

[0143] 侧壁膜，所述侧壁膜形成在所述TSV的侧壁部并具有良好的覆盖率；以及[0144] 绝缘膜，所述绝缘膜形成在除了所述TSV的通孔部之外的位于金属布线下方的层中，所述绝缘膜是热膨胀系数具有位于所述基板的热膨胀系数与所述金属布线的热膨胀系数之间的值的膜类型。

[0145] 附图标记

[0146] 1   固态成像元件

[0147] 51   固态成像元件

[0148] 52    TSV

[0149] 61    Si层

[0150] 62    布线层

[0151] 63    AL焊垫

[0152] 64    Si基板

[0153] 65    通孔内部绝缘膜

[0154] 66a   通孔内部绝缘膜

[0155] 66b   场域顶部绝缘膜

[0156] 67    金属布线

[0157] 68    焊接掩模

[0158] 69    焊球

[0159] 111a  通孔内部绝缘膜

[0160] 111b  场域顶部绝缘膜

[0161] 161a  通孔内部绝缘膜

[0162] 161b  场域顶部绝缘膜

[0163] 300   电子装置

[0164] 301   固态成像元件

[0165] 302   光学透镜

[0166] 303   信号处理电路