液晶显示器及其多路输出选择器电路

摘要

本发明提供一种用于显示器的多路输出选择器电路包括集成电路单元和与所述集成电路单元电性连接的逻辑单元。集成电路单元输出三个脉冲信号，分别为第一脉冲信号，第二脉冲信号和第三脉冲信号。逻辑单元通过将所述不同高低电平状态的三个脉冲信号转为至少四个控制信号。本发明还提供了一种液晶显示器包括所述多路输出选择器电路。本发明在多路输出选择电路中增加一个逻辑单元，将集成电路单元输出的三个脉冲信号转换为至少四个控制信号，这样可以避免每个控制信号都需要通过集成电路单元对应的引脚输出，从而减少集成电路单元输出的引脚数量，从而降低成本。

权利要求

1.一种用于显示器的多路输出选择器电路，其特征在于，包括：集成电路单元，用于输出不同高低电平状态的三个脉冲信号，分别为第一脉冲信号，第二脉冲信号和第三脉冲信号；逻辑单元，与所述集成电路单元电性连接并用于通过将所述不同高低电平状态的所述三个脉冲信号转为至少四个控制信号，所述的逻辑单元包括与非门组件和与所述与非门组件电性连接的缓冲器组件；所述集成电路单元为所述与非门组件提供所述三个脉冲信号，所述与非门组件包括四个三输入与非门组合连接，所述缓冲器组件包括四个缓冲器，每个缓冲器分别与四个三输入与非门一一对应电性连接；所述四个三输入与非门分别为第一三输入与非门、第二三输入与非门、第三三输入与非门和第四三输入与非门；所述四个缓冲器分别为第一缓冲器、第二缓冲器、第三缓冲器和第四缓冲器。

2.根据权利要求1所述的用于显示器的多路输出选择器电路，其特征在于，所述第一三输入与非门的第一输入端分别与所述第二三输入与非门的第二输入端和所述第三三输入与非门的第二输入端电性连接；所述第一三输入与非门的第二输入端分别与所述第二三输入与非门的第三输入端和所述第四三输入与非门的第二输入端电性连接；所述第一三输入与非门的第三输入端分别与所述第三三输入与非门的第三输入端和所述第四三输入与非门的第三输入端电性连接；所述第一三输入与非门的输出端分别与所述第二三输入与非门的第一输入端、所述第三三输入与非门的第一输入端、所述第四三输入与非门的第一输入端和所述第一缓冲器的输入端电性连接；所述第二三输入与非门的输出端与所述第二缓冲器的输入端电性连接；所述第三三输入与非门的输出端与所述第三缓冲器的输入端电性连接；所述第四三输入与非门的输出端与所述第四缓冲器的输入端电性连接；所述第一脉冲信号、第二脉冲信号和第三脉冲信号分别输入所述第一三输入与非门的第一输入端、第二输入端和第三输入端。

3.根据权利要求2所述的用于显示器的多路输出选择器电路，其特征在于，每个缓冲器包括第一反向器组，所述第一反向器组包括三个反向器相互串联连接。

4.根据权利要求3所述的用于显示器的多路输出选择器电路，其特征在于，每个缓冲器还包括第二反向器组，所述第二反向器组包括两个反向器相互串联连接，且所述第二反向器组与第一反向器组并联连接。

5.根据权利要求3所述的用于显示器的多路输出选择器电路，其特征在于，当所述三输入与非门的第一输入端输入A信号，第二输入端输入B信号，第三输入端输入C信号，则所述三输入与非门的输出端输出D信号为： 当所述反向器的输入端为E信号，则所述反向器的输出端输出F信号为：

6.根据权利要求3所述的用于显示器的多路输出选择器电路，其特征在于，所述逻辑单元通过将所述不同高低电平状态的三个脉冲信号转为四个控制信号；所述四个控制信号分别为第一控制信号、第二控制信号、第三控制信号和第四控制信号。

7.根据权利要求4所述的用于显示器的多路输出选择器电路，其特征在于，所述逻辑单元通过将所述不同高低电平状态的三个脉冲信号转为八个控制信号；所述八个控制信号分别为第一控制信号、第二控制信号、第三控制信号、第四控制信号、第五控制信号、第六控制信号、第七控制信号和第八控制信号。

8.一种液晶显示器，其特征在于，所述液晶显示器包括权利要求1至7中任意一种多路输出选择器电路。

说明书

液晶显示器及其多路输出选择器电路

技术领域

[0001] 本发明涉及液晶显示技术领域，特别涉及一种多路输出选择器电路和一种具有该多路输出选择器电路的液晶显示器。

背景技术

[0002] 当前，液晶显示器已经广泛的应用在电子显示产品上，如电视、计算机屏幕、笔记本电脑、移动电话等。

[0003] 在液晶显示器阵列制成中有一种多路输出选择器(Demux)电路用来减少集成电路(IC)输出引脚(Pin)的数量。通常情况下，常用的Demux电路有两种情况：第一种是通过N型TFT(Thim Film Transistor，薄膜晶体管)控制的Demux电路，同时需要四个时序控制信号(CKR,CKG,CKB，CKW)；第二种是通过P型TFT作为传输门控制的Demux电路，同时需要八个时序控制信号(CKR,CKG,CKB,CKW,XCKR,XCKG,XCKB,XCKW)。以上两种Demux电路都可以实现IC信号的多路输出(例如：1to4)，从而很大程度地减少IC的输出Pin数量。但是，Demux电路的这些时序控制信号一般情况下都是由IC单独的Pin输出，在高解析度的薄膜晶体管液晶显示器中，这种情况对IC的输出Pin的数量是一个很大的挑战，也会增大产品的成本。

[0004] 故，有必要提供一种Demux电路，以解决现有技术所存在的问题。

发明内容

[0005] 为了进一步降低液晶显示器的成本，本发明提供一种用于显示器的多路输出选择器电路和一种液晶显示器。

[0006] 本发明提供一种用于显示器的多路输出选择器电路，包括：

[0007] 集成电路单元，用于输出三个脉冲信号，分别为第一脉冲信号，第二脉冲信号和第三脉冲信号。

[0008] 逻辑单元，与所述集成电路单元电性连接并用于通过将所述不同高低电平状态的三个脉冲信号转为至少四个控制信号。本发明在多路输出选择电路中增加一个逻辑单元，将集成电路单元输出的三个脉冲信号转换为至少四个控制信号，这样可以避免每个控制信号都需要通过集成电路单元对应的引脚输出，从而减少集成电路单元输出的引脚数量，从而降低成本。

[0009] 在本发明所述的用于显示器的多路输出选择器电路，所述的逻辑单元包括与非门组件和与所述与非门组件电性连接的缓冲器组件；所述集成电路单元为所述与非门组件提供所述三个脉冲信号。

[0010] 在本发明所述的用于显示器的多路输出选择器电路，所述与非门组件包括四个三输入与非门组合连接，所述缓冲器组件包括四个缓冲器，每个缓冲器分别与四个三输入与非门一一对应电性连接；所述四个三输入与非门分别为第一三输入与非门、第二三输入与非门、第三三输入与非门和第四三输入与非门；所述四个缓冲器组分别为第一缓冲器、第二缓冲器、第三缓冲器和第四缓冲器。

[0011] 在本发明所述的用于显示器的多路输出选择器电路，所述第一三输入与非门的第一输入端分别与所述第二三输入与非门的第二输入端和所述第三三输入与非门的第二输入端电性连接；所述第一三输入与非门的第二输入端分别与所述第二三输入与非门的第三输入端和所述第四三输入与非门的第二输入端电性连接；所述第一三输入与非门的第三输入端分别与所述第三三输入与非门的第三输入端和所述第四三输入与非门的第三输入端电性连接；所述第一三输入与非门的输出端分别与所述第二三输入与非门的第一输入端、所述第三三输入与非门的第一输入端、所述第四三输入与非门的第一输入端和所述第一缓冲器的输入端电性连接；所述第二三输入与非门的输出端与所述第二缓冲器的输入端电性连接；所述第三三输入与非门的输出端与所述第三缓冲器的输入端电性连接；所述第四三输入与非门的输出端与所述第四缓冲器的输入端电性连接；所述第一脉冲信号、第二脉冲信号和第三脉冲信号分别输入所述第一三输入与非门的第一输入端、第二输入端和第三输入端。

[0012] 在本发明所述的用于显示器的多路输出选择器电路，每个缓冲器包括第一反向器组，所述第一反向器组包括三个反向器相互串联连接。

[0013] 在本发明所述的用于显示器的多路输出选择器电路，每个缓冲器还包括第二反向器组，所述第二反向器组包括两个反向器相互串联连接，且所述第二反向器组与第一反向器组并联连接。

[0014] 在本发明所述的用于显示器的多路输出选择器电路，当所述三输入与非门的第一输入端输入A信号，第二输入端输入B信号，第三输入端输入C信号，则所述三输入与非门的输出端输出D信号为： 当所述反向器的输入端为E信号，则所述反向器的输出端输出F信号为：

[0015] 在本发明所述的用于显示器的多路输出选择器电路，所述逻辑单元通过将所述不同高低电平状态的三个脉冲信号转为四个控制信号；所述四个控制信号分别为第一控制信号、第二控制信号、第三控制信号和第四控制信号

[0016] 在本发明所述的用于显示器的多路输出选择器电路，所述逻辑单元通过将所述不同高低电平状态的三个脉冲信号转为八个控制信号；所述八个控制信号分别为第一控制信号、第二控制信号、第三控制信号、第四控制信号、第五控制信号、第六控制信号、第七控制信号和第八控制信号

[0017] 本发明还提供一种液晶显示器，包括上述任意一种多路输出选择器电路。

[0018] 本发明在多路输出选择电路中增加一个逻辑单元，将集成电路单元输出的三个脉冲信号转换为至少四个控制信号，这样可以避免每个控制信号都需要通过集成电路单元对应的引脚输出，从而减少集成电路单元输出的引脚数量，从而降低成本。

附图说明

[0019] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面对实施例中所需要使用的附图作简单的介绍。下面描述中的附图仅为本发明的部分实施例，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获取其他的附图。

[0020] 图1为本发明中的用于显示器的多路输出选择器电路的结构示意图；

[0021] 图2为本发明中的用于显示器的多路输出选择器电路的实施例一的结构示意图；

[0022] 图3为本发明中的用于显示器的多路输出选择器电路的实施例一的脉冲信号和控制信号的工作时序图；

[0023] 图4为本发明中的用于显示器的多路输出选择器电路的实施例二的结构示意图；

[0024] 图5为本发明中的用于显示器的多路输出选择器电路的实施例二的脉冲信号和控制信号的工作时序图。

具体实施方式

[0025] 请参照附图中的图式，其中相同的组件符号代表相同的组件。以下的说明是基于所例示的本发明具体实施例，其不应被视为限制本发明未在此详述的其它具体实施例。

[0026] 如图1所示，本发明提供一种用于显示器的多路输出选择器电路1包括集成电路单元11和与集成电路单元11电性连接的逻辑单元12。集成电路单元11用于输出三个脉冲信号，分别为第一脉冲信号V1，第二脉冲信号V2和第三脉冲信号V3.通常情况下，三个脉冲信号是分别通过集成电路单元11的三个引脚直接输出。

[0027] 逻辑单元12用于通过将不同高低电平状态的三个脉冲信号转为至少四个控制信号。本发明在多路输出选择电路中增加一个逻辑单元，将集成电路单元输出的三个脉冲信号转换为至少四个控制信号，这样可以避免每个控制信号都需要通过集成电路单元对应的引脚输出，从而减少集成电路单元输出的引脚数量，从而降低成本。

[0028] 具体的，逻辑单元包括与非门组件121和与非门组件电性连接的缓冲器组件122。与非门组件121包括四个三输入与非门，分别为第一三输入与非门、第二三输入与非门、第三三输入与非门和第四三输入与非门。缓冲器组件122包括四个缓冲器，分别为第一缓冲器、第二缓冲器、第三缓冲器和第四缓冲器。四个缓冲器与四个三输入与非门一一对应电性连接.

[0029] 更具体的，第一三输入与非门的第一输入端分别与第二三输入与非门的第二输入端和第三三输入与非门的第二输入端电性连接，第一三输入与非门的第二输入端分别与第二三输入与非门的第三输入端和第四三输入与非门的第二输入端电性连接。第一三输入与非门的第三输入端分别与第三三输入与非门的第三输入端和第四三输入与非门的第三输入端电性连接。

[0030] 第一三输入与非门的输出端分别与第二三输入与非门的第一输入端、第三三输入与非门的第一输入端、第四三输入与非门的第一输入端和第一缓冲器的输入端电性连接。第二三输入与非门的输出端与第二缓冲器的输入端电性连接。第三三输入与非门的输出端与第三缓冲器的输入端电性连接。第四三输入与非门的输出端与所述第四缓冲器的输入端电性连接。第一脉冲信号、第二脉冲信号和第三脉冲信号分别输入第一三输入与非门的第一输入端、第二输入端和第三输入端。

[0031] 如图2所示，本优选实施例一中每个缓冲器包括第一反向器组，所述第一反向器组包括三个反向器相互串联连接。因而逻辑单元将所述不同高低电平状态的三个脉冲信号通过每个缓冲器的输出端输出四个控制信号。四个控制信号分别为第一控制信号CKR、第二控制信号CKG、第三控制信号CKB和第四控制信号CKRW。

[0032] 逻辑单元是一种离散信号的传递和处理，以二进制原理实现数字信号逻辑运算和操作的，更具体的，逻辑单元中的三输入与非门是与门和非门的结合，先进行与运算，再进行非运算。当所述三输入与非门的第一输入端输入A信号，第二输入端输入B信号，第三输入端输入C信号，则所述三输入与非门的输出端输出D信号为： 其真值表如下附图1：

[0033]

[0034]

[0035] 逻辑单元中的反向器是可以将输入信号的相位反转180度。当所述反向器的输入端为E信号，则所述反向器的输出端输出F信号为： 其真值表如下附图2：

[0036]输入端 输出端
E F
1 0
0 1

[0037] 因此图2结合图3，在多路输出选择电路中，通过逻辑单元的产生四个控制信号的工作原理为：

[0038] 当V1,V2,V3脉冲信号同时为高电平时，通过逻辑单元的运算，CKR输出为高电平，CKG,CKB和CKW输出为低电平；逻辑单元可将高电平的CKR信号作为控制信号输出。

[0039] 当V1脉冲信号为高电平，V2脉冲信号为高电平，当V3脉冲信号为低电平，CKG输出为高电平，CKR,CKB和CKW输出为低电平。逻辑单元可将高电平的CKG信号作为控制信号输出。

[0040] 当V1脉冲信号为高电平，V2脉冲信号为低电平，当V3脉冲信号为高电平，CKB输出为高电平，CKR,CKG和CKW为低电平。逻辑单元可将高电平的CKB信号作为控制信号输出。

[0041] 当V1脉冲信号为低电平，V2脉冲信号为高电平，当V3脉冲信号为高电平，CKW输出为高电平，CKR,CKG和CKB为低电平。逻辑单元可将高电平的CKW信号作为控制信号输出。

[0042] 当V1,V2,V3脉冲信号同时为低电平时，CKR,CKG,CKB和CKW输出为低电平。逻辑单元不输出控制信号。

[0043] 这样就可以通过逻辑单元的运算，将集成电路单元输出的三个脉冲信号转换成四个控制信号(CKR，CKG，CKB,CKW)，分别从逻辑单元的四个缓冲器的输出端输出，从而在一定程度上节省集成电路单元的引脚的数量，从而降低成本。

[0044] 如图4所示，本优选实施例二中每个缓冲器包括第一反向器组和与第一反向器组并联连接的第二反向器组。第一反向器组包括三个反向器相互串联连接，第二反向器组包括两个反向器相互串联连接。因而每个缓冲器有两个输出端，逻辑单元将所述不同高低电平状态的三个脉冲信号通过缓冲器的输出端输出八个控制信号。八个控制信号分别为第一控制信号CKR、第二控制信号CKG、第三控制信号CKB、第四控制信号CKRW、第五控制信号XCKR、第六控制信号XCKG、第七控制信号XCKB和第八控制信号XCKW。

[0045] 运算原理与本发明实施例一一致，因此图4结合图5，在多路输出选择电路中，通过逻辑单元的产生八个控制信号的工作原理为：

[0046] 当V1，V2,V3脉冲信号同时为高电平时，通过逻辑电路的运算，CKR输出为高电平，XCKR为低电平；CKG为低电平，XCKG为高电平；CKB为低电平，XCKB为高电平；CKW为低电平，XCKW为高电平。逻辑单元可将高电平的CKR信号以及低电平的XCKR作为控制信号输出。

[0047] 当V1脉冲信号为高电平，V2脉冲信号为高电平，V3脉冲信号为低电平，CKG为高电平，XCKG为低电平；CKR输出为低电平，XCKR为高电平；CKB为低电平，XCKB为高电平；CKW为低电平，XCKW为高电平。逻辑单元可将高电平的CKG信号以及低电平的XCKG作为控制信号输出。

[0048] 当V1脉冲信号为高电平，V2脉冲信号为低电平，V3脉冲信号为高电平，CKB输出为高电平，XCKB为低电平；CKR输出为低电平，XCKR为高电平；CKG为低电平，XCKG为高电平；CKW为低电平，XCKW为高电平。逻辑单元可将高电平的CKB信号以及低电平的XCKB作为控制信号输出。

[0049] 当V1脉冲信号为低电平，V2脉冲信号为高电平，V3脉冲信号为高电平，CKW输出为高电平，XCKW为低电平；CKR输出为低电平，XCKR为高电平；CKG为低电平，XCKG为高电平；CKB为低电平，XCKB为高电平。逻辑单元可将高电平的CKW信号以及低电平的XCKW作为控制信号输出。

[0050] 当V1,V2,V3脉冲信号同时为低电平时，CKR输出为低电平，XCKR为高电平；CKG为低电平，XCKG为高电平；CKB为低电平，XCKB为高电平；CKW为低电平，XCKW为高电平。逻辑单元不输出控制信号。

[0051] 这样就可以通过逻辑单元的运算，将集成电路单元输出的三个脉冲信号转换成八个控制信号(CKR,CKG,CKB,CKW,XCKR,XCKG,XCKB,XCKW)，分别从逻辑单元的四个缓冲器的八个输出端输出，从而在一定程度上节省集成电路单元的引脚的数量，从而降低成本。

[0052] 综上所述，本发明在多路输出选择电路中增加一个逻辑单元，将集成电路单元输出的三个脉冲信号转换为至少四个控制信号，这样可以避免每个控制信号都需要通过集成电路单元对应的引脚输出，从而减少集成电路单元输出的引脚数量，从而降低成本。

[0053] 综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。