用于字线应用的钨

摘要

本发明涉及用于字线应用的钨，公开了用于在存储器器件中形成钨字线的方法和相关设备。本文还公开了用于沉积不含氟的钨(FFW)的方法和相关设备。根据多个实施方式，所述方法涉及使用氯化钨(WClx)前体和含硼(B)的、含硅(Si)的或含锗(Ge)的还原剂沉积多组分钨膜。

权利要求

1.一种在衬底上沉积钨的方法，所述方法包括：

脉冲发送还原剂，其中所述还原剂是含硼(B)的、含硅(Si)的或含锗(Ge)的；和脉冲发送氯化钨前体，其中所述氯化钨前体通过所述还原剂或其产物还原以在所述衬底上形成含有B、Si和Ge中的一种或更多种的多组分含钨膜，其中所述多组分含钨膜包含原子百分比为5％至

60％之间的B、Si或Ge，并且其中原子百分比为5％至60％之间的B、Si或Ge由所述还原剂提供，其中在所述还原剂和氯化钨脉冲过程中所述衬底温度为至少500℃。

2.根据权利要求1所述的方法，其进一步包括脉冲发送第三反应物以形成三元含钨膜。

3.根据权利要求1所述的方法，其中所述多组分膜是二元膜。

4.根据权利要求1所述的方法，其中所述多组分含钨膜是用于字线的扩散阻挡层。

5.根据权利要求1所述的方法，其中所述多组分含钨膜是用于金属栅极的功函数层。

6.根据权利要求1所述的方法，其进一步包括在所述多组分含钨膜上沉积本体钨(W)层。

7.根据权利要求6所述的方法，其中通过氯化钨前体和还原剂之间的化学气相沉积(CVD)反应沉积所述本体W层。

8.根据权利要求6所述的方法，其中在所述多组分含钨膜上直接沉积所述本体W层而没有中间层。

9.根据权利要求1所述的方法，其中所述多组分含钨膜直接沉积在绝缘膜上。

10.根据权利要求9所述的方法，其中所述绝缘膜是氧化物膜或氮化物膜。

11.根据权利要求1所述的方法，其中所述方法进一步包括分解所述还原剂以在所述衬底上形成B层、Si层或Ge层。

12.根据权利要求1所述的方法，其中所述多组分含钨膜是选自WGexNy、WGexCy、WBxNy、WBxCy、WSixNy和WSixCy之一的碳化物或氮化物膜。

13.根据权利要求1所述的方法，还包括脉冲选自含氮反应物或含碳反应物的第三反应物以形成三元膜。

说明书

用于字线应用的钨

技术领域

[0001] 本发明总体上涉及半导体领域，更具体涉及用于字线应用的钨。

背景技术

[0002] 使用化学气相沉积(CVD)技术的钨(W)膜沉积是半导体制造工艺的不可或缺的部分。例如，钨膜可用作水平互连形式中的低电阻电连接件，相邻金属层之间的通孔，以及第一金属层和硅衬底上的设备之间的触点。在示例性的钨沉积工艺中，在介电衬底上沉积阻挡层，接着沉积钨膜的薄成核层。此后，在成核层上沉积钨膜的剩余部分作为本体层。通常，钨本体层是在化学气相沉积工艺中通过使用氢气(H2)还原六氟化钨(WF6)形成的。

[0003] 钨膜也可用在多种存储器应用中，包括用于动态随机存取存储器(DRAM)的掩埋字线(bWL)架构的形成中。在bWL沉积的示例中，钨层可被沉积在氮化钛(TiN)层上以通过使用WF6的CVD过程形成TiN/W双层。

发明内容

[0004] 本文公开了在衬底上沉积钨的方法。在一些实施方式中，所述方法包括脉冲发送(pulsing)还原剂，其中所述还原剂是含硼(B)的、含硅(Si)的或含锗(Ge)的和脉冲发送氯化钨前体，其中所述氯化钨前体由还原剂或其产物还原以在衬底上形成含有B、Si和Ge中的一种或更多种的多组分含钨膜。

[0005] 在一些实施方式中，所述方法涉及脉冲发送第三反应物以形成三元含钨膜。所述第三反应物可以是含氮或含碳反应物，使得三元含钨膜包含钨，硅、锗和硼中之一以及碳和氮中之一。可以形成含有硅、锗、硼、碳和氮中的两种或更多种的四元和更高阶的膜。在一些实施方式中，所述多组分膜是二元膜。

[0006] 在一些实施方式中，所述多组分含钨膜是用于字线的扩散阻挡层。在一些实施方式中，所述多组分含钨膜是金属栅极的功函数层。

[0007] 在一些实施方式中，在氯化钨脉冲过程中衬底温度为至少400℃。在一些实施方式中，在氯化钨脉冲过程中衬底温度为至少450℃。在一些实施方式中，在氯化钨脉冲过程中衬底温度为至少500℃。在一些实施方式中，在氯化钨脉冲过程中衬底温度为至少550℃。

[0008] 在一些实施方式中，在氯化钨和还原剂脉冲过程中衬底温度为至少400℃。在一些实施方式中，在氯化钨和还原剂脉冲过程中衬底温度为至少450℃。在一些实施方式中，在氯化钨和还原剂脉冲过程中衬底温度为至少500℃。在一些实施方式中，在氯化钨和还原剂脉冲过程中衬底温度为至少550℃。

[0009] 所述方法可进一步包括在多组分含钨膜上沉积本体钨(W)层。在一些实施方式中，所述本体W层是通过在氯化钨前体和还原剂之间的化学气相沉积(CVD)反应沉积的。

[0010] 在一些实施方式中，所述本体层可直接沉积在多组分含钨膜上而没有中间层。

[0011] 根据多个实施方式，所述多组分含钨膜直接沉积在绝缘膜例如氧化物或氮化物膜上。在一些实施方式中，所述方法涉及分解还原剂以在衬底上形成B、Si或Ge层。

[0012] 还提供了存储器结构。在一些实施方式中，存储器结构可包括：含有B、Si和Ge中的一种或更多种的多组分含钨膜衬里层；以及钨字线。在一些实施方式中，存储器结构可包括：含有B、Si和Ge中的一种或更多种的多组分含钨膜功函数层；和金属栅极。

[0013] 下面参照附图进一步描述这些和其他方面。

附图说明

[0014] 图1描述了硅衬底中包括掩埋字线(bWL)的动态随机存取存储器(DRAM)结构的示意性示例。

[0015] 图2A描述了包括钨字线的三维NAND结构的示意性示例。

[0016] 图2B是包括钨字线的部分制造的3D NAND结构的三维特征的二维渲染图(rendering)。

[0017] 图2C示出了包括含钨功函数层的垂直NAND结构的示意性示例。

[0018] 图3A示出了可用于形成含钨二元或三元膜的方法的示例。

[0019] 图3B示出了可用于填充特征的方法的示例。

[0020] 图4是适用于根据本发明的实施方式进行钨沉积工艺的处理系统的框图。

具体实施方式

[0021] 在以下的描述中，阐述了许多具体细节以提供对所呈现的实施方式的充分理解。所公开的实施方式可以在没有这些具体细节中的一些或全部的情况下实施。在其他实例中，未详细描述公知的处理操作，以避免不必要地模糊所公开的实施方式。虽然将结合具体实施方式描述所公开的实施方式，但应当理解的是其并不旨在限制所公开的实施方式。

[0022] 半导体设备制造通常涉及例如在沟槽或通孔中钨膜的沉积以形成互连。在沉积钨膜的常规方法中，成核钨层首先沉积在通孔或触点中。通常，成核层是薄共形层，该薄共形层有助于促进随后其上面的本体材料的形成。所述钨成核层可被沉积以共形涂覆特征的侧壁和底部。与所述底层特征底部和侧壁共形对于支持高品质沉积会是关键的。成核层通常是使用原子层沉积(ALD)或脉冲成核层(PNL)方法沉积的。

[0023] 在PNL技术中，将反应物的脉冲依次注入并通常利用反应物之间的吹扫气体脉冲从反应室吹扫。第一反应物可被吸附到衬底上，从而能与下一种反应物反应。以循环的方式重复该过程直到达到所需的厚度。PNL类似于ALD技术。PNL不同于ALD之处通常在于其较高的操作压强范围(大于1托)和每个循环中其较快的生长速率(每个循环大于1个单层膜的生长)。在PNL沉积过程中室压范围可为约1托至约400托。在本文所提供的描述的情形中，PNL广泛地实现了依次加入反应物以用于在半导体衬底上反应的任何循环过程。因此，该构思实现了通常称为ALD的技术。在所公开的实施方式的情形中，CVD实现了反应物被一起引入到反应器中用于气相反应这样的工艺。PNL和ALD过程不同于CVD过程，反之亦然。

[0024] 在沉积钨成核层之后，本体钨通常通过使用还原剂例如氢气(H2)还原六氟化钨(WF6)的化学气相沉积(CVD)工艺进行沉积。

[0025] 常规的钨沉积涉及使用含氟前体WF6。然而，使用WF6导致将一些氟引入到沉积的钨膜中。随着设备的缩小，特征变得越小并且不利影响的电迁移以及离子扩散变得更加显著，从而造成设备故障。氟的存在可导致电迁移和/或氟扩散到相邻的组件中，从而降低了设备的性能。从而含痕量氟的钨膜会引起整体性和可靠性的问题，以及与底层膜相关的设备性能问题。

[0026] 本文公开了用于形成存储器器件中的钨字线的方法和相关设备。本文还公开了用于沉积不含氟的钨(FFW)的方法和相关设备。图1描述了包括硅衬底9中的掩埋字线(bWL)11的DRAM架构的示意性示例。所述bWL是在硅衬底9中蚀刻的沟槽中形成的。沟槽的衬里是共形阻挡层12和绝缘层13，绝缘层13被设置在所述共形阻挡层12和硅衬底9之间。在图1的示例中，绝缘层13可以是栅极氧化物层，其由高k介电材料例如氧化硅或氮化硅材料形成。

[0027] 在本文所公开的一些实施方式中，所述共形阻挡层12是含钨层。在常规的钨(W)字线架构中，氮化钛(TiN)用作阻挡层。然而，TiN/W字线填充受限于电阻率缩放；因为TiN具有相对高的电阻率，随着尺寸减小和TiN共形层占用较大的沟槽体积部分，电阻增大。根据多个实施方式，本文所公开的钨bWL不含TiN和其他非W阻挡层。

[0028] 所述共形阻挡层12可包括硼、硅和锗中的一种或更多种。在一些实施方式中，所述共形阻挡层12是二元化合物，例如WBx、WSix和WGex，其中x是大于零的数。在一些实施方式中，所述共形阻挡层12可包括碳或氮。在一些实施方式中，所述共形阻挡层12可包括硼、硅和锗中的一种或更多种，以及碳和氮化物中的一种或两种。在一些实施方式中，所述共形阻挡层12是三元化合物，例如WBxNy、WSixNy、WGexNy、WSixCy、WBxCy、WGexCy等，其中x和y是大于零的数。也可使用含有Si、B、Ge、N和C的四元和高阶化合物，其示例包括WBxGeyNz、WGexCyNz等，其中x、y和z是大于零的数。

[0029] 图2A描述了3D NAND结构23中的字线21的示意性示例。在图2B中，示出了填充钨之后部分制造的3D NAND结构的3D特征的2D渲染图，其包括字线21和共形阻挡层22。图2B是具有示于图中的柱收缩部24的填充区域的横截面描绘图，柱收缩部24代表将在顶视图而不是横截面视图中可见的收缩部。所述共形阻挡层22可以是与图1中的共形阻挡层12相关的上文所述的含钨层。所述含钨膜可用作阻挡层和用于后续的CVD W沉积的成核层。

[0030] 在一些实施方式中，提供了用于金属栅极的含钨功函数层，其包括用于3D存储器结构例如上述3D NAND结构中的金属栅极的功函数层。

[0031] 图2C示出了包括在衬底30上形成的金属栅极31的VNAND结构32的示意性示例，其中还示出了金属栅极31和相关的膜堆栈的示例的放大图。所述VNAND结构32包括半导体通道33、隧道介电层35、电荷储存层37、功函数层39、阻挡电介质41和金属栅极31。

[0032] 包括图2A-2C的示例中所示的那些的存储器结构中的功函数层的示例包括二元含钨化合物例如WBx、WSix和WGex的膜，其中x是大于零的数。在一些实施方式中，所述功函数层可包括碳或氮。在一些实施方式中，所述功函数层可包括硼、硅和锗中的一种或更多种，以及碳和氮化物中的一种或两种。在一些实施方式中，所述功函数层是三元化合物，例如WBxNy、WSixNy、WGexNy、WSixCy、WBxCy、WGexCy等。也可以使用含有Si、B、Ge、N和C的四元和更高阶的化合物。所述含钨膜可用作功函数层和用作用于随后的CVD W沉积的成核层。所述功函数层可沉积在介电材料例如栅极氧化物上。

[0033] 在一些实施方式中，参照图2A-2C所描述的存储器结构不包括TiN扩散阻挡层或TiN功函数层。

[0034] 图3A示出了可用于形成含钨二元或三元膜的方法的示例。首先，使衬底暴露于还原剂脉冲(302)。在一些实施方式中，所述衬底可以是部分制成的存储器器件。在一些实施方式中，上面形成膜的且暴露于还原剂脉冲的表面是介电质。根据多个实施方式，所述膜可以在其他类型的包括导体和半导体表面在内的表面上形成。

[0035] 框302中使用的还原剂将还原在随后的操作中使用的含钨前体以及提供待引入到所得膜中的化合物。这样的还原剂的示例包括含硼的还原剂、含硅的还原剂和含锗的还原剂。含硼的还原剂的示例包括硼烷，例如BnHn+4、BnHn+6、BnHn+8、BnHm，其中n是1至10的整数，并且m是不同于n的整数。在具体的示例中，可以使用乙硼烷。也可以使用其他含硼化合物，例如烷基硼烷、烷基硼、氨基硼烷(CH3)2NB(CH2)2和碳硼烷例如C2BnHn+2。含硅化合物的示例包括硅烷，例如SiH4和Si2H6。含锗化合物的示例包括锗烷，例如GenHn+4、GenHn+6、GenHn+8和GenHm，其中n是1至10的整数，并且n是不同于m的整数。其他含锗化合物也可以使用，例如，烷基锗烷、烷基锗、氨基锗烷和羰基锗烷(carbogermanes)。

[0036] 根据多个实施方式，框302可涉及热分解的元素硼、硅或锗的薄层吸附到衬底的表面上。在一些实施方式中，框302可涉及前体分子吸附到衬底表面上。

[0037] 接着，可任选地吹扫(304)内部安置衬底的室。可采用吹扫脉冲或抽排以除去任何副产物(如果存在)以及未吸附的前体。这之后是氯化钨前体(306)的脉冲。氯化钨前体包括WCl2、WCl4、WCl5和WCl6以及它们的混合物。在一些实施方式中，氯化钨前体是六氯化钨(WCl6)、五氯化钨(WCl5)或其混合物。任选的吹扫(307)也可在框306之后进行。通过所述还原剂(或其分解或反应产物)还原所述钨前体以形成多组分膜。

[0038] 沉积循环将通常沉积含钨层的一部分。在框307之后，沉积循环可在一些实现方式中完成，其中所沉积的膜是含钨二元膜，例如WBx、WSix和WGex，其中x大于零。在这样的实施方式中，所述过程可进行至框312，其中重复框302-307的循环，直到沉积所需的厚度。示例性生长速率可以是每个循环为约100埃。

[0039] 在一些实施方式中，所述过程将继续进行，任选地引入第三反应物(308)。所述第三反应物将通常含有待引入到膜中的元素，例如碳或氮。含氮反应物的示例包括N2、NH3和N2H4。含碳反应物的示例包括CH4和C2H2。可随后进行任选的吹扫(309)。然后，所述过程可进行至框312，重复所述沉积循环。

[0040] 上文给出了包括氮或碳的三元膜的示例。在一些实施方式中，膜可包括氮和碳(例如，WSiCN)。

[0041] 根据多个实施方式，所述多组分钨膜可具有下述原子百分比：W为约5％至90％，B/Ge/Si为约5％至60％，C/N为约5％至80％。在一些实施方式中，所述多组分膜具有下述原子百分比：W为约15％至约80％；B/Ge/Si为约15％至约50％；和C/N为约20％至约50％。根据多个实施方式，所述多组分钨膜为至少50％的钨。

[0042] 根据多个实施方式，所述沉积是相对高温的，例如介于400℃至650℃之间，包括介于450℃至600℃之间，并且在一些实施方式中高于约500℃。这便于氯化钨还原并且还允许B、Si或Ge并入到二元膜中。该范围的低端通常受限于使氯化钨化合物可在合理的反应速率下还原的温度，其中该温度通常高于氟化钨还原的温度。该范围的高端可受限于热预算考虑。在一些实施方式中，框302、306和308中的任何一个或更多个可在不同于任何其他框的温度下进行。使还原剂脉冲在比随后的氯化钨脉冲低的温度下进行的工艺的示例描述在美国专利申请No.14/703732中，其在此通过引用并入本文。类似的温度控制可用在图3A的实施方式中。在某些实施方式中，从框302至框306以及从框306至框308的过渡涉及在多站式室中将衬底从一个沉积站移动到另一个站。更进一步地，框302、框306和框308中的每个可在相同的多站式室的不同站进行。

[0043] 在一些实施方式中，电气特性(如二元或三元膜的功函数)可通过引入氮或碳来调节。同样，(通过调节剂量和/或脉冲时间)可以调节还原剂的量以调整将引入膜中的B、Si或Ge的量。更进一步地，框302、306和308中的任何一个或两个可以每个循环进行不止一次以调节钨和二元或三元膜的其他组分的相对量，并且因此调节它们的物理、电气和化学特性。用于形成三元WBN膜的不同循环的示例描述在美国公开No.20140027664中，其在此通过引用并入本文。在一些实施方式中，所沉积的含钨膜的有效功函数为约4.5-4.8eV。

[0044] 图3B示出了可用于填充特征的方法的示例。首先，沉积含钨的多组分层(352)。所述多组件层可包括W，B、Si和Ge中的一种或更多种，以及任选地C和N中的一种或更多种。示例包括WBx、WSix和WGex，WBxNy、WSixNy、WGexNy、WSixCy、WBxCy、WGexCy，其中x和y大于零。参照图3A可如上文所述沉积膜。

[0045] 接着，含钨的多组分层可暴露于氯化钨前体以通过CVD沉积W金属。与框352相反，CVD沉积的W通常是纯钨，即最多含有痕量的杂质。在一些实施方式中，所述膜是至少95％W。在框352中沉积的层可用作用于框354中沉积的CVD W沉积的成核层。框354可填充衬底上的特征，包括垂直特征，例如在钨通孔和bWL，以及水平特征，例如VNAND字线。如上所述，参照图3A和3B进行的方法通常不包括含氟前体。

[0046] 示例性衬底温度在CVD反应过程中低至450℃，并且可高达650℃。在某些实施方式中，氯化钨前体是WCl5或WCl6。在某些实施方式中，所述还原剂是氢气，但也可使用其他还原剂，其他还原剂包括硅烷、硼烷和锗烷。在一些实施方式中，CVD可以在多个阶段中实施，例如在低温阶段和高温阶段实施。在某些实施方式中，所述CVD操作可发生在多个阶段，其中通过转向的一种或更多种反应物流的周期分隔连续和同时的反应物流的多个周期。

[0047] 惰性载气可用于递送框352和354中的一种或更多种反应物流，其可以或可以不预先混合。在多个实施方式中，使用氩气作为载气引入前体。可以适当地使用其他载气。惰性气体例如氩气或其他气体例如氮气或其组合可作为背景气体与还原气体或WCl5或WCl6气体同时提供。在一些实施方式中，所述背景气体流是连续的，即在整个框352和354过程中不进行开关切换。

[0048] 不同于PNL或ALD工艺，框354通常可涉及连续引入反应物直到沉积所需的量。在某些实施方式中，所述CVD操作可发生在多个阶段，其中通过一种或更多种转向的反应物流的周期分隔连续和同时的反应物流的多个周期。流也可被通以脉冲，脉冲时间为介于约1秒至约2秒之间。在一些实施方式中，所述反应物连续流入持续介于约400秒至约600秒之间的时间。CVD沉积过程中腔室压力的示例性范围可为介于约10托至约500托之间，或约40托。

[0049] 在某些实施方式中，从框352至框354的转换涉及在多站式室内将所述衬底从一个沉积站移动到另一个。

[0050] 设备

[0051] 任何合适的室均可用于实施所公开的实施方式。示例性沉积设备包括多种系统，例如 和 Max，其可从加州弗里蒙特的Lam Research Corp.获得，或多种其他市售的处理系统中的任何一种。所述过程可以在多个沉积站并行进行。

[0052] 在一些实施方式中，钨成核工艺是在第一站进行的，第一站是位于单个沉积室中的两个、五个或甚至更多个沉积站中的一个。在一些实施方式中，成核工艺的多个步骤是在沉积室的两个不同站进行的。例如，可使用在衬底表面产生局部气氛的单独的气体供应系统，在第一站中使所述衬底暴露于乙硼烷(B2H6)，并且然后所述衬底可转移到第二站以暴露于前体例如六氯化钨(WCl6)，从而沉积成核层。在一些实施方式中，所述衬底然后可转回到用于乙硼烷的第二暴露的第一站或用于第三反应物暴露的第三站。然后可以将所述衬底转移到用于暴露于WCl6(或其他氯化钨)的第二站以完成钨成核并在相同或不同的站进行本体钨沉积。然后一个或更多个站可用于进行化学气相沉积(CVD)，如上所述。

[0053] 图4是适用于根据本发明的实施方式进行钨沉积工艺的处理系统的框图。所述系统400包括转送模块403，当正被处理的衬底在不同的反应器模块之间移动时，转送模块403提供干净的加压环境以尽可能减少所述衬底的污染风险。安装在转送模块403上的是多站式反应器409能进行成核层沉积，根据本发明的实施方式该成核层沉积可被称为脉冲成核层(PNL)沉积以及CVD沉积。室409可包括可依次进行这些操作的多个站411、413、415和417。例如，室409可被配置成使得站411和413进行PNL沉积，并且站413和415进行CVD。每个沉积站可包括加热的晶片基座和喷头、分散板或其他气体入口。

[0054] 也可以安装在所述转送模块403上的一个或更多个单或多站式模块407能进行等离子体或化学(非等离子体)预清洗。该模块也可用于多种其他处理，例如，还原剂浸泡。所述系统400还包括一个或更多个(在此情况下为两个)晶片源模块401，在处理之前和之后晶片被存储在晶片源模块401。大气转移腔室419中的大气机械手(未示出)首先将晶片从源模块401移动到装载锁421。转送模块403中的晶片转移设备(通常为机械手臂单元)将晶片从装载锁421移动到安装在转印模块403上的模块上以及将晶片在这些模块之间移动。

[0055] 在某些实施方式中，采用系统控制器429控制沉积过程中的工艺条件。所述控制器将通常包括一个或更多个存储器器件和一个或更多个处理器。所述处理器可包括CPU或计算机、模拟和/或数字输入/输出连接、步进电机控制器板等。

[0056] 所述控制器可控制所有沉积设备的活动。所述系统控制器运行系统控制软件，所述系统控制软件包括用于控制定时、气体混合物、室压力、室温度、晶片温度、射频(RF)功率水平(如果使用)、晶片卡盘或基座位置和特定工艺的其他参数的指令集。在一些实施方式中，可以使用存储在与控制器相关的存储器器件上的其他计算机程序。

[0057] 通常，将有与控制器相关联的用户界面。用户界面可包括显示屏，所述设备和/或工艺条件的图形软件显示器和用户输入设备，例如定点设备、键盘、触摸屏、麦克风等。

[0058] 系统控制逻辑可以任何合适的方式进行配置。一般情况下，所述逻辑可被设计或配置在硬件和/或软件中。用于控制驱动电路的指令可被硬编码或作为软件提供。所述指令可通过“编程”提供。这样的编程被理解为包括任何形式的逻辑，该逻辑包括数字信号处理器、应用型专用集成电路以及具有作为硬件实施的具体算法的其他设备中的硬编码逻辑。编程也被理解为包括可在通用处理器上执行的软件或固件指令。系统控制软件可以以任何合适的计算机可读编程语言编码。或者，所述控制逻辑可在控制器中硬编码。专用集成电路、可编程逻辑设备(例如，现场可编程门阵列或FPGA)等可用于这些目的。在下面的讨论中，不论使用“软件”或“代码”，功能上相当的硬编码逻辑可用在其位置中。

[0059] 用于控制工艺序列中的沉积和其他工艺的计算机程序代码可以任何常规的计算机可读编程语言：例如，汇编语言、C、C++、Pascal、Fortran或其它写入。由处理器执行编译后的目标代码或脚本以进行程序中识别的任务。

[0060] 控制器参数涉及工艺条件，例如工艺气体组成和流速、温度、压力、等离子体条件例如RF功率电平和低频RF频率、冷却气体压力和室壁温度。这些参数以配方的形式提供给用户，并且可利用用户界面输入。

[0061] 用于监控工艺的信号可以通过系统控制器的模拟和/或数字输入连接来提供。用于控制工艺的信号在沉积设备的模拟和数字输出连接件上输出。

[0062] 所述系统软件可以许多不同的方式进行设计或配置。例如，可以写入多个室组件子程序或控制目标以控制进行本发明的沉积工艺所需要的室组件的操作。用于此目的的程序或程序的部分的示例包括衬底定位代码、工艺气体控制代码、压力控制代码、加热器控制代码和等离子体控制代码。

[0063] 衬底定位程序可包括用于控制室组件的程序代码，所述室组件用于将衬底加载到基座或卡盘上并控制衬底和室的其他部件例如气体入口和/或靶之间的间隔。工艺气体控制程序可包括用于控制气体组成和流速以及任选地用于在沉积之前使气体流入室以稳定室中的压力的代码。压力控制程序可包括用于通过调节例如室中的排气系统中的节流阀而控制室中的压力的代码。加热器控制程序可包括用于控制用于加热衬底的加热单元的电流的代码。或者，所述加热器控制程序可控制传热气体例如氦气向晶片卡盘的输送。

[0064] 可在沉积过程中被监控的室传感器的示例包括质量流量控制器、压力传感器例如压力计和位于基座或卡盘中的热电偶。经适当编程的反馈和控制算法可与来自这些传感器的数据一起用于维持所需的工艺条件。上述内容描述了在单室或多室半导体加工工具中实施的本发明的实施方式。

[0065] 上述内容描述了在单室或多室半导体加工工具中实施的本发明的实施方式。本文描述的设备和工艺可以与光刻图案化工具或工艺结合使用，例如，用于制备或制造半导体器件、显示器、LED、光伏电池板等。通常，虽然不是必要地，这些工具/过程将在共同的制造设施中一起使用或操作。膜的光刻图案化通常包括以下步骤中的一些或所有，每个步骤启用多个可行的工具：(1)使用旋涂或喷涂工具在工件，即，衬底上涂覆光致抗蚀剂；(2)使用热板或加热炉或紫外线固化工具固化光致抗蚀剂；(3)使用例如晶片步进曝光机之类的工具使光致抗蚀剂暴露于可见光或紫外线或X射线；(4)使抗蚀剂显影以便选择性地去除抗蚀剂并且从而使用例如湿式清洗台之类的工具将其图案化；(5)通过使用干式或等离子体辅助蚀刻工具将抗蚀剂图案转印到下方的膜或工件上；并且(6)使用例如射频或微波等离子体抗蚀剂剥离器之类的工具去除抗蚀剂。

[0066] 结论

[0067] 虽然上述实施方式已经在一些细节为了清楚理解的目的进行了描述，但将显而易见的是，某些变化和修改可在所附权利要求的范围内实施。应当注意，有许多实现本发明的实施方式的工艺、系统、和设备的许多替代方式。因此，本发明的实施方式应被认为是说明性的而不是限制性的，并且这些实施方式并不被限定于这里给出的细节。