一种LED的芯片结构及其制备方法

摘要

本发明一种LED的芯片结构及其制备方法，涉及至少有一个电位跃变势垒或表面势垒的专门适用于光发射的半导体器件，从上至下顺序包括衬底、缓冲层、N型半导体材料、多量子阱层、P‑型半导体材料、绝缘层、电流扩展层、P型欧姆电极和N型欧姆电极，其中绝缘层所用材质为无掺杂的AlN、Al2O3、SiO2、Si3N4、金刚石、LiF或PMMA，厚度为0.5～20nm；通过插入绝缘层，减少P‑型半导体材料与金属接触处的耗尽区长度，提高空穴浓度，增加空穴遂穿概率，减小P‑型半导体材料/P‑电极的接触电阻，提高内量子效率和电光转化效率，克服了现有技术存在LED器件中P‑型半导体材料掺杂效率不高，空穴注入效率低的缺陷。

权利要求

1.一种LED的芯片结构，其特征在于：从下至上顺序包括衬底、缓冲层、N型半导体材料、形成在N型半导体材料上的N型欧姆电极、多量子阱层、P型半导体材料、绝缘层、电流扩展层和P型欧姆电极，其中绝缘层所用材质为无掺杂的AlN、Al2O3、Si3N4、金刚石、LiF或PMMA，厚度为0.5～20nm，是连续膜结构；在该绝缘层上蒸镀电流扩展层，并通过光刻和湿法腐蚀制作电流扩展层的ITO电流扩展图形；通过在所述P型半导体材料和所述P型欧姆电极之间插入所述绝缘层，减少了P型半导体材料形成欧姆接触时的耗尽层宽度，增加了空穴遂穿概率。

2.根据权利要求1所述一种LED的芯片结构，其特征在于：所述缓冲层的材质为Alx1Iny1Ga1-x1-y1N，式中，0 ≤ x1 ≤ 1，0 ≤ y1 ≤ 1，0 ≤ 1-x1-y1，厚度为10～50nm。

说明书

一种LED的芯片结构及其制备方法

技术领域

[0001] 本发明的技术方案涉及至少有一个电位跃变势垒或表面势垒的专门适用于光发射的半导体器件，具体地说是一种LED的芯片结构及其制备方法。

背景技术

[0002] 基于氮化物半导体LED技术对于减缓全球气候变暖和改善生存环境等方面具有重要的作用，近三十年以来，氮化物半导体LED技术获得了空前的发展，并且在诸多领域具有重要的应用价值，如显示、照明、通讯、生物医学和防伪检测等技术领域。

[0003] 为了进一步提升LED的应用空间，需要提升的内量子效率。研究发现，在LED器件中相比于电子而言，空穴的迁移率较低，且有效质量较大，所以空穴的注入效率较低。此外相比于n-型氮化物半导体材料而言，P-型氮化物半导体材料的Mg受主杂质的激活能较高，同时受到H-Mg钝化作用的影响，所以P-型氮化物半导体材料的掺杂效率较低，严重制约了空穴的浓度提高，所以提升LED内量子效率的方法之一是进一步提升LED器件的空穴注入效率。改进LED器件的空穴注入效率有以下几个途径：第一，增加空穴在多量子阱(MQW)发光区中的输运，一般空穴在靠近P-型半导体层一侧的量子阱中会产生集聚，造成空穴浓度偏高，而随着量子阱的位置逐渐靠近N-型半导体层一侧，空穴的浓度迅速下降，所以研究人员对量子阱和量子垒的宽度做了调整和优化，或者选择适当的量子垒材料降低空穴的势垒高度；第二，减小LED器件中P-型电子阻挡层对空穴的传输的阻碍作用，所以研究人员提出了超晶格型电子阻挡层和化合物材料渐变型电子阻挡层等P-型电子阻挡层结构；第三，提高P-型半导体材料的掺杂效率，基于此研究人员提出了三维空穴气和空穴调节器等结构；第四，改善P-型半导体材料和P-电极的接触效应，降低接触电阻，提高空穴由P-电极注入到P-型半导体材料中的效率，由此研究人员尝试了多种金属材料，同时对P-型半导体材料/P-电极接触层进行退火处理。然而，上述四个改进LED器件的空穴注入效率途径的现有技术还未取得显著成效，仍然存在LED器件中P-型半导体材料掺杂效率不高，空穴注入效率低的缺陷。

发明内容

[0004] 本发明所要解决的技术问题是：提供一种LED的芯片结构及其制备方法，通过在P-型半导体材料和电极之间插入一层绝缘层，从而减少P-型半导体材料与金属接触处的耗尽区长度，提高了空穴浓度，增加了空穴遂穿概率，减小P-型半导体材料/P-电极的接触电阻，提高内量子效率和电光转化效率，从而克服了现有技术存在LED器件中P-型半导体材料掺杂效率不高，空穴注入效率低的缺陷。

[0005] 本发明解决该技术问题所采用的技术方案是：一种LED的芯片结构，从下至上顺序包括衬底、缓冲层、N型半导体材料、形成在N型半导体材料上的N型欧姆电极、多量子阱层、P-型半导体材料、绝缘层、电流扩展层和P型欧姆电极，其中绝缘层所用材质为无掺杂的AlN、Al2O3、Si3N4、金刚石、LiF或PMMA，厚度为0.5～20nm，是非连续膜结构。

[0006] 上述一种LED的芯片结构，所述衬底为蓝宝石、Si、SiC、AlN、石英玻璃或GaN。

[0007] 上述一种LED的芯片结构，所述缓冲层的材质为Alx1Iny1Ga1-x1-y1N，式中，0≤x1≤1，0≤y1≤1，0≤1-x1+y1，厚度为10～50nm。

[0008] 上述一种LED的芯片结构，所述N型半导体材料的材质为Alx1Iny1Ga1-x1-y1N，式中，0≤x1≤1,0≤y1≤1,0≤1-x1-y1，厚度为2～8μm。

[0009] 上述一种LED的芯片结构，所述多量子阱层的材质为Alx1Iny1Ga1-x1-y1N/Alx2Iny2Ga1-x2-y2N，0≤1-x1-y1，0≤x2≤1,0≤y2≤1,0≤1-x2-y2，式中，量子垒Alx2Iny2Ga1-x2-y2N的厚度为5～50nm，量子阱Alx1Iny1Ga1-x1-y1N的厚度为1～10nm。

[0010] 上述一种LED的芯片结构，所述P-型半导体材料的材质为Alx1Iny1Ga1-x1-y1N，式中，0≤x1≤1,0≤y1≤1,0≤1-x1-y1，厚度为100～500nm。

[0011] 上述一种LED的芯片结构，所述电流扩展层的材质为ITO、NiAu、氧化锌、石墨烯、铝或金属纳米线，厚度为10～500nm。

[0012] 上述一种LED的芯片结构，所述P型欧姆电极的材质为P型欧姆电极CrAu。

[0013] 上述一种LED的芯片结构，所述N型欧姆电极的材质为N型欧姆电极CrAu。

[0014] 上述一种LED的芯片结构的制备方法，步骤如下：

[0015] 第一步，在反应炉中，将衬底在1200℃进行烘烤，处理掉衬底表面异物；

[0016] 第二步，在反应炉中，在第一步处理后的衬底表面外延生长一层厚度为10～50nm的缓冲层；

[0017] 第三步，在反应炉中，在第二步得到的缓冲层上依次外延生长厚度为2～8μm的N型半导体材料、量子垒Alx2Iny2Ga1-x2-y2N的厚度为5～50nm，量子阱Alx1Iny1Ga1-x1-y1N的厚度为1～10nm的多量子阱层和厚度为100～500nm的P-型半导体材料；

[0018] 第四步，在第三步得到的P-型半导体材料上蒸镀绝缘层，所用材质为无掺杂的AlN、Al2O3、SiO2、Si3N4、金刚石、LiF或PMMA，厚度为0.5～20nm，是连续膜结构或非连续膜结构；

[0019] 第五步，在第四步得到的绝缘层上蒸镀电流扩展层，并通过光刻和湿法腐蚀制作电流扩展层的ITO电流扩展图形；

[0020] 第六步，通过光刻和干法刻蚀工艺制作台阶，曝露出N型半导体材料；

[0021] 第七步，蒸镀并且光刻制作出P型欧姆电极和N型欧姆电极；

[0022] 至此制得本发明的一种LED的芯片结构。

[0023] 上述一种LED的芯片结构的制备方法，所述外延生长的工艺是通过本技术领域公知的金属有机化学气相沉积系统(MOCVD)、分子束外延系统(MBE)、氢化物气相外延(HVPE)或等离子体增强化学气相系统(PECVD)来完成。

[0024] 上述一种LED的芯片结构的制备方法，所述P型欧姆电极和N型欧姆电极是通过本技术领域公知的电子束沉积(E-beam)或磁控溅射(Sputter)方法制得的。

[0025] 上述一种LED的芯片结构的制备方法，所述光刻工艺、干法刻蚀工艺和蒸镀工艺是本技术领域公知的。

[0026] 本发明的有益效果是：与现有技术相比，本发明具有如下的突出的实质性特点和显著进步：

[0027] (1)本发明的一种LED的芯片结构，是通过在P-型半导体材料和电极之间插入一层绝缘层，从而达到减少P-型半导体材料与金属接触处的耗尽区长度，提高了空穴浓度，增加了空穴遂穿概率，减小P-型半导体材料/P-电极的接触电阻，提高内量子效率和电光转化效率。

[0028] (2)本发明的一种LED的芯片结构，通过在P-型半导体材料和电极之间插入一层绝缘层，从而减少P型氮化镓形成欧姆接触时的耗尽层宽度，提高欧姆接触特性，增加LED器件的空穴注入效率，改善器件的内量子效率。

[0029] (3)本发明的制备方法简单、易于操作、重复性强、成本较低。

附图说明

[0030] 下面结合附图和实施例对本发明进一步说明。

[0031] 图1为现有技术中的标准LED外延片结构示意图。

[0032] 图2为本发明的方法中，在标准LED外延片的P-型半导体材料表面蒸镀绝缘层后的结构示意图。

[0033] 图3为本发明的方法中，在图2所示制品的绝缘层表面蒸镀电流扩展层后的结构示意图。

[0034] 图4为本发明的方法中，图3所示制品通过光刻和湿法腐蚀制作电流扩展层P型电极图案后的结构示意图。

[0035] 图5为本发明的方法中，图4所示制品通过光刻和干法刻蚀制作台阶，曝露部分N型半导体材料后的结构示意图。

[0036] 图6为本发明的方法中，图5所示制品通过光刻和金属蒸镀，制作N型电极和P型电极后制得本发明的一种LED的芯片的结构示意图。

[0037] 图7为现有技术中的标准LED芯片结构示意图。

[0038] 其中，101.衬底，102.缓冲层，103.N型半导体材料，104.多量子阱层，105.P-型半导体材料，106.绝缘层，107.电流扩展层，108.P型欧姆电极，109.N型欧姆电极。

具体实施方式

[0039] 图1所示实施例表明，现有技术中的标准LED外延片结构包括：衬底101、缓冲层102、N型半导体材料103、多量子阱层104和P-型半导体材料105。

[0040] 图2所示实施例表明，本发明的方法中，在标准LED外延片的P-型半导体材料表面蒸镀绝缘层106后的LED外延片结构包括：衬底101、缓冲层102、N型半导体材料103、多量子阱层104、P-型半导体材料105和绝缘层106。

[0041] 图3所示实施例表明，本发明的方法中，在图2所示制品的绝缘层106表面蒸镀电流扩展层107后的LED外延片结构包括：衬底101、缓冲层102、N型半导体材料103、多量子阱层104、P-型半导体材料105、绝缘层106和电流扩展层107。

[0042] 图4所示实施例表明，本发明的方法中，图3所示制品通过光刻和湿法腐蚀制作电流扩展层P型电极图案后的LED外延片结构包括：衬底101、缓冲层102、N型半导体材料103、多量子阱层104、P-型半导体材料105、绝缘层106和电流扩展层107，其中的电流扩展层107利用光刻和湿法刻蚀工艺，制作ITO电流扩展图形。

[0043] 图5所示实施例表明，本发明的方法中，图4所示制品通过光刻和干法刻蚀制作台阶，曝露部分N型半导体材料103后的LED外延片结构包括：衬底101、缓冲层102、N型半导体材料103、多量子阱层104、P-型半导体材料105、绝缘层106和电流扩展层107，其中N型半导体材料103部分被曝露。

[0044] 图6所示实施例表明，本发明的方法中，图5所示制品通过光刻和金属蒸镀，制作了N型电极和P型电极后制得本发明的一种LED的芯片的结构包括：衬底101、缓冲层102、N型半导体材料103、多量子阱层104、P-型半导体材料105、绝缘层106、电流扩展层107、P型欧姆电极108和N型欧姆电极109。

[0045] 图7所示实施例表明，现有技术中的标准LED芯片结构包括：衬底101、缓冲层102、N型半导体材料103、多量子阱层104、P-型半导体材料105、电流扩展层107、P型欧姆电极108和N型欧姆电极109。

[0046] 实施例1

[0047] 本实施例的一种LED的芯片结构，从下至上顺序包括衬底101、102缓冲层、N型半导体材料103、形成在N型半导体材料103上的N型欧姆电极109、多量子阱层104、P-型半导体材料105、绝缘层106、电流扩展层107和P型欧姆电极108，其中绝缘层106所用材质为AlN，厚度为0.5nm，该绝缘层106是连续膜结构。

[0048] 上述中，衬底101为蓝宝石；缓冲层102的材质为InN，厚度为10nm；N型半导体材料103的材质为In0.9Ga0.1N，厚度为2μm；多量子阱层104的材质为InN/In0.9Ga0.1N，式中，量子垒In0.9Ga0.1N的厚度为5nm，量子阱InN的厚度为1nm；P-型半导体材料105的材质为In0.9Ga0.1N，厚度为100nm；电流扩展层107的材质为ITO，厚度为10nm；P型欧姆电极108的材质为P型欧姆电极CrAu；N型欧姆电极109的材质为N型欧姆电极CrAu。

[0049] 上述一种LED的芯片结构的制备方法，步骤如下：

[0050] 第一步，在反应炉中，将蓝宝石衬底101在1200℃进行烘烤，处理掉衬底表面异物；

[0051] 第二步，在反应炉中，在第一步处理后的蓝宝石衬底101表面外延生长一层材质为InN的厚度为10nm的缓冲层102；

[0052] 第三步，在反应炉中，在第二步得到的缓冲层102上依次外延生长材质为In0.9Ga0.1N的厚度为2000nm的N型半导体材料103，材质为InN/In0.9Ga0.1N的量子垒In0.9Ga0.1N的厚度为5nm和量子阱InN的厚度为1nm的多量子阱层104，材质为In0.9Ga0.1N的厚度为100nm的P-型半导体材料105；

[0053] 第四步，在第三步得到的P-型半导体材料105上蒸镀绝缘层106，该绝缘层106所用材质为无掺杂的AlN，厚度为0.5nm，是连续膜结构；

[0054] 第五步，在第四步得到的绝缘层106上蒸镀材质为ITO的厚度为10nm的电流扩展层107，并通过光刻和湿法腐蚀制作电流扩展层的ITO电流扩展图形；

[0055] 第六步，通过光刻和干法刻蚀工艺制作台阶，曝露出上述N型半导体材料103；

[0056] 第七步，蒸镀并且光刻制作出材质为P型欧姆电极CrAu的P型欧姆电极108和材质为N型欧姆电极CrAu的N型欧姆电极109；

[0057] 至此制得本实施例的一种LED的芯片结构。

[0058] 实施例2

[0059] 本实施例的一种LED的芯片结构，从下至上顺序包括衬底101、102缓冲层、N型半导体材料103、形成在N型半导体材料103上的N型欧姆电极109、多量子阱层104、P-型半导体材料105、绝缘层106、电流扩展层107和P型欧姆电极108，其中绝缘层106所用材质为SiO2，厚度为10nm，该绝缘层106是非连续膜结构，该非连续膜结构是由光刻加工制作的。

[0060] 上述中，衬底101为Si；缓冲层102的材质为GaN，厚度为30nm；N型半导体材料103的材质为GaN，厚度为5μm；多量子阱层104的材质为In0.25Ga0.75N/GaN，式中，量子垒GaN的厚度为26nm，量子阱In0.25Ga0.75N的厚度为5nm；P-型半导体材料105的材质为GaN，厚度为300nm；电流扩展层107的材质为NiAu，厚度为250nm；P型欧姆电极108的材质为P型欧姆电极CrAu；N型欧姆电极109的材质为N型欧姆电极CrAu。

[0061] 上述一种LED的芯片结构的制备方法，步骤如下：

[0062] 第一步，在反应炉中，将Si衬底101在1200℃进行烘烤，处理掉衬底表面异物；

[0063] 第二步，在反应炉中，在第一步处理后的衬底101表面外延生长一层材质为GaN的厚度为30nm的缓冲层102；

[0064] 第三步，在反应炉中，在第二步得到的缓冲层102上依次外延生长材质为GaN的厚度为5μm的N型半导体材料103，材质为In0.25Ga0.75N/GaN的量子阱In0.25Ga0.75N的厚度为5nm和量子垒GaN的厚度为26nm的多量子阱层104，材质为GaN的厚度为300nm的P-型半导体材料105；

[0065] 第四步，在第三步得到的P-型半导体材料105上蒸镀绝缘层106，该绝缘层106所用材质为SiO2，厚度为10nm，是非连续膜结构，该非连续膜结构是由光刻加工制作的；

[0066] 第五步，在第四步得到的绝缘层106上蒸镀材质为NiAu的厚度为250nm的电流扩展层107，并通过光刻和湿法腐蚀制作电流扩展层的ITO电流扩展图形；

[0067] 第六步，通过光刻和干法刻蚀工艺制作台阶，曝露出上述N型半导体材料103；

[0068] 第七步，蒸镀并且光刻制作出材质为P型欧姆电极CrAu的P型欧姆电极108和材质为N型欧姆电极CrAu的N型欧姆电极109；

[0069] 至此制得本实施例的一种LED的芯片结构。

[0070] 实施例3

[0071] 本实施例的一种LED的芯片结构，从下至上顺序包括衬底101、102缓冲层、N型半导体材料103、形成在N型半导体材料103上的N型欧姆电极109、多量子阱层104、P-型半导体材料105、绝缘层106、电流扩展层107和P型欧姆电极108，其中绝缘层106所用材质为SiN，厚度为20nm，该绝缘层106是连续膜结构。

[0072] 上述中，衬底101为SiC；缓冲层102的材质为AlN，厚度为50nm；N型半导体材料103的材质为AlN，厚度为8μm；多量子阱层104的材质为Al0.9Ga0.1N/AlN，式中，量子垒AlN的厚度为50nm，量子阱Al0.9Ga0.1N的厚度为10nm；P-型半导体材料105的材质为AlN，厚度为500nm；电流扩展层107的材质为氧化锌，厚度为500nm；P型欧姆电极108的材质为P型欧姆电极CrAu；N型欧姆电极109的材质为N型欧姆电极CrAu。

[0073] 上述一种LED的芯片结构的制备方法，步骤如下：

[0074] 第一步，在反应炉中，将SiC衬底101在1200℃进行烘烤，处理掉衬底表面异物；

[0075] 第二步，在反应炉中，在第一步处理后的衬底101表面外延生长一层材质为AlN的厚度为50nm的缓冲层102；

[0076] 第三步，在反应炉中，在第二步得到的缓冲层102上依次外延生长材质为AlN的厚度为8μm的N型半导体材料103，材质为Al0.9Ga0.1N/AlN的量子阱Al0.9Ga0.1N的厚度为10nm和量子垒AlN的厚度为50nm的多量子阱层104，材质为AlN的厚度为500nm的P-型半导体材料105；

[0077] 第四步，在第三步得到的P-型半导体材料105上蒸镀绝缘层106，该绝缘层106的所用材质为Si3N4，厚度为20nm，是连续膜结构；

[0078] 第五步，在第四步得到的绝缘层106上蒸镀材质为氧化锌的厚度为500nm的电流扩展层107，并通过光刻和湿法腐蚀制作电流扩展层的ITO电流扩展图形；

[0079] 第六步，通过光刻和干法刻蚀工艺制作台阶，曝露出上述N型半导体材料103；

[0080] 第七步，蒸镀并且光刻制作出材质为P型欧姆电极CrAu的P型欧姆电极108和材质为N型欧姆电极CrAu的N型欧姆电极109；

[0081] 至此制得本实施例的一种LED的芯片结构。

[0082] 实施例4

[0083] 除绝缘层106的材质为金刚石；衬底101为AlN；电流扩展层107的材质为石墨烯之外，其他同实施例1。

[0084] 实施例5

[0085] 除绝缘层106的材质为LiF；衬底101为石英玻璃；电流扩展层107的材质为铝之外，其他同实施例2。

[0086] 实施例6

[0087] 除绝缘层106的材质为PMMA；衬底101为GaN；电流扩展层107的材质为金属纳米线之外，其他同实施例3。

[0088] 实施例7

[0089] 除衬底101为GaN之外，其他同实施例1。

[0090] 实施例8

[0091] 除绝缘层106的材质为Al2O3之外，其他同实施例1。

[0092] 上述实施例中，所述外延生长的工艺是通过本技术领域公知的金属有机化学气相沉积系统(MOCVD)、分子束外延系统(MBE)、氢化物气相外延(HVPE)或等离子体增强化学气相系统(PECVD)来完成。所述P型欧姆电极108和N型欧姆电极109是通过本技术领域公知的电子束沉积(E-beam)或磁控溅射(SPutter)方法制得的；所述光刻工艺、干法刻蚀工艺和蒸镀工艺是本技术领域公知的。